JPH0645619A - ツェナーダイオード - Google Patents
ツェナーダイオードInfo
- Publication number
- JPH0645619A JPH0645619A JP19510292A JP19510292A JPH0645619A JP H0645619 A JPH0645619 A JP H0645619A JP 19510292 A JP19510292 A JP 19510292A JP 19510292 A JP19510292 A JP 19510292A JP H0645619 A JPH0645619 A JP H0645619A
- Authority
- JP
- Japan
- Prior art keywords
- type
- conductivity
- diffusion layer
- diffused layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims 3
- 230000003071 parasitic effect Effects 0.000 abstract description 19
- 238000002955 isolation Methods 0.000 abstract description 5
- 230000007257 malfunction Effects 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 バッテリで駆動する自動車用半導体集積回路
の過大電源電圧に対する過電圧検出回路は、バッテリの
変動によるシステムの誤動作を防ぐため、あるいは、消
費電力が許容損失を超えないようにするため、バッテリ
電圧が一定電圧以上になったことを検知して、駆動電流
を少なくしたり、負荷の駆動を止めたりすることが要求
されている。 【構成】 ツェナーダイオードのＰＮ接合を構成するＰ
型拡散層５と、その周囲をとり囲むＰ型分離層８の間
で、上記Ｐ型拡散層５をとり囲むように形成された、ア
ノード端子１と接続されたＮ型拡散層４およびＮ型エピ
タキシャル層７と同電位のＮ型高濃度拡散層９を有する
構成になる。この構成により、寄生ＰＮＰトランジスタ
のエミッタには殆んど電流が流れないようになり、誤動
作がなくなる。
の過大電源電圧に対する過電圧検出回路は、バッテリの
変動によるシステムの誤動作を防ぐため、あるいは、消
費電力が許容損失を超えないようにするため、バッテリ
電圧が一定電圧以上になったことを検知して、駆動電流
を少なくしたり、負荷の駆動を止めたりすることが要求
されている。 【構成】 ツェナーダイオードのＰＮ接合を構成するＰ
型拡散層５と、その周囲をとり囲むＰ型分離層８の間
で、上記Ｐ型拡散層５をとり囲むように形成された、ア
ノード端子１と接続されたＮ型拡散層４およびＮ型エピ
タキシャル層７と同電位のＮ型高濃度拡散層９を有する
構成になる。この構成により、寄生ＰＮＰトランジスタ
のエミッタには殆んど電流が流れないようになり、誤動
作がなくなる。
Description
【０００１】
【産業上の利用分野】本発明はバッテリで駆動する自動
車用半導体集積回路の過大電源電圧に対する過電圧検出
回路を構成するツェナーダイオードに関する。
車用半導体集積回路の過大電源電圧に対する過電圧検出
回路を構成するツェナーダイオードに関する。
【０００２】
【従来の技術】近年、バッテリで駆動する自動車用半導
体集積回路の過大電源電圧に対する過電圧検出回路は、
バッテリの変動によりシステムの誤動作を防ぐため、あ
るいは、消費電力が許容損失を超えないようにするた
め、バッテリ電圧が一定電圧以上になったことを検知し
て、駆動電流を少なくしたり、負荷の駆動を止めたりす
ることが要求されている。
体集積回路の過大電源電圧に対する過電圧検出回路は、
バッテリの変動によりシステムの誤動作を防ぐため、あ
るいは、消費電力が許容損失を超えないようにするた
め、バッテリ電圧が一定電圧以上になったことを検知し
て、駆動電流を少なくしたり、負荷の駆動を止めたりす
ることが要求されている。
【０００３】以下にツェナーダイオードを使用した過電
圧検出回路について説明する。図２は過電圧検出回路の
回路図である。図２において、１０は第１の電源、１１
はＮ個のツェナーダイオード、１２は出力トランジス
タ、１３は負荷、１４はスイッチ素子、１５は電流源、
１６は第２の電源、１７は第３の電源である。
圧検出回路について説明する。図２は過電圧検出回路の
回路図である。図２において、１０は第１の電源、１１
はＮ個のツェナーダイオード、１２は出力トランジス
タ、１３は負荷、１４はスイッチ素子、１５は電流源、
１６は第２の電源、１７は第３の電源である。
【０００４】以上のように構成された過電圧検出回路に
ついて、以下その動作について説明する。ここで、ツェ
ナーダイオードの逆方向バイアスでの降伏電圧をＶｚと
する。
ついて、以下その動作について説明する。ここで、ツェ
ナーダイオードの逆方向バイアスでの降伏電圧をＶｚと
する。
【０００５】まず、第１の電源１の電圧値がＮ・Ｖｚ以
上のとき、ツェナーダイオード１１が逆バイアスされ、
第１の電源１０より、出力トランジスタ１２にベース電
流を注入し負荷１３を駆動する。次に、第１の電源１０
の電圧値がＮ・Ｖｚ以下のとき、出力トランジスタ１２
はスイッチ１４でベース電流の注入を制御することによ
り負荷１３を駆動する。図２のツェナーダイオードの断
面図、平面図を図３（ａ），（ｂ）に示す。図３におい
て、１はアノード端子、２はカソード端子、３は接地端
子、４はＮ型拡散層、５はＰ型拡散層、６はＮ型エピタ
キシャル層、７はＮ型埋め込み層、８はＰ型分離層であ
る。ツェナーダイオードのアノード１はエピタキシャル
層６の電位と同電位であり、Ｎ型拡散層４とＰ型拡散層
５が逆バイアスされて、ツェナーダイオードの降伏電圧
Ｖｚに電圧が制限される。
上のとき、ツェナーダイオード１１が逆バイアスされ、
第１の電源１０より、出力トランジスタ１２にベース電
流を注入し負荷１３を駆動する。次に、第１の電源１０
の電圧値がＮ・Ｖｚ以下のとき、出力トランジスタ１２
はスイッチ１４でベース電流の注入を制御することによ
り負荷１３を駆動する。図２のツェナーダイオードの断
面図、平面図を図３（ａ），（ｂ）に示す。図３におい
て、１はアノード端子、２はカソード端子、３は接地端
子、４はＮ型拡散層、５はＰ型拡散層、６はＮ型エピタ
キシャル層、７はＮ型埋め込み層、８はＰ型分離層であ
る。ツェナーダイオードのアノード１はエピタキシャル
層６の電位と同電位であり、Ｎ型拡散層４とＰ型拡散層
５が逆バイアスされて、ツェナーダイオードの降伏電圧
Ｖｚに電圧が制限される。
【０００６】
【発明が解決しようとする課題】このような従来の構成
では、Ｐ型拡散層５とＮ型拡散層４が順バイアスされる
とＰ型分離層８がコレクタとなって寄生のＰＮＰトラン
ジスタを構成する。従って、図４に示すようにツェナー
ダイオード１１は（Ｎ−１）個の寄生ＰＮＰトランジス
タ１８を構成する。これはダーリントン接続を構成し、
初段のベースにリーク電流が流れると増幅されて最終段
のエミッタ電流を引っ張ろうとする。このときに、電流
源がオンしているときに、本来出力トランジスタ１２の
ベース電流を供給して出力トランジスタ１２をオンしよ
うとするが、寄生ＰＮＰトランジスタ１８がオンする
と、そのベース電流が寄生ＰＮＰトランジスタ１８に流
れて出力トランジスタ１２をオフしてしまうという欠点
を有していた。
では、Ｐ型拡散層５とＮ型拡散層４が順バイアスされる
とＰ型分離層８がコレクタとなって寄生のＰＮＰトラン
ジスタを構成する。従って、図４に示すようにツェナー
ダイオード１１は（Ｎ−１）個の寄生ＰＮＰトランジス
タ１８を構成する。これはダーリントン接続を構成し、
初段のベースにリーク電流が流れると増幅されて最終段
のエミッタ電流を引っ張ろうとする。このときに、電流
源がオンしているときに、本来出力トランジスタ１２の
ベース電流を供給して出力トランジスタ１２をオンしよ
うとするが、寄生ＰＮＰトランジスタ１８がオンする
と、そのベース電流が寄生ＰＮＰトランジスタ１８に流
れて出力トランジスタ１２をオフしてしまうという欠点
を有していた。
【０００７】本発明は、このような課題を解決し、寄生
トランジスタのエミッタには殆んど電流が流れず、誤動
作のない、ツェナーダイオードを提供することを目的と
する。
トランジスタのエミッタには殆んど電流が流れず、誤動
作のない、ツェナーダイオードを提供することを目的と
する。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明は、ツェナーダイオードのＰＮ接合を構成する
Ｐ型拡散層と、その周囲をとり囲むＰ型分離層の間で、
上記Ｐ型拡散層をとり囲むように形成されたアノード端
子と接続されたＮ型拡散層およびＮ型エピタキシャル層
と同電位のＮ型高濃度拡散層を有する構成による。
に本発明は、ツェナーダイオードのＰＮ接合を構成する
Ｐ型拡散層と、その周囲をとり囲むＰ型分離層の間で、
上記Ｐ型拡散層をとり囲むように形成されたアノード端
子と接続されたＮ型拡散層およびＮ型エピタキシャル層
と同電位のＮ型高濃度拡散層を有する構成による。
【０００９】
【作用】この構成によって、Ｎ個のツェナーダイオード
は、リーク電流で寄生ＰＮＰトランジスタがオンして
も、ツェナーダイオードを構成するＰ型拡散層の周りを
Ｎ型高濃度拡散層で囲むことにより、寄生ＰＮＰトラン
ジスタのｈＦＥが小さくなり、ほとんど寄生トランジス
タのエミッタには電流が流れず、ベース電流は全て出力
トランジスタのベースに流れ込み、誤動作を防ぐことが
できる。
は、リーク電流で寄生ＰＮＰトランジスタがオンして
も、ツェナーダイオードを構成するＰ型拡散層の周りを
Ｎ型高濃度拡散層で囲むことにより、寄生ＰＮＰトラン
ジスタのｈＦＥが小さくなり、ほとんど寄生トランジス
タのエミッタには電流が流れず、ベース電流は全て出力
トランジスタのベースに流れ込み、誤動作を防ぐことが
できる。
【００１０】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１１】図１に本発明のツェナーダイオードの断面
図および平面図を示す。図１において図３の従来例と同
一部分には同一番号を付し、説明を省略する。すなわち
本発明の特徴はＰ型拡散層５をとり囲んだＮ型高濃度拡
散層９を設けたことである。ツェナーダイオードのアノ
ード１はＮ型エピタキシャル層６の電位と同電位であ
り、Ｎ型高濃度拡散層９も同じく同電位である。Ｎ型拡
散層４とＰ型拡散層５が逆バイアスされて、ツェナーダ
イオードの降伏電圧Ｖｚに電圧が制限される。しかし、
Ｐ型拡散層５とＮ型拡散層４が順バイアスされるとＰ型
分離層８がコレクタとなって寄生のＰＮＰトランジスタ
を構成するが、Ｎ型拡散層４とＰ型拡散層５の周りをＮ
型高濃度拡散層９で囲むことにより、寄生ＰＮＰトラン
ジスタのｈＦＥが小さくなる。これを図２の回路に実施
すると、ダーリントン接続を構成する寄生ＰＮＰトラン
ジスタの初段のベースにリーク電流が流れても増幅しな
いために、電流源がオンしているときに、ベース電流が
寄生ＰＮＰトランジスタ１８に流れずに、本来の機能の
出力トランジスタ１２のベース電流を供給して出力トラ
ンジスタ１２をオンしようとする。
図および平面図を示す。図１において図３の従来例と同
一部分には同一番号を付し、説明を省略する。すなわち
本発明の特徴はＰ型拡散層５をとり囲んだＮ型高濃度拡
散層９を設けたことである。ツェナーダイオードのアノ
ード１はＮ型エピタキシャル層６の電位と同電位であ
り、Ｎ型高濃度拡散層９も同じく同電位である。Ｎ型拡
散層４とＰ型拡散層５が逆バイアスされて、ツェナーダ
イオードの降伏電圧Ｖｚに電圧が制限される。しかし、
Ｐ型拡散層５とＮ型拡散層４が順バイアスされるとＰ型
分離層８がコレクタとなって寄生のＰＮＰトランジスタ
を構成するが、Ｎ型拡散層４とＰ型拡散層５の周りをＮ
型高濃度拡散層９で囲むことにより、寄生ＰＮＰトラン
ジスタのｈＦＥが小さくなる。これを図２の回路に実施
すると、ダーリントン接続を構成する寄生ＰＮＰトラン
ジスタの初段のベースにリーク電流が流れても増幅しな
いために、電流源がオンしているときに、ベース電流が
寄生ＰＮＰトランジスタ１８に流れずに、本来の機能の
出力トランジスタ１２のベース電流を供給して出力トラ
ンジスタ１２をオンしようとする。
【００１２】
【発明の効果】以上のように本発明は、ツェナーダイオ
ードのＰＮ接合を構成するＰ型拡散層と、その周囲をと
り囲むＰ型分離層の間で、上記Ｐ型拡散層をとり囲むよ
うに形成されたアノード端子と接続されたＮ型拡散層お
よびＮ型エピタキシャル層と同電位のＮ型高濃度拡散層
を有する構成によるので、寄生ＰＮＰトランジスタのｈ
ＦＥが小さくなり、寄生トランジスタのエミッタには殆
んど電流が流れず、誤動作のないツェナーダイオードを
提供できる。
ードのＰＮ接合を構成するＰ型拡散層と、その周囲をと
り囲むＰ型分離層の間で、上記Ｐ型拡散層をとり囲むよ
うに形成されたアノード端子と接続されたＮ型拡散層お
よびＮ型エピタキシャル層と同電位のＮ型高濃度拡散層
を有する構成によるので、寄生ＰＮＰトランジスタのｈ
ＦＥが小さくなり、寄生トランジスタのエミッタには殆
んど電流が流れず、誤動作のないツェナーダイオードを
提供できる。
【図面の簡単な説明】
【図１】（ａ）は本発明のツェナーダイオードの断面図 （ｂ）は（ａ）のツェナーダイオードの平面図
【図２】図１のツェナーダイオードを使用した過電圧検
出回路図
出回路図
【図３】（ａ）は従来のツェナーダイオードの断面図 （ｂ）は（ａ）のツェナーダイオードの平面図
【図４】図２の過電圧検出回路図において寄生ＰＮＰト
ランジスタを含めた等価回路図
ランジスタを含めた等価回路図
１ アノード端子 ２ カソード端子 ３ 接地端子 ４ Ｎ型拡散層（逆導電型拡散層） ５ Ｐ型拡散層（一導電型拡散層） ６ Ｎ型エピタキシャル層（逆導電型エピタキシャル
層） ７ Ｎ型埋め込み層（逆導電型埋め込み層） ８ Ｐ型分離層（一導電型分離層） ９ Ｎ型高濃度拡散層（逆導電型高濃度拡散層）
層） ７ Ｎ型埋め込み層（逆導電型埋め込み層） ８ Ｐ型分離層（一導電型分離層） ９ Ｎ型高濃度拡散層（逆導電型高濃度拡散層）
Claims (1)
- 【請求項１】一導電型半導体基板と、その一導電型半導
体基板上に形成された四方を一導電型分離層で分離され
た逆導電型エピタキシャル層と、その逆導電型エピタキ
シャル層内部に、下部を逆導電型埋め込み層によって前
記一導電型半導体基板と分離して形成された一導電型拡
散層と、その一導電型拡散層の上部所定部に接して形成
された逆導電型拡散層と、前記一導電型拡散層と前記一
導電型分離層の間で、前記一導電型拡散層をとり囲むよ
うに形成された前記逆導電型拡散層および前記逆導電型
エピタキシャル層と同電位の逆導電型高濃度拡散層とを
有し、前記逆導電型拡散層をアノードとし、前記一導電
型拡散層をカソードとするツェナーダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19510292A JPH0645619A (ja) | 1992-07-22 | 1992-07-22 | ツェナーダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19510292A JPH0645619A (ja) | 1992-07-22 | 1992-07-22 | ツェナーダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645619A true JPH0645619A (ja) | 1994-02-18 |
Family
ID=16335558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19510292A Pending JPH0645619A (ja) | 1992-07-22 | 1992-07-22 | ツェナーダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645619A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7019379B2 (en) | 2003-01-09 | 2006-03-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device comprising voltage regulator element |
-
1992
- 1992-07-22 JP JP19510292A patent/JPH0645619A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7019379B2 (en) | 2003-01-09 | 2006-03-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device comprising voltage regulator element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| US4705322A (en) | Protection of inductive load switching transistors from inductive surge created overvoltage conditions | |
| US6218709B1 (en) | Semiconductor device and semiconductor circuit using the same | |
| JPH07297373A (ja) | 誘導性負荷要素に対する集積ドライバ回路装置 | |
| US5932898A (en) | Integrated inductive load snubbing device | |
| US5051612A (en) | Prevention of parasitic mechanisms in junction isolated devices | |
| US4812891A (en) | Bipolar lateral pass-transistor for CMOS circuits | |
| US4807009A (en) | Lateral transistor | |
| US6013941A (en) | Bipolar transistor with collector surge voltage protection | |
| JPH0645619A (ja) | ツェナーダイオード | |
| JPH1079472A (ja) | 半導体集積回路 | |
| US6781804B1 (en) | Protection of the logic well of a component including an integrated MOS power transistor | |
| US6034561A (en) | Integrated inductive load snubbing device | |
| US6573582B2 (en) | Semiconductor device | |
| US6624502B2 (en) | Method and device for limiting the substrate potential in junction isolated integrated circuits | |
| JP3184448B2 (ja) | 駆動用半導体集積回路装置 | |
| JP2557984B2 (ja) | 半導体装置の入力保護回路 | |
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| JP3570338B2 (ja) | 電源逆接続保護回路 | |
| US6734522B2 (en) | Transistor | |
| JP3116523B2 (ja) | 過電圧検出回路 | |
| JP2606663Y2 (ja) | 半導体集積回路装置 | |
| JP3315310B2 (ja) | 半導体装置 | |
| EP1028468A1 (en) | Biasing circuit for isolation region in integrated power circuit | |
| JPH11111727A (ja) | 半導体装置 |