JPH11111727A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11111727A JPH11111727A JP9265305A JP26530597A JPH11111727A JP H11111727 A JPH11111727 A JP H11111727A JP 9265305 A JP9265305 A JP 9265305A JP 26530597 A JP26530597 A JP 26530597A JP H11111727 A JPH11111727 A JP H11111727A
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- semiconductor device
- emitter region
- type high
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 半導体基板主面にエミッタ領域を有するバイ
ポーラＴｒにおいて、バイポーラＴｒに大電流が流れて
も、エミッタ領域の端部に流れるＴｒ電流が過大になる
ことを抑え、バイポーラＴｒの破壊を防止できる半導体
装置を提供すること。 【解決手段】 Ｐ型半導体基板１主面に形成されたＮ型
ウエル１００をベース領域とし、Ｎ型ウエル１００主面
に形成されたＰ型高濃度領域１０１をエミッタ領域とす
るＰＮＰバイポーラＴｒ１１０において、エミッタ領域
部分に複数のトレンチ溝１０２を形成し、トレンチ溝１
０２がエミッタ領域より深いか、または同等程度の深さ
を有し、かつ、トレンチ溝１０２で分割もしくは区切ら
れたエミッタ領域の内、エミッタ領域を形成するＰ型高
濃度領域１０１の端部を除く、エミッタ領域の各小領域
を電気的に接続した構成とした。
ポーラＴｒにおいて、バイポーラＴｒに大電流が流れて
も、エミッタ領域の端部に流れるＴｒ電流が過大になる
ことを抑え、バイポーラＴｒの破壊を防止できる半導体
装置を提供すること。 【解決手段】 Ｐ型半導体基板１主面に形成されたＮ型
ウエル１００をベース領域とし、Ｎ型ウエル１００主面
に形成されたＰ型高濃度領域１０１をエミッタ領域とす
るＰＮＰバイポーラＴｒ１１０において、エミッタ領域
部分に複数のトレンチ溝１０２を形成し、トレンチ溝１
０２がエミッタ領域より深いか、または同等程度の深さ
を有し、かつ、トレンチ溝１０２で分割もしくは区切ら
れたエミッタ領域の内、エミッタ領域を形成するＰ型高
濃度領域１０１の端部を除く、エミッタ領域の各小領域
を電気的に接続した構成とした。
Description
【０００１】
【発明の属する技術分野】 この発明は半導体装置に関
する。
する。
【０００２】
【従来の技術】 従来の半導体装置に関しては、例えば
図６に示すもの（特開昭５５−９１１７１号公報参照）
がある。以下、図６をもとに従来例の構造及び動作につ
いて説明する。Ｐ型半導体基板６０１主面にＮ型ウエル
６１９を形成し、かつＮ型ウエル６１９主面にＰ型高濃
度領域６５０とＮ型高濃度領域６５１を設ける。そして
Ｐ型高濃度領域６５０の一端を入力端子６０８に接続す
るとともに、他端を内部回路へ至る信号線６０９に接続
する。さらにＮ型ウエル６１９はＮ型高濃度領域６５１
を介してウエルコンタクト６２２に接続され、Ｐ型半導
体基板６０１は基板コンタクト６１２に接続される。そ
の結果、入力端子６０８と信号線６０９の間にＰ型高濃
度領域６５０から成る入力保護抵抗６２０が接続され
る。さらにＰ型高濃度領域６５０をエミッタ、Ｎ型ウエ
ル６１９をベース、Ｐ型半導体基板６０１をコレクタと
するＰＮＰバイポーラトランジスタ（以下トランジスタ
はＴｒと略す）６２１が接続される。
図６に示すもの（特開昭５５−９１１７１号公報参照）
がある。以下、図６をもとに従来例の構造及び動作につ
いて説明する。Ｐ型半導体基板６０１主面にＮ型ウエル
６１９を形成し、かつＮ型ウエル６１９主面にＰ型高濃
度領域６５０とＮ型高濃度領域６５１を設ける。そして
Ｐ型高濃度領域６５０の一端を入力端子６０８に接続す
るとともに、他端を内部回路へ至る信号線６０９に接続
する。さらにＮ型ウエル６１９はＮ型高濃度領域６５１
を介してウエルコンタクト６２２に接続され、Ｐ型半導
体基板６０１は基板コンタクト６１２に接続される。そ
の結果、入力端子６０８と信号線６０９の間にＰ型高濃
度領域６５０から成る入力保護抵抗６２０が接続され
る。さらにＰ型高濃度領域６５０をエミッタ、Ｎ型ウエ
ル６１９をベース、Ｐ型半導体基板６０１をコレクタと
するＰＮＰバイポーラトランジスタ（以下トランジスタ
はＴｒと略す）６２１が接続される。
【０００３】次にこの従来例の動作を説明する。通常の
回路動作においては、信号は入力保護抵抗６２０を経て
内部回路に印加されるが、この部分はこの半導体装置の
動作に直接関係しないので詳細な説明は省略する。次
に、入力端子６０８に正の過電圧サージが印加される
と、ＰＮＰバイポーラＴｒ６２１のエミッタ・ベース接
合がプルアップダイオードとして機能するとともに、こ
のＰＮＰバイポーラＴｒ６２１がターンオンするので、
サージに伴う過大電流を入力端子６０８からウエルコン
タクト６２２及びＰ型半導体基板６０１へバイパスす
る。このため、信号線６０９が接続されている内部回路
にはサージによる過大電圧が印加されず、かつサージに
よる過大電流も注入されない。よってサージによる内部
回路の破壊が防止される。また信号線６０８に負の過電
圧サージが印加されると、ＰＮＰバイポーラＴｒ６２１
の逆Ｔｒがターンオンすることにより、同様にしてサー
ジによる内部回路の破壊が防止される。
回路動作においては、信号は入力保護抵抗６２０を経て
内部回路に印加されるが、この部分はこの半導体装置の
動作に直接関係しないので詳細な説明は省略する。次
に、入力端子６０８に正の過電圧サージが印加される
と、ＰＮＰバイポーラＴｒ６２１のエミッタ・ベース接
合がプルアップダイオードとして機能するとともに、こ
のＰＮＰバイポーラＴｒ６２１がターンオンするので、
サージに伴う過大電流を入力端子６０８からウエルコン
タクト６２２及びＰ型半導体基板６０１へバイパスす
る。このため、信号線６０９が接続されている内部回路
にはサージによる過大電圧が印加されず、かつサージに
よる過大電流も注入されない。よってサージによる内部
回路の破壊が防止される。また信号線６０８に負の過電
圧サージが印加されると、ＰＮＰバイポーラＴｒ６２１
の逆Ｔｒがターンオンすることにより、同様にしてサー
ジによる内部回路の破壊が防止される。
【０００４】
【発明が解決しようとする課題】 しかしながら、この
ような従来の半導体装置にあっては、以下に示す問題点
があった。ＰＮＰバイポーラＴｒ６２１のベース電流は
Ｎ型ウエル６１９主面のＮ型高濃度領域６５１から注入
されるためベース内部に電圧降下が生じる。そのためＮ
型高濃度領域６５１に近いエミッタ領域端部ほどエミッ
タ・ベース接合の順バイアスが高くなるエミッタ電流集
中効果（詳細は、「半導体デバイス」Ｐ．１２３、古川
清二郎著、コロナ社発行を参照）が生じる。この効果は
Ｔｒ電流が大きくなるほど顕著になる。よって、過電圧
サージの印加によってＰＮＰバイポーラＴｒ６２１がタ
ーンオンし、サージによる大電流がこのＰＮＰバイポー
ラＴｒ６２１に流れると、前述のエミッタ電流集中効果
により、ＰＮＰバイポーラＴｒ６２１のエミッタ領域で
あるＰ型高濃度領域６５０の端部に、サージによるＴｒ
電流が集中し、その結果ＰＮＰバイポーラＴｒ６２１が
破壊してしまう。この発明は、このような従来の問題点
に着目してなされたもので、半導体基板主面にエミッタ
領域を有するバイポーラＴｒにおいて、特にエミッタ領
域が半導体装置の入力端子もしくは出力端子、または高
電位端子あるいは低電位端子のいずれかに接続されるバ
イポーラＴｒにおいて、このエミッタ領域を複数のトレ
ンチ溝にて小領域に分割、もしくは区切り、かつ、これ
らの小領域を電気的に接続する構成としたため、バイポ
ーラＴｒに大電流が流れても、エミッタ領域の端部に流
れるＴｒ電流が過大になることを抑えて、バイポーラＴ
ｒの破壊を防止できるという効果がある。
ような従来の半導体装置にあっては、以下に示す問題点
があった。ＰＮＰバイポーラＴｒ６２１のベース電流は
Ｎ型ウエル６１９主面のＮ型高濃度領域６５１から注入
されるためベース内部に電圧降下が生じる。そのためＮ
型高濃度領域６５１に近いエミッタ領域端部ほどエミッ
タ・ベース接合の順バイアスが高くなるエミッタ電流集
中効果（詳細は、「半導体デバイス」Ｐ．１２３、古川
清二郎著、コロナ社発行を参照）が生じる。この効果は
Ｔｒ電流が大きくなるほど顕著になる。よって、過電圧
サージの印加によってＰＮＰバイポーラＴｒ６２１がタ
ーンオンし、サージによる大電流がこのＰＮＰバイポー
ラＴｒ６２１に流れると、前述のエミッタ電流集中効果
により、ＰＮＰバイポーラＴｒ６２１のエミッタ領域で
あるＰ型高濃度領域６５０の端部に、サージによるＴｒ
電流が集中し、その結果ＰＮＰバイポーラＴｒ６２１が
破壊してしまう。この発明は、このような従来の問題点
に着目してなされたもので、半導体基板主面にエミッタ
領域を有するバイポーラＴｒにおいて、特にエミッタ領
域が半導体装置の入力端子もしくは出力端子、または高
電位端子あるいは低電位端子のいずれかに接続されるバ
イポーラＴｒにおいて、このエミッタ領域を複数のトレ
ンチ溝にて小領域に分割、もしくは区切り、かつ、これ
らの小領域を電気的に接続する構成としたため、バイポ
ーラＴｒに大電流が流れても、エミッタ領域の端部に流
れるＴｒ電流が過大になることを抑えて、バイポーラＴ
ｒの破壊を防止できるという効果がある。
【０００５】
【課題を解決するための手段】 上述の目的達成のた
め、請求項１記載の発明は、第１導電型の半導体基板主
面に形成された第２導電型ウエルをベース領域とし、前
記ウエル主面に形成された第１導電型の高濃度領域をエ
ミッタ領域とするバイポーラトランジスタにおいて、前
記エミッタ領域部分に複数のトレンチ溝を形成し、該ト
レンチ溝が前記エミッタ領域より深いか、または同等程
度の深さを有し、かつ、前記トレンチ溝で分割もしくは
区切られた前記エミッタ領域の内、該エミッタ領域を形
成する前記第１導電型高濃度領域の端部を除く、前記エ
ミッタ領域の各小領域を電気的に接続する構成とした。
め、請求項１記載の発明は、第１導電型の半導体基板主
面に形成された第２導電型ウエルをベース領域とし、前
記ウエル主面に形成された第１導電型の高濃度領域をエ
ミッタ領域とするバイポーラトランジスタにおいて、前
記エミッタ領域部分に複数のトレンチ溝を形成し、該ト
レンチ溝が前記エミッタ領域より深いか、または同等程
度の深さを有し、かつ、前記トレンチ溝で分割もしくは
区切られた前記エミッタ領域の内、該エミッタ領域を形
成する前記第１導電型高濃度領域の端部を除く、前記エ
ミッタ領域の各小領域を電気的に接続する構成とした。
【０００６】請求項２記載の半導体装置は、請求項１記
載の発明において、前記エミッタ領域が、半導体装置の
入力端子もしくは出力端子、または高電位端子あるいは
低電位端子のいずれかの端子に接続されている構成とし
た。
載の発明において、前記エミッタ領域が、半導体装置の
入力端子もしくは出力端子、または高電位端子あるいは
低電位端子のいずれかの端子に接続されている構成とし
た。
【０００７】請求項３記載の半導体装置は、請求項２記
載の発明において、前記エミッタ領域の端部近傍部分の
前記小領域を、前記基板主面に形成した抵抗領域を介し
て前記エミッタ領域中央部分の前記小領域と接続し、か
つ前記エミッタ領域中央部分の前記小領域を前記端子に
接続する構成とした。
載の発明において、前記エミッタ領域の端部近傍部分の
前記小領域を、前記基板主面に形成した抵抗領域を介し
て前記エミッタ領域中央部分の前記小領域と接続し、か
つ前記エミッタ領域中央部分の前記小領域を前記端子に
接続する構成とした。
【０００８】請求項４記載の半導体装置は、請求項２ま
たは３記載の発明において、前記エミッタ領域端部近傍
の前記小領域の底面と接する前記ウエル内部で、かつ前
記底面と接する部分に第２導電型高濃度領域を形成し
た。
たは３記載の発明において、前記エミッタ領域端部近傍
の前記小領域の底面と接する前記ウエル内部で、かつ前
記底面と接する部分に第２導電型高濃度領域を形成し
た。
【０００９】請求項５記載の半導体装置は、請求項２乃
至４記載の発明において、前記エミッタ領域中央部分の
前記小領域が前記端子に接続され、かつ、前記エミッタ
領域中央部分の前記小領域から前記エミッタ領域の端部
近傍部分の前記小領域に至る電気的な経路が折れ線状
で、さらに前記エミッタ端部に近づくほどに前記経路が
長くなるように、前記エミッタ領域が前記トレンチ溝に
よって区切られている。
至４記載の発明において、前記エミッタ領域中央部分の
前記小領域が前記端子に接続され、かつ、前記エミッタ
領域中央部分の前記小領域から前記エミッタ領域の端部
近傍部分の前記小領域に至る電気的な経路が折れ線状
で、さらに前記エミッタ端部に近づくほどに前記経路が
長くなるように、前記エミッタ領域が前記トレンチ溝に
よって区切られている。
【００１０】
【発明の実施の形態】 以下、この発明を図面に基づい
て説明する。図１は実施の形態１の断面構造を示す図で
ある。まず図１をもとに断面構造を説明する。Ｐ型半導
体基板１主面にＮ型ウエル１００を形成し、このＮ型ウ
エル１００主面にＰ型高濃度領域１０１とＮ型高濃度領
域１０３を設ける。そしてＰ型高濃度領域１０１を複数
のトレンチ溝１０２により複数の小領域に分割するとと
もに、これらＰ型高濃度領域１０１の各小領域主面をＡ
ｌ電極１０６にオーミック接続する。Ａｌ電極１０６
は、入力端子１０４に接続されるとともに、信号線１０
５にも接続される。ここで信号線１０５は保護抵抗（図
示せず）を介して、内部回路に接続される。またＮ型高
濃度領域１０３は、ウエルコンタクト１０７を介して所
定の電圧、例えば半導体装置の高電位を供給するＶｄｄ
端子に接続される。またＰ型半導体基板１は、半導体装
置に低電位を供給するＶｓｓ端子に接続される。
て説明する。図１は実施の形態１の断面構造を示す図で
ある。まず図１をもとに断面構造を説明する。Ｐ型半導
体基板１主面にＮ型ウエル１００を形成し、このＮ型ウ
エル１００主面にＰ型高濃度領域１０１とＮ型高濃度領
域１０３を設ける。そしてＰ型高濃度領域１０１を複数
のトレンチ溝１０２により複数の小領域に分割するとと
もに、これらＰ型高濃度領域１０１の各小領域主面をＡ
ｌ電極１０６にオーミック接続する。Ａｌ電極１０６
は、入力端子１０４に接続されるとともに、信号線１０
５にも接続される。ここで信号線１０５は保護抵抗（図
示せず）を介して、内部回路に接続される。またＮ型高
濃度領域１０３は、ウエルコンタクト１０７を介して所
定の電圧、例えば半導体装置の高電位を供給するＶｄｄ
端子に接続される。またＰ型半導体基板１は、半導体装
置に低電位を供給するＶｓｓ端子に接続される。
【００１１】次に、回路構成を説明する。トレンチ溝１
０２で分割されたＰ型高濃度領域１０１の各小領域をエ
ミッタ、Ｎ型ウエル１００をベース、Ｐ型半導体基板１
をコレクタとする複数のＰＮＰバイポーラＴｒ１１０が
形成され、かつこれらＰＮＰバイポーラＴｒ１１０は、
互いに並列接続される。ここでＰ型高濃度領域１０１内
部の各小領域にはそれぞれのＰＮＰバイポーラＴｒ１１
０のエミッタ抵抗１１１が形成されるとともに、Ｎ型ウ
エル１００内部にＰＮＰバイポーラＴｒ１１０のベース
抵抗１１２が形成される。
０２で分割されたＰ型高濃度領域１０１の各小領域をエ
ミッタ、Ｎ型ウエル１００をベース、Ｐ型半導体基板１
をコレクタとする複数のＰＮＰバイポーラＴｒ１１０が
形成され、かつこれらＰＮＰバイポーラＴｒ１１０は、
互いに並列接続される。ここでＰ型高濃度領域１０１内
部の各小領域にはそれぞれのＰＮＰバイポーラＴｒ１１
０のエミッタ抵抗１１１が形成されるとともに、Ｎ型ウ
エル１００内部にＰＮＰバイポーラＴｒ１１０のベース
抵抗１１２が形成される。
【００１２】次に作用を説明する。通常の回路動作時
は、入力端子１０４に印加された信号は信号線１０５を
経て内部回路に伝達される。この部分は本発明に直接係
わる部分ではないので、詳細な説明は省略する。
は、入力端子１０４に印加された信号は信号線１０５を
経て内部回路に伝達される。この部分は本発明に直接係
わる部分ではないので、詳細な説明は省略する。
【００１３】入力端子１０４に正の過電圧サージが印加
されると、ＰＮＰバイポーラＴｒ１１０がターンオンし
て、サージに伴う過大電流を入力端子１０４からＰ型半
導体基板１にバイパスすることにより、内部回路に過大
電圧の印加や過大電流の注入を防ぐ。このためサージに
よる内部回路の破壊が防止される。
されると、ＰＮＰバイポーラＴｒ１１０がターンオンし
て、サージに伴う過大電流を入力端子１０４からＰ型半
導体基板１にバイパスすることにより、内部回路に過大
電圧の印加や過大電流の注入を防ぐ。このためサージに
よる内部回路の破壊が防止される。
【００１４】ここで本実施の形態で、サージ印加による
ＰＮＰバイポーラＴｒの破壊も防止できる理由を説明す
る。入力端子に正の過電圧サージが印加されると、サー
ジ電流は、Ｎ型ウエル１００内部に形成され互いに並列
に接続されているＰＮＰバイポーラＴｒ１１０を流れて
いく。この際前述のエミッタ電流集中効果により、バイ
ポーラＴｒ電流は、ベースコンタクトであるＮ型高濃度
領域１０３に近い部分のＰＮＰバイポーラＴｒ１１０ほ
ど大きくなる。この場合、トレンチ溝１０２がエミッタ
領域であるＮ型高濃度領域１０１を複数の小領域に分割
しているので、 大電流が流れるＰＮＰバイポーラＴｒ１１０ほどエミ
ッタ抵抗１１１での電圧降下により、エミッタベース接
合での順バイアスの増加が抑制され、Ｔｒ電流の増加が
抑えられる。 ＰＮＰバイポーラＴｒ１１０のエミッタベース接合
は、Ｎ型高濃度領域１０１の底面のみである。このため
エミッタベース接合の一部分に集中することなく、大き
なＴｒ電流が流れ、ＰＮＰバイポーラＴｒ１１０は高水
準注入状態になる。この結果、より一層Ｔｒ電流の増加
が抑えられる。 以上より、サージ電流が一部のバイポーラＴｒ、すなわ
ちＰ型高濃度領域１０１とＮ型ウエル１００が成すｐｎ
接合の一部分に集中しにくくなるので、ＰＮＰバイポー
ラＴｒ１１０ひいては半導体装置の破壊が起きにくくな
る。
ＰＮＰバイポーラＴｒの破壊も防止できる理由を説明す
る。入力端子に正の過電圧サージが印加されると、サー
ジ電流は、Ｎ型ウエル１００内部に形成され互いに並列
に接続されているＰＮＰバイポーラＴｒ１１０を流れて
いく。この際前述のエミッタ電流集中効果により、バイ
ポーラＴｒ電流は、ベースコンタクトであるＮ型高濃度
領域１０３に近い部分のＰＮＰバイポーラＴｒ１１０ほ
ど大きくなる。この場合、トレンチ溝１０２がエミッタ
領域であるＮ型高濃度領域１０１を複数の小領域に分割
しているので、 大電流が流れるＰＮＰバイポーラＴｒ１１０ほどエミ
ッタ抵抗１１１での電圧降下により、エミッタベース接
合での順バイアスの増加が抑制され、Ｔｒ電流の増加が
抑えられる。 ＰＮＰバイポーラＴｒ１１０のエミッタベース接合
は、Ｎ型高濃度領域１０１の底面のみである。このため
エミッタベース接合の一部分に集中することなく、大き
なＴｒ電流が流れ、ＰＮＰバイポーラＴｒ１１０は高水
準注入状態になる。この結果、より一層Ｔｒ電流の増加
が抑えられる。 以上より、サージ電流が一部のバイポーラＴｒ、すなわ
ちＰ型高濃度領域１０１とＮ型ウエル１００が成すｐｎ
接合の一部分に集中しにくくなるので、ＰＮＰバイポー
ラＴｒ１１０ひいては半導体装置の破壊が起きにくくな
る。
【００１５】なお、単にＰ型高濃度領域１０１の端部の
みをトレンチ溝１０２で囲む場合と比べても、本実施の
形態は以下の理由によりサージに起因する破壊耐量が高
くなる。Ｐ型高濃度領域１０１の端部だけにトレンチ溝
１０２を形成しても、エミッタ抵抗１１１はほとんど生
じないので上記の効果は生じない。かつ、Ｔｒ電流は
Ｐ型高濃度領域１０１の底面のみを流れるが、前述のエ
ミッタ電流集中効果によりベースコンタクトに近いＰ型
高濃度領域１０１端部近傍での電流密度が高くなる。前
記の効果が無いことと合わさって、この部分にＴｒ電
流が集中する。よってサージによりＴｒが破壊に至る可
能性が高い。
みをトレンチ溝１０２で囲む場合と比べても、本実施の
形態は以下の理由によりサージに起因する破壊耐量が高
くなる。Ｐ型高濃度領域１０１の端部だけにトレンチ溝
１０２を形成しても、エミッタ抵抗１１１はほとんど生
じないので上記の効果は生じない。かつ、Ｔｒ電流は
Ｐ型高濃度領域１０１の底面のみを流れるが、前述のエ
ミッタ電流集中効果によりベースコンタクトに近いＰ型
高濃度領域１０１端部近傍での電流密度が高くなる。前
記の効果が無いことと合わさって、この部分にＴｒ電
流が集中する。よってサージによりＴｒが破壊に至る可
能性が高い。
【００１６】図２に、実施の形態２の構造を示す。本実
施の形態２では、実施の形態１の構造において、Ｐ型高
濃度領域１０１端部近傍部分の、トレンチ溝１０２で分
割された前記小領域を、この小領域主面上に形成された
抵抗領域２００、例えばＰ+ 型ポリシリコン領域を介し
て、Ｐ型高濃度領域１０１中央部分の小領域と接続す
る。そして、このＰ型高濃度領域１０１中央部分の小領
域を入力端子１０４に接続している。実施の形態２は以
上の点が実施の形態１と異なり、その他の構造は、実施
の形態１と同じである。
施の形態２では、実施の形態１の構造において、Ｐ型高
濃度領域１０１端部近傍部分の、トレンチ溝１０２で分
割された前記小領域を、この小領域主面上に形成された
抵抗領域２００、例えばＰ+ 型ポリシリコン領域を介し
て、Ｐ型高濃度領域１０１中央部分の小領域と接続す
る。そして、このＰ型高濃度領域１０１中央部分の小領
域を入力端子１０４に接続している。実施の形態２は以
上の点が実施の形態１と異なり、その他の構造は、実施
の形態１と同じである。
【００１７】次に作用を説明する。本実施の形態２で
は、抵抗領域２００部分の抵抗成分が実施の形態１で説
明したＰＮＰバイポーラＴｒ１１０のエミッタ抵抗１１
１に直列に接続されている。このため実施の形態１での
の効果により、Ｐ型高濃度領域１０１端部近傍でのＰ
ＮＰバイポーラＴｒ１１０の破壊が起きにくくなる。こ
の結果、より一層サージ印加による半導体装置の破壊が
防止される。
は、抵抗領域２００部分の抵抗成分が実施の形態１で説
明したＰＮＰバイポーラＴｒ１１０のエミッタ抵抗１１
１に直列に接続されている。このため実施の形態１での
の効果により、Ｐ型高濃度領域１０１端部近傍でのＰ
ＮＰバイポーラＴｒ１１０の破壊が起きにくくなる。こ
の結果、より一層サージ印加による半導体装置の破壊が
防止される。
【００１８】図３に、実施の形態３の構造を示す。本実
施の形態３では、実施の形態１の構造において、Ｐ型高
濃度領域１０１端部近傍のトレンチ溝１０２で分割され
た小領域の底面と接するＮ型ウエル１００内部で、か
つ、この小領域底面と接する部分に、Ｎ型高濃度領域３
００を形成している。実施の形態３は以上の点が実施の
形態１と異なり、その他の構成は、実施の形態１と同じ
である。
施の形態３では、実施の形態１の構造において、Ｐ型高
濃度領域１０１端部近傍のトレンチ溝１０２で分割され
た小領域の底面と接するＮ型ウエル１００内部で、か
つ、この小領域底面と接する部分に、Ｎ型高濃度領域３
００を形成している。実施の形態３は以上の点が実施の
形態１と異なり、その他の構成は、実施の形態１と同じ
である。
【００１９】次に作用を説明する。本実施の形態３では
Ｐ型高濃度領域１０１端部近傍でのＰＮＰバイポーラＴ
ｒ１１０のベース濃度が上がるためＲＦＥが低下する。
このためサージ印加によりＰＮＰバイポーラＴｒ１１０
がターンオンしても、実施の形態１と比較して、Ｐ型高
濃度領域１０１端部近傍でのＰＮＰバイポーラＴｒ１１
０の電流バイアス能力が低下する。よって、この端部近
傍のＰＮＰバイポーラＴｒ１１０への過度な電流集中が
さらに抑制されて、サージによるＴｒ電流が各ＰＮＰバ
イポーラＴｒ１１０をより一層平均化して流れる。この
結果、サージによる半導体装置の破壊がより防止され
る。
Ｐ型高濃度領域１０１端部近傍でのＰＮＰバイポーラＴ
ｒ１１０のベース濃度が上がるためＲＦＥが低下する。
このためサージ印加によりＰＮＰバイポーラＴｒ１１０
がターンオンしても、実施の形態１と比較して、Ｐ型高
濃度領域１０１端部近傍でのＰＮＰバイポーラＴｒ１１
０の電流バイアス能力が低下する。よって、この端部近
傍のＰＮＰバイポーラＴｒ１１０への過度な電流集中が
さらに抑制されて、サージによるＴｒ電流が各ＰＮＰバ
イポーラＴｒ１１０をより一層平均化して流れる。この
結果、サージによる半導体装置の破壊がより防止され
る。
【００２０】図４に、実施の形態４の構造を示す。本実
施の形態４では、実施の形態１の構造において、Ｐ型高
濃度領域をトレンチ溝にて分割するのではなく、Ｐ型高
濃度領域４０１をトレンチ溝４０２にて、Ｐ型高濃度領
域４０１中央部分からＰ型高濃度領域４０１端部近傍部
分に至る電気的な経路が折れ線状で、さらにＰ型高濃度
領域４０１端部に近づくほどにこの経路が長くなるよう
に区切り、かつ、Ｐ型高濃度領域４０１の中央部分のみ
が入力端子１０４に接続されている。実施の形態４は、
以上の点が実施の形態１と異なり、その他の構造は実施
の形態１と同じである。
施の形態４では、実施の形態１の構造において、Ｐ型高
濃度領域をトレンチ溝にて分割するのではなく、Ｐ型高
濃度領域４０１をトレンチ溝４０２にて、Ｐ型高濃度領
域４０１中央部分からＰ型高濃度領域４０１端部近傍部
分に至る電気的な経路が折れ線状で、さらにＰ型高濃度
領域４０１端部に近づくほどにこの経路が長くなるよう
に区切り、かつ、Ｐ型高濃度領域４０１の中央部分のみ
が入力端子１０４に接続されている。実施の形態４は、
以上の点が実施の形態１と異なり、その他の構造は実施
の形態１と同じである。
【００２１】次に作用を説明する。本実施の形態４で
は、Ｐ型高濃度領域４０１端部近傍でのＰＮＰバイポー
ラＴｒ１１０において、Ｐ型高濃度領域４０１内部の抵
抗が直列に接続され、しかもこの直列に接続される抵抗
の値は、Ｐ型高濃度領域４０１の端部に近づくほど大き
くなる。さらに、この抵抗の値は、トレンチ溝４０２に
よるＰ型高濃度領域４０１の区切り方を調整することに
より任意の値に設計できる。よって実施の形態１で述べ
たの効果により、さらにＰ型高濃度領域４０１端部近
傍のＰＮＰバイポーラＴｒ１１０への過度な電流集中が
抑制され、ＰＮＰバイポーラＴｒ１１０を流れるサージ
電流がより一層平均化される。この結果、サージによる
半導体装置の破壊がさらに防止される。
は、Ｐ型高濃度領域４０１端部近傍でのＰＮＰバイポー
ラＴｒ１１０において、Ｐ型高濃度領域４０１内部の抵
抗が直列に接続され、しかもこの直列に接続される抵抗
の値は、Ｐ型高濃度領域４０１の端部に近づくほど大き
くなる。さらに、この抵抗の値は、トレンチ溝４０２に
よるＰ型高濃度領域４０１の区切り方を調整することに
より任意の値に設計できる。よって実施の形態１で述べ
たの効果により、さらにＰ型高濃度領域４０１端部近
傍のＰＮＰバイポーラＴｒ１１０への過度な電流集中が
抑制され、ＰＮＰバイポーラＴｒ１１０を流れるサージ
電流がより一層平均化される。この結果、サージによる
半導体装置の破壊がさらに防止される。
【００２２】さらに本実施の形態４では、実施の形態２
での抵抗領域２００、及び実施の形態３でのＮ型高濃度
領域３００のような新たな領域を形成する必要がないの
で、製造コストの増大を抑えられる。
での抵抗領域２００、及び実施の形態３でのＮ型高濃度
領域３００のような新たな領域を形成する必要がないの
で、製造コストの増大を抑えられる。
【００２３】なお、以上述べた各実施の形態では、ＰＮ
ＰバイポーラＴｒを例に説明した。ＮＰＮバイポーラＴ
ｒの場合でも各実施の形態の作用は等しく生じる。この
場合は、各実施の形態でＮ型高濃度領域とＰ型高濃度領
域、及び高電位を供給するＶｄｄ端子と低電位を供給す
るＶｓｓ端子を入れ換えれば良い。またトレンチ溝はＰ
型高濃度領域よりも必ずしも深く形成せずに、同程度の
深さにしても、同程度の効果が生じる。例えば図５に示
すように、実施の形態１において、トレンチ溝５００を
Ｐ型高濃度領域１０１と同程度か若干浅く形成しても、
実施の形態１とほぼ同じ作用が生じる。実施の形態２、
３及び４でも同様である。
ＰバイポーラＴｒを例に説明した。ＮＰＮバイポーラＴ
ｒの場合でも各実施の形態の作用は等しく生じる。この
場合は、各実施の形態でＮ型高濃度領域とＰ型高濃度領
域、及び高電位を供給するＶｄｄ端子と低電位を供給す
るＶｓｓ端子を入れ換えれば良い。またトレンチ溝はＰ
型高濃度領域よりも必ずしも深く形成せずに、同程度の
深さにしても、同程度の効果が生じる。例えば図５に示
すように、実施の形態１において、トレンチ溝５００を
Ｐ型高濃度領域１０１と同程度か若干浅く形成しても、
実施の形態１とほぼ同じ作用が生じる。実施の形態２、
３及び４でも同様である。
【００２４】
【発明の効果】 以上説明してきたように本発明の半導
体装置にあっては、エミッタ領域を複数のトレンチ溝に
て小領域に分割、もしくは区切り、かつ、これらの小領
域を電気的に接続する構成としたため、バイポーラＴｒ
に大電流が流れても、エミッタ領域の端部に流れるＴｒ
電流が過大になることを抑えて、バイポーラＴｒの破壊
を防止し、サージ印加による半導体装置の破壊を防止す
ることができる。
体装置にあっては、エミッタ領域を複数のトレンチ溝に
て小領域に分割、もしくは区切り、かつ、これらの小領
域を電気的に接続する構成としたため、バイポーラＴｒ
に大電流が流れても、エミッタ領域の端部に流れるＴｒ
電流が過大になることを抑えて、バイポーラＴｒの破壊
を防止し、サージ印加による半導体装置の破壊を防止す
ることができる。
【図１】 実施の形態１の断面構造を示す図である。
【図２】 実施の形態２の断面構造を示す図である。
【図３】 実施の形態３の断面構造を示す図である。
【図４】 実施の形態４の断面構造を示す図である。
【図５】 実施の形態１の第２の断面構造を示す図であ
る。
る。
【図６】 従来例の断面構造を示す図である。
１ Ｐ型半導体基板 １００ Ｎ型ウエル １０１ Ｐ型高濃度領域 １０２ トレンチ溝 １０３ Ｎ型高濃度領域 １０４ 入力端子 １０５ 信号線 １０６ Ａｌ電極 １０７ ウエルコンタクト １１０ ＰＮＰバイポーラＴｒ １１１ エミッタ抵抗 １１２ ベース抵抗 ２００ 抵抗領域 ３００ Ｎ型高濃度領域 ４０１ Ｐ型高濃度領域 ４０２ トレンチ溝 ５００ トレンチ溝 ６０１ Ｐ型半導体基板 ６０８ 入力端子 ６０９ 信号線 ６１２ 基板コンタクト ６１９ Ｎ型ウエル ６２０ 入力保護抵抗 ６２１ ＰＮＰバイポーラＴｒ ６２２ ウエルコンタクト ６５０ Ｐ型高濃度領域 ６５１ Ｎ型高濃度領域
Claims (5)
- 【請求項１】 第１導電型の半導体基板主面に形成され
た第２導電型ウエルをベース領域とし、前記ウエル主面
に形成された第１導電型の高濃度領域をエミッタ領域と
するバイポーラトランジスタにおいて、 前記エミッタ領域部分に複数のトレンチ溝を形成し、該
トレンチ溝が前記エミッタ領域より深いか、または同等
程度の深さを有し、 かつ、前記トレンチ溝で分割もしくは区切られた前記エ
ミッタ領域の内、該エミッタ領域を形成する前記第１導
電型高濃度領域の端部を除く、前記エミッタ領域の各小
領域を電気的に接続したことを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記エミッタ領域が、半導体装置の入力端子もしくは出
力端子、または高電位端子あるいは低電位端子のいずれ
かの端子に接続されていることを特徴とする半導体装
置。 - 【請求項３】 請求項２記載の半導体装置において、 前記エミッタ領域の端部近傍部分の前記小領域を、前記
基板主面に形成した抵抗領域を介して前記エミッタ領域
中央部分の前記小領域と接続し、 かつ前記エミッタ領域中央部分の前記小領域を前記端子
に接続したことを特徴とする半導体装置。 - 【請求項４】 請求項２または３記載の半導体装置にお
いて、 前記エミッタ領域端部近傍の前記小領域の底面と接する
前記ウエル内部で、かつ前記底面と接する部分に第２導
電型高濃度領域を形成したことを特徴とする半導体装
置。 - 【請求項５】 請求項２乃至４記載の半導体装置におい
て、 前記エミッタ領域中央部分の前記小領域が前記端子に接
続され、 かつ、前記エミッタ領域中央部分の前記小領域から前記
エミッタ領域の端部近傍部分の前記小領域に至る電気的
な経路が折れ線状で、さらに前記エミッタ端部に近づく
ほどに前記経路が長くなるように、前記エミッタ領域が
前記トレンチ溝によって区切られていることを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9265305A JPH11111727A (ja) | 1997-09-30 | 1997-09-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9265305A JPH11111727A (ja) | 1997-09-30 | 1997-09-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11111727A true JPH11111727A (ja) | 1999-04-23 |
Family
ID=17415360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9265305A Pending JPH11111727A (ja) | 1997-09-30 | 1997-09-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11111727A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010239119A (ja) * | 2009-03-11 | 2010-10-21 | Renesas Electronics Corp | Ｅｓｄ保護素子 |
| JP2015029103A (ja) * | 2009-03-11 | 2015-02-12 | ルネサスエレクトロニクス株式会社 | Ｅｓｄ保護素子 |
| CN113725291A (zh) * | 2020-05-25 | 2021-11-30 | 上海华力集成电路制造有限公司 | 一种bjt器件结构及其制作方法 |
-
1997
- 1997-09-30 JP JP9265305A patent/JPH11111727A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010239119A (ja) * | 2009-03-11 | 2010-10-21 | Renesas Electronics Corp | Ｅｓｄ保護素子 |
| US8860139B2 (en) | 2009-03-11 | 2014-10-14 | Renesas Electronics Corporation | ESD protection element |
| JP2015029103A (ja) * | 2009-03-11 | 2015-02-12 | ルネサスエレクトロニクス株式会社 | Ｅｓｄ保護素子 |
| US9177949B2 (en) | 2009-03-11 | 2015-11-03 | Renesas Electronics Corporation | ESD protection element |
| CN113725291A (zh) * | 2020-05-25 | 2021-11-30 | 上海华力集成电路制造有限公司 | 一种bjt器件结构及其制作方法 |
| CN113725291B (zh) * | 2020-05-25 | 2025-09-05 | 上海华力集成电路制造有限公司 | 一种bjt器件结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4017258B2 (ja) | 半導体装置 | |
| CN102623449B (zh) | Esd保护装置 | |
| US4543593A (en) | Semiconductor protective device | |
| US6215135B1 (en) | Integrated circuit provided with ESD protection means | |
| JPH07297373A (ja) | 誘導性負荷要素に対する集積ドライバ回路装置 | |
| US5148250A (en) | Bipolar transistor as protective element for integrated circuits | |
| KR860000714B1 (ko) | 집적회로 보호장치 | |
| US4599631A (en) | Semiconductor apparatus having a zener diode integral with a resistor-transistor combination | |
| JPH02130951A (ja) | 半導体素子の短絡保護回路 | |
| JP2003060059A (ja) | 保護回路および保護素子 | |
| US10325905B2 (en) | Semiconductor device and semiconductor circuit device | |
| US6144066A (en) | Protection of the logic well of a component including an integrated MOS power transistor | |
| JP3179630B2 (ja) | エピタキシャル・タブ・バイアス構体及び集積回路 | |
| JPH1079472A (ja) | 半導体集積回路 | |
| JP2873008B2 (ja) | ラッチアップ防止および，静電放電保護装置 | |
| JP3158534B2 (ja) | 半導体集積回路 | |
| US6781804B1 (en) | Protection of the logic well of a component including an integrated MOS power transistor | |
| JP3193368B2 (ja) | 集積回路の入力端保護回路 | |
| US6784499B2 (en) | Semiconductor device serving as a protecting element | |
| EP0130737A1 (en) | Semiconductor device having input protection circuit | |
| JPS6211787B2 (ja) | ||
| JPH11168181A (ja) | 静電放電の保護回路、これを備えるトランジスタおよび半導体素子 | |
| JP2557984B2 (ja) | 半導体装置の入力保護回路 | |
| JPH05267588A (ja) | 半導体保護装置 | |
| JP2833913B2 (ja) | バイポーラ集積回路装置 |