JPH0645931A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH0645931A JPH0645931A JP4052533A JP5253392A JPH0645931A JP H0645931 A JPH0645931 A JP H0645931A JP 4052533 A JP4052533 A JP 4052533A JP 5253392 A JP5253392 A JP 5253392A JP H0645931 A JPH0645931 A JP H0645931A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- frequency
- output
- circuit
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 高周波多チャンネル無線機等に用いる周波数
シンセサイザに関するもので、チャンネル切り替え時の
高速周波数引き込みという課題を解決し、定常状態での
特性を損ねることなくチャンネル間周波数切り替え時間
の高速化を可能とする周波数シンセサイザを実現するこ
とを目的とする。 【構成】 第１、第２の位相同期回路９、１６およびミ
キサを含む第３の位相同期回路２１を設け、かつ第１の
位相同期回路９に対して第２の位相同期回路１６のルー
プ利得を高く設定するとともに、第１の位相同期回路９
に位相整合回路を設けることにより、定常状態での特性
を損なうことなくチャンネル間周波数切り替え時間の高
速化を可能とする優れた周波数シンセサイザを実現でき
る。
シンセサイザに関するもので、チャンネル切り替え時の
高速周波数引き込みという課題を解決し、定常状態での
特性を損ねることなくチャンネル間周波数切り替え時間
の高速化を可能とする周波数シンセサイザを実現するこ
とを目的とする。 【構成】 第１、第２の位相同期回路９、１６およびミ
キサを含む第３の位相同期回路２１を設け、かつ第１の
位相同期回路９に対して第２の位相同期回路１６のルー
プ利得を高く設定するとともに、第１の位相同期回路９
に位相整合回路を設けることにより、定常状態での特性
を損なうことなくチャンネル間周波数切り替え時間の高
速化を可能とする優れた周波数シンセサイザを実現でき
る。
Description
【０００１】
【産業上の利用分野】本発明は高周波多チャンネル無線
機等に用いる周波数シンセサイザに適用されるもので、
さらに詳しくは、高速周波数引き込みを特徴とする位相
同期（ＰＬＬ；フェーズ・ロックド・ループ）形の周波
数シンセサイザに関するものである。
機等に用いる周波数シンセサイザに適用されるもので、
さらに詳しくは、高速周波数引き込みを特徴とする位相
同期（ＰＬＬ；フェーズ・ロックド・ループ）形の周波
数シンセサイザに関するものである。
【０００２】
【従来の技術】周波数シンセサイザは多チャンネル無線
機の重要な構成要素であり、各種無線機器・装置に広く
利用されている。近年の無線通信はアナログからデジタ
ルへ移行しつつあるが、その通信方式としては時分割多
元接続（ＴＤＭＡ；タイム・ディビジョン・マルティプ
ル・アクセス）方式が採用されており、周波数シンセサ
イザにおいてはチャンネル間引き込み特性の高速化が重
要な課題となる。
機の重要な構成要素であり、各種無線機器・装置に広く
利用されている。近年の無線通信はアナログからデジタ
ルへ移行しつつあるが、その通信方式としては時分割多
元接続（ＴＤＭＡ；タイム・ディビジョン・マルティプ
ル・アクセス）方式が採用されており、周波数シンセサ
イザにおいてはチャンネル間引き込み特性の高速化が重
要な課題となる。
【０００３】以下、従来の周波数シンセサイザについて
説明する。図４は従来の周波数シンセサイザの構成を示
すものである。図４において、１は電圧制御発振器、２
は高周波出力端子、３は電圧制御発振器１の出力を分周
する分周器、４は基準発振器（通常温度補償水晶発振器
が用いられる）、５は基準発振器４の出力を分周する第
２の分周器、６は第１、第２の分周器の出力位相を検出
する位相比較器（通常デジタル形の位相・周波数比較
器）、７は位相比較器６の出力を変換し積分器の駆動信
号とするチャージポンプ、８はチャージポンプ７の出力
の高域成分を除去して電圧制御発振器１に帰還する積分
器すなわちループフィルタであり、９は前記要素により
構成される第１の位相同期回路である。
説明する。図４は従来の周波数シンセサイザの構成を示
すものである。図４において、１は電圧制御発振器、２
は高周波出力端子、３は電圧制御発振器１の出力を分周
する分周器、４は基準発振器（通常温度補償水晶発振器
が用いられる）、５は基準発振器４の出力を分周する第
２の分周器、６は第１、第２の分周器の出力位相を検出
する位相比較器（通常デジタル形の位相・周波数比較
器）、７は位相比較器６の出力を変換し積分器の駆動信
号とするチャージポンプ、８はチャージポンプ７の出力
の高域成分を除去して電圧制御発振器１に帰還する積分
器すなわちループフィルタであり、９は前記要素により
構成される第１の位相同期回路である。
【０００４】以上のように構成された周波数シンセサイ
ザについて、以下その動作について説明する。
ザについて、以下その動作について説明する。
【０００５】位相同期時には、第１と第２の分周器の出
力周波数（比較周波数）および位相は一致しており、チ
ャージポンプ出力は高インピーダンス状態となってい
る。一方チャンネル切り替え時には２つの出力周波数は
ずれるが、位相比較器が目標周波数の近傍に引き込む様
に周波数補正の動作を行い、チャージポンプを介してル
ープフィルタの充放電を行う（周波数引き込みモー
ド）。さらに位相比較器は、目標周波数に引き込む様に
位相補正の動作を行い、チャージポンプを介してループ
フィルタの充放電を行う（位相引き込みモード）。
力周波数（比較周波数）および位相は一致しており、チ
ャージポンプ出力は高インピーダンス状態となってい
る。一方チャンネル切り替え時には２つの出力周波数は
ずれるが、位相比較器が目標周波数の近傍に引き込む様
に周波数補正の動作を行い、チャージポンプを介してル
ープフィルタの充放電を行う（周波数引き込みモー
ド）。さらに位相比較器は、目標周波数に引き込む様に
位相補正の動作を行い、チャージポンプを介してループ
フィルタの充放電を行う（位相引き込みモード）。
【０００６】上記一連の動作は、ループ利得が高い、つ
まり電圧制御発振器の感度が高い、分周数が小さい（比
較周波数数が高い）あるいはループフィルタの時定数が
小さい程高速である。
まり電圧制御発振器の感度が高い、分周数が小さい（比
較周波数数が高い）あるいはループフィルタの時定数が
小さい程高速である。
【０００７】
【発明が解決しようとする課題】しかしながら、多チャ
ンネル無線機においてはチャンネル間隔により比較周波
数は一義的に決定され、自由に設定することはできな
い。また、電圧制御発振器の感度を高くとると電圧制御
発振器自体のＳ／Ｎ、Ｃ／Ｎが劣化する、ループフィル
タの時定数を小さくすると雑音帯域幅が広くなり、周波
数シンセサイザとしてのＳ／Ｎ、Ｃ／Ｎが劣化するとい
う課題を有していた。
ンネル無線機においてはチャンネル間隔により比較周波
数は一義的に決定され、自由に設定することはできな
い。また、電圧制御発振器の感度を高くとると電圧制御
発振器自体のＳ／Ｎ、Ｃ／Ｎが劣化する、ループフィル
タの時定数を小さくすると雑音帯域幅が広くなり、周波
数シンセサイザとしてのＳ／Ｎ、Ｃ／Ｎが劣化するとい
う課題を有していた。
【０００８】本発明は上記従来技術の課題を解決するも
ので、定常状態でのＳ／Ｎ、Ｃ／Ｎ等の特性を確保した
まま、チャンネル間引き込み特性の高速化を実現した周
波数シンセサイザを提供することを目的とする。
ので、定常状態でのＳ／Ｎ、Ｃ／Ｎ等の特性を確保した
まま、チャンネル間引き込み特性の高速化を実現した周
波数シンセサイザを提供することを目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に本発明は、多チャンネル周波数シンセサイザにおい
て、第１、第２の位相同期回路およびミキサを含む第３
の位相同期回路を設け、かつ第１の位相同期回路に対し
て第２の位相同期回路のループ利得を高く設定するとと
もに、第１の位相同期回路に位相整合回路を設けた構成
を有している。
に本発明は、多チャンネル周波数シンセサイザにおい
て、第１、第２の位相同期回路およびミキサを含む第３
の位相同期回路を設け、かつ第１の位相同期回路に対し
て第２の位相同期回路のループ利得を高く設定するとと
もに、第１の位相同期回路に位相整合回路を設けた構成
を有している。
【００１０】
【作用】本発明は上記構成によって、チャンネル切り替
え前に第２の位相同期回路を立ち上げるとともに、チャ
ンネル切り替え時にはミキサを含む第３の位相同期回路
により周波数を高速に切り替えた後第１の位相同期回路
に切り替え、位相整合動作を施すことで、定常状態での
Ｓ／Ｎ、Ｃ／Ｎ等の特性を劣化することなく、チャンネ
ル間周波数切替時間の短縮を実現することができる。
え前に第２の位相同期回路を立ち上げるとともに、チャ
ンネル切り替え時にはミキサを含む第３の位相同期回路
により周波数を高速に切り替えた後第１の位相同期回路
に切り替え、位相整合動作を施すことで、定常状態での
Ｓ／Ｎ、Ｃ／Ｎ等の特性を劣化することなく、チャンネ
ル間周波数切替時間の短縮を実現することができる。
【００１１】
【実施例】以下、本発明の第１の実施例について、図面
を参照しながら説明する。
を参照しながら説明する。
【００１２】図１は本発明の第１の実施例における周波
数シンセサイザの構成図である。図１において、１〜９
の番号を付している構成要素は図４と同一のものなので
説明は略す。図１において図４の構成と異なる点は、第
２の電圧制御発振器１０、第２の電圧制御発振器の出力
を分周する第３の分周器１１、基準発振器４の出力を分
周する第４の分周器１２、第３、第４の分周器の出力位
相を検出する第２の位相比較器１３、第２の位相比較器
の出力を変換し積分器の駆動信号とする第２のチャージ
ポンプ１４、第２のチャージポンプの出力の高域成分を
除去して第２の電圧制御発振器１０に帰還する第２の積
分器すなわちループフィルタ１５により構成される第２
の位相同期回路１６、第１の電圧制御発振器１の出力と
第２の電圧制御発振器１０の出力を周波数混合し中間周
波数出力を得るミキサ１７ａ、ミキサ１７ａの出力の不
要周波数成分を除去するフィルタ１７ｂ、フィルタ１７
ｂの出力を分周する第５の分周器１８、第４、第５の分
周器の出力位相を検出する第３の位相比較器１９、第３
の位相比較器１９の出力を変換し積分器の駆動信号とす
る第３のチャージポンプ２０と第１の積分器すなわちル
ープフィルタ８により構成される第３の位相同期回路２
１、および第１の位相同期回路９と第３の位相同期回路
２１を切り替えるスイッチ２２を設けた点である。
数シンセサイザの構成図である。図１において、１〜９
の番号を付している構成要素は図４と同一のものなので
説明は略す。図１において図４の構成と異なる点は、第
２の電圧制御発振器１０、第２の電圧制御発振器の出力
を分周する第３の分周器１１、基準発振器４の出力を分
周する第４の分周器１２、第３、第４の分周器の出力位
相を検出する第２の位相比較器１３、第２の位相比較器
の出力を変換し積分器の駆動信号とする第２のチャージ
ポンプ１４、第２のチャージポンプの出力の高域成分を
除去して第２の電圧制御発振器１０に帰還する第２の積
分器すなわちループフィルタ１５により構成される第２
の位相同期回路１６、第１の電圧制御発振器１の出力と
第２の電圧制御発振器１０の出力を周波数混合し中間周
波数出力を得るミキサ１７ａ、ミキサ１７ａの出力の不
要周波数成分を除去するフィルタ１７ｂ、フィルタ１７
ｂの出力を分周する第５の分周器１８、第４、第５の分
周器の出力位相を検出する第３の位相比較器１９、第３
の位相比較器１９の出力を変換し積分器の駆動信号とす
る第３のチャージポンプ２０と第１の積分器すなわちル
ープフィルタ８により構成される第３の位相同期回路２
１、および第１の位相同期回路９と第３の位相同期回路
２１を切り替えるスイッチ２２を設けた点である。
【００１３】さらに、第１の電圧制御発振器１の発振周
波数をｆ１とすると、第２の電圧制御発振器１０の発振
周波数ｆ２をｆ１の近傍で、かつｆｍ＝｜ｆ１−ｆ２｜
が一定となるような周波数に設定する点である。
波数をｆ１とすると、第２の電圧制御発振器１０の発振
周波数ｆ２をｆ１の近傍で、かつｆｍ＝｜ｆ１−ｆ２｜
が一定となるような周波数に設定する点である。
【００１４】以上のように構成された周波数シンセサイ
ザの動作を説明する。チャンネル切り替え前に第２の位
相同期回路１６を立ち上げる。第２の位相同期回路１６
は、周波数切り替え後の過渡応答時に使用する第３の位
相同期回路２１に含まれるミキサ１７ａの局部発振源で
あるため、周波数の安定度は必要であるが、高性能なＳ
／Ｎ、Ｃ／Ｎは必要としない。そのため、比較周波数は
第１の位相同期回路９と同じ値にする必要があるが、第
２の電圧制御発振器１０の感度を高く、あるいは第２の
ループフィルタ１５の時定数を小さく設定しループ利得
を高くすることが可能であり、高速な周波数引き込みを
実現できる。チャンネル切り替え時には、第１の電圧制
御発振器１の出力と第２の電圧制御発振器１０の出力を
入力とするミキサ１７ａの出力にフィルタ１７ｂを接続
することでｆｍの周波数成分のみを取り出し、この出力
を用いた第３の位相同期回路２１により、周波数を切り
替える。第１の位相同期回路９による定常状態での特性
を損ねないために、第１の電圧制御発振器１の感度、第
１のループフィルタ８の時定数設定に自由度は少ない。
一方、比較周波数も第１の位相同期回路９により一義的
に決定されているが、ｆｍが第１の電圧制御発振器１の
周波数と比較して大幅に小さいため、分周数も大幅に小
さくなる。これにより、第３の位相同期回路２１のルー
プ利得は第一の位相同期回路９のループ利得より自動的
に高くなり、極めて高速な周波数切り替えが実現でき
る。その後位相同期回路切り替え信号によりスイッチ２
２を介して第１の位相同期回路９に切り替える。
ザの動作を説明する。チャンネル切り替え前に第２の位
相同期回路１６を立ち上げる。第２の位相同期回路１６
は、周波数切り替え後の過渡応答時に使用する第３の位
相同期回路２１に含まれるミキサ１７ａの局部発振源で
あるため、周波数の安定度は必要であるが、高性能なＳ
／Ｎ、Ｃ／Ｎは必要としない。そのため、比較周波数は
第１の位相同期回路９と同じ値にする必要があるが、第
２の電圧制御発振器１０の感度を高く、あるいは第２の
ループフィルタ１５の時定数を小さく設定しループ利得
を高くすることが可能であり、高速な周波数引き込みを
実現できる。チャンネル切り替え時には、第１の電圧制
御発振器１の出力と第２の電圧制御発振器１０の出力を
入力とするミキサ１７ａの出力にフィルタ１７ｂを接続
することでｆｍの周波数成分のみを取り出し、この出力
を用いた第３の位相同期回路２１により、周波数を切り
替える。第１の位相同期回路９による定常状態での特性
を損ねないために、第１の電圧制御発振器１の感度、第
１のループフィルタ８の時定数設定に自由度は少ない。
一方、比較周波数も第１の位相同期回路９により一義的
に決定されているが、ｆｍが第１の電圧制御発振器１の
周波数と比較して大幅に小さいため、分周数も大幅に小
さくなる。これにより、第３の位相同期回路２１のルー
プ利得は第一の位相同期回路９のループ利得より自動的
に高くなり、極めて高速な周波数切り替えが実現でき
る。その後位相同期回路切り替え信号によりスイッチ２
２を介して第１の位相同期回路９に切り替える。
【００１５】切り替え時に第１の位相同期回路９と第３
の位相同期回路２１の間で周波数は一致しているが、位
相誤差が生じ位相補正のための過渡応答が発生するた
め、周波数切り替え時間が長くなる。この課題を解決す
るために、切り替え時には位相整合の手段が必要とな
る。
の位相同期回路２１の間で周波数は一致しているが、位
相誤差が生じ位相補正のための過渡応答が発生するた
め、周波数切り替え時間が長くなる。この課題を解決す
るために、切り替え時には位相整合の手段が必要とな
る。
【００１６】図２は図１の要部となる位相整合回路の構
成図である。図２において１〜９の番号を付している構
成要素は図１と同一のものなので説明は略す。２９は第
１のチャージポンプ７と第１のループフィルタ８との間
をスイッチするループスイッチ、３０は第１の電圧制御
発振器１と第１の分周器３との間に置かれる第１のゲー
ト回路、３１は基準発振器４と第２の分周器５との間に
置かれる第２のゲート回路、３２は位相同期回路切り替
え信号と第１の分周器３または第２の分周器５の出力と
位相比較器６の出力とを入力として、ループスイッチ２
９とゲート回路３０、３１を制御する制御回路である。
成図である。図２において１〜９の番号を付している構
成要素は図１と同一のものなので説明は略す。２９は第
１のチャージポンプ７と第１のループフィルタ８との間
をスイッチするループスイッチ、３０は第１の電圧制御
発振器１と第１の分周器３との間に置かれる第１のゲー
ト回路、３１は基準発振器４と第２の分周器５との間に
置かれる第２のゲート回路、３２は位相同期回路切り替
え信号と第１の分周器３または第２の分周器５の出力と
位相比較器６の出力とを入力として、ループスイッチ２
９とゲート回路３０、３１を制御する制御回路である。
【００１７】以上のように構成された位相整合回路の動
作を説明する。第３の位相同期回路２１から第１の位相
同期回路９への切り替えにおいては、位相比較器６の出
力と位相同期回路切り替え信号とを入力とする制御回路
３２によって、第１の分周器３と第２の分周器５の入力
を制御するゲート回路３０、３１を位相誤差分の時間だ
け制御し、位相比較器６の２つの入力を同相状態とす
る。また、制御回路３２は位相同期回路切り替え信号の
立ち上がりより一定時間だけ遅れて変化するループ制御
信号を作る。このループ制御信号によりループスイッチ
２９を直接制御する。これらの動作により、ループ切り
替え制御の始めに位相調整を行い短い引き込み時間です
む状態にした上で、通常の周波数シンセサイザモードと
するものである。
作を説明する。第３の位相同期回路２１から第１の位相
同期回路９への切り替えにおいては、位相比較器６の出
力と位相同期回路切り替え信号とを入力とする制御回路
３２によって、第１の分周器３と第２の分周器５の入力
を制御するゲート回路３０、３１を位相誤差分の時間だ
け制御し、位相比較器６の２つの入力を同相状態とす
る。また、制御回路３２は位相同期回路切り替え信号の
立ち上がりより一定時間だけ遅れて変化するループ制御
信号を作る。このループ制御信号によりループスイッチ
２９を直接制御する。これらの動作により、ループ切り
替え制御の始めに位相調整を行い短い引き込み時間です
む状態にした上で、通常の周波数シンセサイザモードと
するものである。
【００１８】図３は図２における制御回路の詳細構成図
である。図３において、４０は第１の分周器３あるいは
第２の分周器５の出力をクロック入力とし位相同期回路
切り替え信号をリセット入力とする３ビットのシフトレ
ジスタ、４１、４２はシフトレジスタ４０の出力と第１
の位相比較器６の出力を入力とするゲート回路である。
である。図３において、４０は第１の分周器３あるいは
第２の分周器５の出力をクロック入力とし位相同期回路
切り替え信号をリセット入力とする３ビットのシフトレ
ジスタ、４１、４２はシフトレジスタ４０の出力と第１
の位相比較器６の出力を入力とするゲート回路である。
【００１９】以上のように構成された制御回路３２の動
作を説明する。３ビットのシフトレジスタ４０により位
相同期回路切り替え信号の立ち上がりより位相比較周波
数３周期分だけ遅れたループ制御信号が作られる。この
ループ制御信号によりループスイッチ２９を直接制御す
る。また、ループ制御信号と位相比較器６の出力とをゲ
ート回路４１、４２によってゲートし、位相同期回路切
り替え信号立ち上がりの３周期分だけ位相調整を行うよ
うに、ゲート回路３０、３１の制御信号を作る。これら
の動作により、位相同期回路切り替えの始めに位相調整
を行い、短い引き込み時間ですむ状態にした上で通常の
シンセサイザモードとするものである。
作を説明する。３ビットのシフトレジスタ４０により位
相同期回路切り替え信号の立ち上がりより位相比較周波
数３周期分だけ遅れたループ制御信号が作られる。この
ループ制御信号によりループスイッチ２９を直接制御す
る。また、ループ制御信号と位相比較器６の出力とをゲ
ート回路４１、４２によってゲートし、位相同期回路切
り替え信号立ち上がりの３周期分だけ位相調整を行うよ
うに、ゲート回路３０、３１の制御信号を作る。これら
の動作により、位相同期回路切り替えの始めに位相調整
を行い、短い引き込み時間ですむ状態にした上で通常の
シンセサイザモードとするものである。
【００２０】以上のように本実施例によれば、多チャン
ネル周波数シンセサイザにおいて、第１、第２の位相同
期回路およびミキサを含む第３の位相同期回路を設け、
かつ第１の位相同期回路に対して第２の位相同期回路の
ループ利得を高く設定するとともに、第１の位相同期回
路に位相整合回路を設けることによりチャンネル間周波
数切り替え時間を高速化することができる。
ネル周波数シンセサイザにおいて、第１、第２の位相同
期回路およびミキサを含む第３の位相同期回路を設け、
かつ第１の位相同期回路に対して第２の位相同期回路の
ループ利得を高く設定するとともに、第１の位相同期回
路に位相整合回路を設けることによりチャンネル間周波
数切り替え時間を高速化することができる。
【００２１】以下本発明の第２の実施例について説明す
る。基本構成は第１の実施例と同一のものなので説明は
略す。第１の実施例と異なる点は、第２の電圧制御発振
器１０の発振周波数ｆ２を固定とする、つまり第１の電
圧制御発振器１の発振周波数をｆ１とすると、ｆｍ＝｜
ｆ１−ｆ２｜がｆ１とともに変化する点である。
る。基本構成は第１の実施例と同一のものなので説明は
略す。第１の実施例と異なる点は、第２の電圧制御発振
器１０の発振周波数ｆ２を固定とする、つまり第１の電
圧制御発振器１の発振周波数をｆ１とすると、ｆｍ＝｜
ｆ１−ｆ２｜がｆ１とともに変化する点である。
【００２２】以上のように構成された周波数シンセサイ
ザの動作を説明する。第１の電圧制御発振器１の周波数
ｆ１の切り替えとともにｆｍが変化するため、ｆ１の切
り替えと同時に第５の分周器１８の分周数も切り替え、
第５の分周器１８の出力周波数が常時比較周波数に対応
するように制御する。その他の基本動作は第１の実施例
と同様なので説明は略す。
ザの動作を説明する。第１の電圧制御発振器１の周波数
ｆ１の切り替えとともにｆｍが変化するため、ｆ１の切
り替えと同時に第５の分周器１８の分周数も切り替え、
第５の分周器１８の出力周波数が常時比較周波数に対応
するように制御する。その他の基本動作は第１の実施例
と同様なので説明は略す。
【００２３】以上のように本実施例によれば、多チャン
ネル周波数シンセサイザにおいて、第１、第２の位相同
期回路およびミキサを含む第３の位相同期回路を設け、
かつ第１の位相同期回路に対して第２の位相同期回路の
ループ利得を高く設定するとともに、第１の位相同期回
路に位相整合回路を設けることによりチャンネル間周波
数切り替え時間を高速化することができる。
ネル周波数シンセサイザにおいて、第１、第２の位相同
期回路およびミキサを含む第３の位相同期回路を設け、
かつ第１の位相同期回路に対して第２の位相同期回路の
ループ利得を高く設定するとともに、第１の位相同期回
路に位相整合回路を設けることによりチャンネル間周波
数切り替え時間を高速化することができる。
【００２４】なお、本実施例においては、第２の位相同
期回路１６はチャンネル切り替え前に立ち上げるとした
が、常時動作していても構わない。また、第１、第２、
第３の位相同期回路の比較周波数の位相を一致させるた
め、同一の基準発振器を使用する必要がある。
期回路１６はチャンネル切り替え前に立ち上げるとした
が、常時動作していても構わない。また、第１、第２、
第３の位相同期回路の比較周波数の位相を一致させるた
め、同一の基準発振器を使用する必要がある。
【００２５】また、位相整合回路も実施例に限定される
ものではなく、切り替え時に第１、第２の分周器の位相
整合をとる機能であればよいことは言うまでもない。
ものではなく、切り替え時に第１、第２の分周器の位相
整合をとる機能であればよいことは言うまでもない。
【００２６】
【発明の効果】以上のように本発明によれば、多チャン
ネル周波数シンセサイザにおいて、第１、第２の位相同
期回路およびミキサを含む第３の位相同期回路を設け、
かつ第１の位相同期回路に対して第２の位相同期回路の
ループ利得を高く設定するとともに、第１の位相同期回
路に位相整合回路を設けることにより、定常状態での特
性を損なうことなくチャンネル間周波数切り替え時間の
高速化を可能とする優れた周波数シンセサイザを実現で
きるものである。
ネル周波数シンセサイザにおいて、第１、第２の位相同
期回路およびミキサを含む第３の位相同期回路を設け、
かつ第１の位相同期回路に対して第２の位相同期回路の
ループ利得を高く設定するとともに、第１の位相同期回
路に位相整合回路を設けることにより、定常状態での特
性を損なうことなくチャンネル間周波数切り替え時間の
高速化を可能とする優れた周波数シンセサイザを実現で
きるものである。
【図１】本発明の一実施例における周波数シンセサイザ
のブロック結線図
のブロック結線図
【図２】同周波数シンセサイザの要部となる位相整合回
路のブロック結線図
路のブロック結線図
【図３】図２の要部である制御回路のブロック結線図
【図４】従来の周波数シンセサイザのブロック結線図
【符号の説明】 １ 電圧制御発振器 ２ 高周波出力端子 ３ 分周器 ４ 基準発振器 ５ 分周器 ６ 位相比較器 ７ チャージポンプ ８ ループフィルタ ９ 位相同期回路 １０ 電圧制御発振器 １１ 分周器 １２ 分周器 １３ 位相比較器 １４ チャージポンプ １５ ループフィルタ １６ 位相同期回路 １７ａ ミキサ １７ｂ フィルタ １８ 分周器 １９ 位相比較器 ２０ チャージポンプ ２１ 位相同期回路 ２２ スイッチ ２９ ループスイッチ ３０ ゲート回路 ３１ ゲート回路 ３２ 制御回路 ４０ シフトレジスタ ４１ ゲート回路 ４２ ゲート回路
Claims (10)
- 【請求項１】 第１の電圧制御発振器、前記第１の電圧
制御発振器の出力を分周する第１の分周器、基準発振器
の出力を分周する第２の分周器、前記第１、第２の分周
器の出力位相を検出する第１の位相比較器、前記第１の
位相比較器の出力を変換し積分器の駆動信号とする第１
のチャージポンプ、及び前記第１のチャージポンプの出
力の高域成分を除去して前記第１の電圧制御発振器に帰
還する第１のループフィルタよりなる第１の位相同期回
路と、第２の電圧制御発振器、前記第２の電圧制御発振
器の出力を分周する第３の分周器、基準発振器の出力を
分周する第４の分周器、前記第３、第４の分周器の出力
位相を検出する第２の位相比較器、前記第２の位相比較
器の出力を変換し積分器の駆動信号とする第２のチャー
ジポンプ、及び前記第２のチャージポンプの出力の高域
成分を除去して前記第２の電圧制御発振器に帰還する第
２のループフィルタよりなる第２の位相同期回路と、前
記第１の電圧制御発振器出力、前記第２の電圧制御発振
器出力を周波数混合し中間周波数出力を得るミキサ、前
記ミキサ出力の不要周波数成分を除去するフィルタ、前
記フィルタ出力を分周する第５の分周器、前記第４、第
５の分周器の出力位相を検出する第３の位相比較器、前
記第３の位相比較器の出力を変換し積分器の駆動信号と
する第３のチャージポンプ、及び前記第１のループフィ
ルタよりなる第３の位相同期回路と、基準発振器と、前
記第１と第３の位相同期回路を切り替えるスイッチを第
１のループフィルタの前に設けることを特徴とした周波
数シンセサイザ。 - 【請求項２】 第３の位相同期回路から第１の位相同期
回路へ切り替えた直後に第１の分周器と第２の分周器の
出力位相を一致させる位相整合回路を、第１の位相同期
回路内に設けることを特徴とした請求項１記載の周波数
シンセサイザ。 - 【請求項３】 第１の電圧制御発振器と第１の分周器と
の間に設けた第１のゲート回路と、基準発振器と第２の
分周器の間に設けた第２のゲート回路と、第１の位相比
較器と第１のループフィルタとの間に設けたループスイ
ッチと、前記第１または第２の分周器出力と位相同期回
路切り替え信号とを入力とする３ビット以上のシフトレ
ジスタと第１の位相比較器の出力と前記シフトレジスタ
の出力とを入力とする第３、第４のゲート回路からなる
制御回路より構成される位相整合回路を具備することを
特徴とした請求項２記載の周波数シンセサイザ。 - 【請求項４】 第１の電圧制御発振器の周波数と第２の
電圧制御発振器の周波数の差が一定となるように第２の
電圧制御発振器の周波数を設定することを特徴とした請
求項１記載の周波数シンセサイザ。 - 【請求項５】 第２の電圧制御発振器の周波数を固定と
することを特徴とした請求項１記載の周波数シンセサイ
ザ。 - 【請求項６】 第１の位相同期回路に対して、第２の位
相同期回路のループ利得を高く設定することを特徴とし
た請求項１記載の周波数シンセサイザ。 - 【請求項７】 第１、第２および第３の位相同期回路に
使用する基準発振器を共有することを特徴とした請求項
１記載の周波数シンセサイザ。 - 【請求項８】 第２の位相同期回路の電源を周波数切り
替え完了時に切断し、次の周波数切り替え直前に再び立
ち上げることを特徴とした請求項１記載の周波数シンセ
サイザ。 - 【請求項９】 ループフィルタに非線形能動素子を導入
することを特徴とした請求項１記載の周波数シンセサイ
ザ。 - 【請求項１０】 第３の位相同期回路から第１の位相同
期回路への切り替え直後に、第１のループフィルタのの
定数を切り替えることを特徴とした請求項１記載の周波
数シンセサイザ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4052533A JP2601096B2 (ja) | 1992-03-11 | 1992-03-11 | 周波数シンセサイザ |
| DE69314519T DE69314519T2 (de) | 1992-03-11 | 1993-03-02 | Frequenzsynthetisierer |
| EP93301569A EP0560525B1 (en) | 1992-03-11 | 1993-03-02 | Frequency synthesizer |
| US08/025,467 US5332978A (en) | 1992-03-11 | 1993-03-03 | Frequency synthesizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4052533A JP2601096B2 (ja) | 1992-03-11 | 1992-03-11 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0645931A true JPH0645931A (ja) | 1994-02-18 |
| JP2601096B2 JP2601096B2 (ja) | 1997-04-16 |
Family
ID=12917407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4052533A Expired - Fee Related JP2601096B2 (ja) | 1992-03-11 | 1992-03-11 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2601096B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6421218A (en) * | 1987-07-15 | 1989-01-24 | Tokai Trw & Co | Ball joint bearing |
| JPH02112030U (ja) * | 1989-02-23 | 1990-09-07 |
-
1992
- 1992-03-11 JP JP4052533A patent/JP2601096B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6421218A (en) * | 1987-07-15 | 1989-01-24 | Tokai Trw & Co | Ball joint bearing |
| JPH02112030U (ja) * | 1989-02-23 | 1990-09-07 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2601096B2 (ja) | 1997-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5202906A (en) | Frequency divider which has a variable length first cycle by changing a division ratio after the first cycle and a frequency synthesizer using same | |
| JP2841693B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| KR19990044392A (ko) | 주파수 신세사이저의 전압 제어식 발진기 동조 범위 제어 방법 및 장치 | |
| JPS61157028A (ja) | 周波数シンセサイザ | |
| JPH11191735A (ja) | Ｐｌｌシンセサイザ及びその制御方法 | |
| JPH04260219A (ja) | 位相同期ループシンセサイザ | |
| CN210899136U (zh) | 一种锁相环电路、芯片、电路板以及电子设备 | |
| US7639088B2 (en) | Phase-locked loop start-up techniques | |
| KR20010093099A (ko) | 위상 동기 루프 주파수 생성 회로 및 그 회로를 사용하는수신기 | |
| JPH0761009B2 (ja) | 周波数シンセサイザ | |
| JPH0340333A (ja) | チューナ選局装置 | |
| JPH0645931A (ja) | 周波数シンセサイザ | |
| JP2790564B2 (ja) | 周波数シンセサイザ | |
| JP2892886B2 (ja) | 周波数シンセサイザ | |
| JPH09307439A (ja) | 周波数シンセサイザ | |
| JPH0638116A (ja) | 位相同期ループ回路 | |
| JP2000261318A (ja) | シンセサイザ及び基準信号生成回路 | |
| JP2004241960A (ja) | 周波数シンセサイザ | |
| JPH06164387A (ja) | 位相同期式周波数シンセサイザ | |
| JPH0559614B2 (ja) | ||
| JPH04357729A (ja) | 位相同期回路 | |
| JP2002009618A (ja) | Ｐｌｌ回路を用いた公称周波数の生成方法およびｐｌｌ回路 | |
| JPH0818448A (ja) | 位相同期式周波数シンセサイザ用制御回路 | |
| JPH04356821A (ja) | 位相同期回路 | |
| JPH07154252A (ja) | 位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |