JPH0646097Y2

JPH0646097Y2 - トランジスタ出力回路

Info

Publication number: JPH0646097Y2
Application number: JP1987145717U
Authority: JP
Inventors: 健志古山
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-09-24
Filing date: 1987-09-24
Publication date: 1994-11-24
Anticipated expiration: 2002-09-24
Also published as: JPS6451316U

Description

【考案の詳細な説明】［考案の目的］（産業上の利用分野）この考案は、例えば音響機器用集積回路のプッシュプル
増幅回路として有効なトランジスタ出力回路に関する。

（従来の技術）第３図は、従来のトランジスタ出力回路であり、入力信
号sinは、入力端子11に供給され、トランジスタQ16のベ
ース・コレクタ、トランジスタQ19のベース・コレク
タ、トランジスタQ14のベース・エミッタへと導出され
る。トランジスタQ14のエミッタ出力は、出力端子12に
導出される。

トランジスタQ16,Q15は差動対を成し、共通エミッタは
電源ラインに接続される。トランジスタQ15のベースに
はバイアス電圧V1が印加され、コレクタは、カレントミ
ラー回路を形成するトランジスタQ17のコレクタ及びト
ランジスタQ17,Q18のベースに接続される。トランジス
タQ17,Q18のエミッタは接地ライン（GND）に接続され、
トランジスタQ18のコレクタは、トランジスタQ16のコレ
クタ及びトランジスタQ19のベースに接続される。

トランジスタQ19のエミッタは、接地ライン（GND）に接
続され、コレクタは、トランジスタQ14のベースに接続
されるとともに、ダイオード接続のトランジスタQ12,Q1
1を逆方向に介して、トランジスタQ13のベース及びトラ
ンジスタQ20のコレクタに接続されている。トランジス
タQ20のベースにはバイアス電圧V2が印加され、エミッ
タは電源ラインに接続される。トランジスタQ13のコレ
クタは電源ラインに接続され、エミッタはトランジスタ
Q14のエミッタに接続されるとともに、負帰還用抵抗RNF
を介してトランジスタQ16のベースに接続される。

トランジスタQ14のコレクタは、トランジスタQA1のベー
スに接続される。トランジスタQA1は、出力端子12に直
流電位を設定するもので、エミッタは接地ライン（GN
D）へ、コレクタは出力端子12に接続される。

上記の出力回路は、入力端子11の信号をトランジスタQ1
6,Q19,Q14を介して出力端子12に導出するのであるが、
無信号入力時のアイドリング電流が、集積回路の素子の
ばらつきに影響を受けやすいという問題がある。

（発明が解決しようとする問題点）まず、集積回路の内部でダイオードを形成する場合、ト
ランジスタのベース・コレクタを短絡して形成する。出
力端子12の電圧平衡式を求めると、 V_BE（Q11）＋V_BE（Q12）＝V_BE（Q13）＋V_BE（Q14） …
（１）Ｖ_BEは、（）内のトランジスタのベース・エミッタ間電
圧となる。

（１）式を展開すると、 I_Cは（）内トランジスタのコレクタ電流 V_Tは熱起電力 I_Sは逆方向飽和電流集積回路内部でトランジスタのペア性をとりI_S（Q12）
＝I_S（Q14），I_S（Q13）＝I_S（Q11）とすると、（４）式は、となる。

ここで、 I_C（Q14）＝I_C（Q13）−I_C（QA1） …（６）なる関係があるので、（５）式を書き直すと、が成立する。ここで、（７）式に着目した場合、トラン
ジスタQA1は、独立であり、ペア性を得る素子が存在し
ない。このため、トランジスタQA1の独立要素のため
に、上記回路のアイドリング電流は、この素子によって
非常にばらつきやすいという問題がある。

そこで、この考案は、集積回路化した素子のばらつきに
より、アイドリング電流が影響を受けないようなトラン
ジスタ出力回路を提供することを目的とする。

［考案の構成］（問題点を解決するための手段）第１の電流源と、前記第１の電流源の電流を伝送する第
２の電流源と、前記第２の電流源の出力電流がベースに
供給されるとともに、該第２の電流源と同一の導電型で
プッシュプル構成した第１および第２の出力トランジス
タと、前記第１および第２の出力トランジスタのベース
・エミッタ間にそれぞれ接続した第１および第２の抵抗
と、無信号時に前記第１および第２の出力トランジスタ
の出力電流を前記第１の電流源の電流によって決定する
手段とを備えるものである。

（作用）上記の手段により、出力トランジスタのベース・エミッ
タ間に接続された第１および第２の抵抗により、出力ト
ランジスタの動作領域が設定され、しかも、前記抵抗に
対しては、出力トランジスタ周辺の回路と同様な構成、
特に出力トランジスタと同一の導電型のトランジスタで
構成される第２の電流源からの出力電流が流し込まれ
る。そして、第２の電流源は、定電流源（第１の電流
源）のみに依存性を有する。従って、この依存性は、出
力トランジスタ回路に対しても同様であり、出力トラン
ジスタのアイドリング電流は、定電流源のみに依存し、
集積回路の素子のばらつきに影響を受けなくなる。

（実施例）以下この考案の実施例を図面を参照して説明する。

第１図はこの発明の一実施例であり、電源ライン21に
は、第１の電流源としての定電流源22の一端が接続さ
れ、定電流源22の他端は、第２の電流源を構成するトラ
ンジスタQ1のコレクタ及びトランジスタQAのベースに接
続される。トランジスタQ1のエミッタは、接地ライン
（GND）に接続され、トランジスタQAのエミッタは、ト
ランジスタQ1のベースに接続されるとともに、抵抗R1を
介して接地ライン（GND）に接続される。

トランジスタQAの出力であるコレクタ電流は、トランジ
スタQ1及び抵抗R1によって決定され、この電流I_C（QA）
は、カレントミラー回路23を構成するトランジスタQ4の
ベース及びコレクタ、トランジスタQ5のベースに供給さ
れる。トランジスタQ4及びQ5のエミッタは、電源ライン
21に接続され、トランジスタQ5のコレクタは、トランジ
スタQ6,Q7の共通エミッタに接続される。

トランジスタQ6のベースには、バイアス電圧V1が与えら
れ、トランジスタQ7のベースには、入力端子24からの入
力信号が供給される。トランジスタQ6,Q7のコレクタ
は、カレントミラー回路25を形成するトランジスタQ8,Q
9のコレクタに接続されるとともに、トランジスタQ10,Q
11のベースに接続される。トランジスタQ8,Q9のベース
は共通接続され、また、各々のトランジスタQ8,Q9のベ
ース・コレクタ間には抵抗R10,R11が接続されている。
また、トランジスタQ8,Q9のエミッタは接地ライン（GN
D）に接続されている。トランジスタQ10,Q11のエミッタ
は、接地ライン（GND）に接続され、各々のコレクタ
は、更にカレントミラー回路26を形成するトランジスタ
Q12,Q13のベースに接続されるとともに、トランジスタQ
14,Q15のコレクタに接続される。トランジスタQ12〜Q15
のエミッタは、電源ライン21に接続され、トランジスタ
Q14,Q15のベースは共通接続されている。また、トラン
ジスタQ14,Q15のベース及びコレクタ間には、抵抗R12,R
13が接続されている。

従って、トランジスタQAのコレクタ電流I_C（QA）は、カ
レントミラー回路23とトランジスタQ6,Q7で分流され、
それぞれの電流は、カレントミラー回路25,26に流入
し、トランジスタQ12,Q13のコレクタから導出されるこ
とになる。

トランジスタQ12,Q13のコレクタ電流の供給先は、抵抗R
3,R2である。ここで、抵抗R3は、トランジスタQ3のベー
スと接地ライン（GND）間に接続されており、トランジ
スタQ3のエミッタは、接地ライン（GND）へ、コレクタ
は出力端子27に接続される。一方抵抗R2は、トランジス
タQ2のベースと出力端子27間に接続され、トランジスタ
Q2のエミッタは出力端子27へ、コレクタは、電源ライン
21に接続される。

本考案回路は上記の如く構成され、出力トランジスタQ
2,Q3の周辺回路と、トランジスタQ1の周辺回路、特にベ
ースバイアス回路とは、類似しており、半導体集積回路
内ではペア性をとりやすい。

無信号時におけるトランジスタQ2,Q3に流れる電流を算
出すると以下の通りである。

抵抗R1に流れる電流は、トランジスタQAのコレクタ電流
I_C（QA）にほぼ等しいので、 I_Cは、（）内に示したトランジスタのコレクタ電流 V_BEは（）内に示したトランジスタのベース・エミッ
タ間電圧 I_Sは、（）内に示したトランジスタの逆飽和電流 Iconstは、定電流源の電流上記電流I_C（QA）は、ミラー比1:2のカレントミラー回
路23を介してトランジスタQ6,Q7に入力される。

無信号時は、トランジスタQ6,Q7のベース電位は、バラ
ンス状態にあり、トランジスタQ6,Q7のコレクタにはそ
れぞれI_C（QA）と同じ値の電流が流れる。

実施例の回路では、カレントミラー回路25,26は電流利
得が１よりも大きい回路として示しているが、ミラー比
1:1のカレントミラー回路として動作するので、トラン
ジスタQ6,Q7のコレクタ電流は、抵抗R2,R3に流入するこ
とになる。

このとき、 V_BE（Q2）＝I_C（QA）・R2 …（10）（10）式に（８），（９），（11）式を代入すると、となる。

ここで、集積回路の特質を利用し、内部でペア性をと
り、R1＝R2,I_S（Q2）＝I_S（Q1）とすると、 I_C（Q2）＝Iconst …（14）となり、出力のアイドリング電流は、定電流Iconstだけ
に依存する。よって、集積回路内部素子の個個のばらつ
きによる影響を受けにくい回路となる。

更に、上記の実施例は、出力ダイナミックレンジをみた
場合、トランジスタQ2側がV_BE（Q2）＋Vsat,トランジス
タQ3側がVsatで決定され、従来の回路に比べてV_BE分
（約0.7V）大きくなる。なおVsatは、トランジスタが正
常動作するコレクタ・エミッタ間の限界電圧である。

第２図は、本考案の他の実施例である。この実施例の場
合は、定電流源31の一端が電源ライン21に接続され、他
端がトランジスタQ23のベースに接続される。定電流源3
1の他端は更にダイオード接続されたトランジスタQ23,Q
24を介して、トランジスタQ25のコレクタに接続され
る。トランジスタQ25のベースには、信号入力端子32が
設けられ、エミッタは接地ライン（GND）に接続され
る。トランジスタQ25のコレクタには、トランジスタQ28
のベースが接続される。トランジスタQ28のエミッタ
は、トランジスタQ27のエミッタに接続されるとともに
出力端子33に接続されている。

トランジスタQ27のコレクタは、カレントミラー回路を
形成するトランジスタQ26のベース及びコレクタに接続
され、かつトランジスタQ29のベースに接続される。ト
ランジスタQ26,Q29のエミッタは電源ライン21に接続さ
れる。トランジスタQ29のコレクタは、トランジスタQ21
に接続されるとともに、抵抗R21を介して出力端子33に
接続される。これによって、定電流源31に依存するカレ
ントミラー電流は、抵抗R21に流入することになる。

また、トランジスタQ28のコレクタは、トランジスタQ22
のベースに接続されるとともに、抵抗R22を介して接地
ライン（GND）に接続される。

上記の回路は、シングルエンドプッシュプル回路であ
り、定電流源31に依存するアイドリング電流は、抵抗R2
1,R22に流入する。この回路においても、先の実施例と
同様に、 I_C（Q21）＝Iconst …（15）の結果を得ることができ、集積回路素子のばらつきに影
響を受けにくい。

［考案の効果］以上説明したように本考案は、集積回路化した場合に素
子のばらつきによりアイドリング電流が影響を受けない
ようにしたトランジスタ出力回路を提供できる。

【図面の簡単な説明】

第１図はこの考案の一実施例を示す回路図、第２図はこ
の考案の他の実施例を示す回路図、第３図は従来の出力
回路を示す図である。 Q1〜Q15,QA,Q21〜Q29……トランジスタ、22,31……定電
流源、23,25,26……カレントミラー回路。

Claims

【実用新案登録請求の範囲】

【請求項１】第１の電流源と、前記第１の電流源の電流を入力とし、該電流に基づいた
出力電流を第１のトランジスタおよび第１の抵抗により
決定する第２の電流源と、前記第２の電流源の出力電流が折り返して供給され、前
記第２の電流源と同一構成の第２のトランジスタおよび
第２の抵抗から構成される第１の出力回路と、前記第２の電流源の出力電流が折り返して供給され、前
記第２の電流源と同一構成の第３のトランジスタおよび
第３の抵抗から構成され、第１の出力回路とはプッシュ
プルの関係にある第２の出力回路とを具備し、無信号時に前記第２および第３のトランジスタの出力電
流が前記第１の電流源の電流によって決定されるように
構成されたことを特徴とするトランジスタ出力回路。