JPH064614A - 論理シミュレーション装置 - Google Patents
論理シミュレーション装置Info
- Publication number
- JPH064614A JPH064614A JP4159711A JP15971192A JPH064614A JP H064614 A JPH064614 A JP H064614A JP 4159711 A JP4159711 A JP 4159711A JP 15971192 A JP15971192 A JP 15971192A JP H064614 A JPH064614 A JP H064614A
- Authority
- JP
- Japan
- Prior art keywords
- change
- signal
- allowable time
- internal signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 複数の入力信号が変化許容時間幅を持つ場合
の検証を一回の論理シミュレーションで行うことを目的
とする。 【構成】 論理回路と等価な接続構造情報を計算機上に
構築し、この論理回路に対する検査系列を入力してその
動作をシミュレーションする論理シミュレーション装置
において、入力信号の変化許容時間幅をこの入力信号に
起因する回路内部の信号変化と共に伝搬することを特徴
とする。
の検証を一回の論理シミュレーションで行うことを目的
とする。 【構成】 論理回路と等価な接続構造情報を計算機上に
構築し、この論理回路に対する検査系列を入力してその
動作をシミュレーションする論理シミュレーション装置
において、入力信号の変化許容時間幅をこの入力信号に
起因する回路内部の信号変化と共に伝搬することを特徴
とする。
Description
【０００１】
【産業上の利用分野】本発明は、論理回路をシミュレー
ションする手段に利用する。特に、イベントドリブン方
式の論理シミュレーション装置に関する。
ションする手段に利用する。特に、イベントドリブン方
式の論理シミュレーション装置に関する。
【０００２】
【従来の技術】論理回路に対する入力信号はその外部に
接続される回路の出力であり、この外部回路の動作状況
によりそのタイミングが変化するので、入力信号の入力
タイミングに対しては変化許容時間幅を設定して設計を
行うことが一般に行われている。
接続される回路の出力であり、この外部回路の動作状況
によりそのタイミングが変化するので、入力信号の入力
タイミングに対しては変化許容時間幅を設定して設計を
行うことが一般に行われている。
【０００３】従来、この種のイベントドリブン方式の論
理シミュレーション装置では、入力信号変化に起因する
論理回路の内部信号変化（イベント）のみを伝搬させて
いた。したがって、先に述べた入力信号時間幅を設定し
て設計された論理回路の動作を検証するためには、変化
許容時間幅内の最も典型的なタイミングでの入力信号変
化すなわち最も早い信号変化または最も遅い信号変化の
いずれかのタイミングを選択して検証を行う方法がとら
れていた。
理シミュレーション装置では、入力信号変化に起因する
論理回路の内部信号変化（イベント）のみを伝搬させて
いた。したがって、先に述べた入力信号時間幅を設定し
て設計された論理回路の動作を検証するためには、変化
許容時間幅内の最も典型的なタイミングでの入力信号変
化すなわち最も早い信号変化または最も遅い信号変化の
いずれかのタイミングを選択して検証を行う方法がとら
れていた。
【０００４】
【発明が解決しようとする課題】このような従来例では
変化許容時間幅内の一点でのタイミングを用いて検証を
行うので、変化許容時間幅をもつ入力信号が単一である
場合にでも検証の精度を上げるためには複数回の論理シ
ミュレーションを行わなければならない欠点があった。
また、従来例では、複数の変化許容時間幅をもつ入力信
号が複数ある場合にはその入力信号変化タイミングの全
ての組合せに対して論理シミュレーションを行うことは
その組合せの数が膨大となるので、正確な検証を行うこ
とは事実上不可能になる欠点があった。
変化許容時間幅内の一点でのタイミングを用いて検証を
行うので、変化許容時間幅をもつ入力信号が単一である
場合にでも検証の精度を上げるためには複数回の論理シ
ミュレーションを行わなければならない欠点があった。
また、従来例では、複数の変化許容時間幅をもつ入力信
号が複数ある場合にはその入力信号変化タイミングの全
ての組合せに対して論理シミュレーションを行うことは
その組合せの数が膨大となるので、正確な検証を行うこ
とは事実上不可能になる欠点があった。
【０００５】本発明は、このような欠点を除去するもの
で、複数の入力信号が変化許容時間幅を持つ場合の検証
を一回の論理シミュレーションで行える論理シミュレー
ション装置を提供することを目的とする。
で、複数の入力信号が変化許容時間幅を持つ場合の検証
を一回の論理シミュレーションで行える論理シミュレー
ション装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、計算機上に等
価な接続構造情報として構築された論理回路内で発生す
る検査系列としての入力信号の変化に起因する内部信号
の変化をひとつのシミュレーション時刻で取得するイベ
ント取得手段と、上記論理回路上のひとつの内部信号で
ある第一内部信号の変化によりこの第一内部信号が与え
られる素子が出力する第二内部信号を演算し、この第二
内部信号の変化の有無を判定する演算回路と、この演算
回路で変化が生ずると判定された第二信号の変化をこの
第二内部信号に対応する第一内部信号の変化に起因する
論理回路の内部信号の変化としてスケジュールするイベ
ントスケジュール手段とを備えた論理シミュレーション
装置において、上記論理回路の内部信号の変化許容時間
幅を格納する入力変化許容時間幅格納手段と、上記演算
回路が第二信号に変化が生ずると判定したときに、上記
入力変化許容時間幅格納手段に格納されているこの第二
信号の変化の起因になる第一信号に対応する変化許容時
間幅をこの第二信号に対応する変化許容時間幅として上
記入力信号変化許容時間幅格納手段に格納する入力変化
許容時間幅伝搬手段とを備えたことを特徴とする。
価な接続構造情報として構築された論理回路内で発生す
る検査系列としての入力信号の変化に起因する内部信号
の変化をひとつのシミュレーション時刻で取得するイベ
ント取得手段と、上記論理回路上のひとつの内部信号で
ある第一内部信号の変化によりこの第一内部信号が与え
られる素子が出力する第二内部信号を演算し、この第二
内部信号の変化の有無を判定する演算回路と、この演算
回路で変化が生ずると判定された第二信号の変化をこの
第二内部信号に対応する第一内部信号の変化に起因する
論理回路の内部信号の変化としてスケジュールするイベ
ントスケジュール手段とを備えた論理シミュレーション
装置において、上記論理回路の内部信号の変化許容時間
幅を格納する入力変化許容時間幅格納手段と、上記演算
回路が第二信号に変化が生ずると判定したときに、上記
入力変化許容時間幅格納手段に格納されているこの第二
信号の変化の起因になる第一信号に対応する変化許容時
間幅をこの第二信号に対応する変化許容時間幅として上
記入力信号変化許容時間幅格納手段に格納する入力変化
許容時間幅伝搬手段とを備えたことを特徴とする。
【０００７】
【作用】入力信号の変化許容時間幅をこの入力信号に起
因する回路内部の信号変化と共に伝搬する。これによ
り、複数の入力信号が変化許容時間幅を持つ場合の検証
を一回の論理シミュレーションで行うことができる。
因する回路内部の信号変化と共に伝搬する。これによ
り、複数の入力信号が変化許容時間幅を持つ場合の検証
を一回の論理シミュレーションで行うことができる。
【０００８】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１はこの実施例を示すブロック図であ
り、イベントドリブン方式の論理シミュレータにおける
１時刻分の処理手段を示す。この実施例は、図１に示す
ように、計算機上に等価な接続構造情報として構築され
た論理回路内で発生する検査系列としての入力信号の変
化に起因する内部信号の変化をひとつのシミュレーショ
ン時刻で取得するイベント取得手段１０１と、上記論理
回路上のひとつの内部信号である第一内部信号の変化に
よりこの第一内部信号が与えられる素子が出力する第二
内部信号を演算し、この第二内部信号の変化の有無を判
定する演算回路１０２と、この演算回路１０２で変化が
生ずると判定された第二信号の変化をこの第二内部信号
に対応する第一内部信号の変化に起因する論理回路の内
部信号の変化としてスケジュールするイベントスケジュ
ール手段１０４とを備え、さらに、本発明の特徴とする
手段として、上記論理回路の内部信号の変化許容時間幅
を格納する入力変化許容時間幅格納手段１０５と、演算
回路１０２が第二信号に変化が生ずると判定したとき
に、上記入力変化許容時間幅格納手段１０５に格納され
ているこの第二信号の変化の起因になる第一信号に対応
する変化許容時間幅をこの第二信号に対応する変化許容
時間幅として上記入力信号変化許容時間幅格納手段１０
５に格納する入力変化許容時間幅伝搬手段１０３とを備
える。
して説明する。図１はこの実施例を示すブロック図であ
り、イベントドリブン方式の論理シミュレータにおける
１時刻分の処理手段を示す。この実施例は、図１に示す
ように、計算機上に等価な接続構造情報として構築され
た論理回路内で発生する検査系列としての入力信号の変
化に起因する内部信号の変化をひとつのシミュレーショ
ン時刻で取得するイベント取得手段１０１と、上記論理
回路上のひとつの内部信号である第一内部信号の変化に
よりこの第一内部信号が与えられる素子が出力する第二
内部信号を演算し、この第二内部信号の変化の有無を判
定する演算回路１０２と、この演算回路１０２で変化が
生ずると判定された第二信号の変化をこの第二内部信号
に対応する第一内部信号の変化に起因する論理回路の内
部信号の変化としてスケジュールするイベントスケジュ
ール手段１０４とを備え、さらに、本発明の特徴とする
手段として、上記論理回路の内部信号の変化許容時間幅
を格納する入力変化許容時間幅格納手段１０５と、演算
回路１０２が第二信号に変化が生ずると判定したとき
に、上記入力変化許容時間幅格納手段１０５に格納され
ているこの第二信号の変化の起因になる第一信号に対応
する変化許容時間幅をこの第二信号に対応する変化許容
時間幅として上記入力信号変化許容時間幅格納手段１０
５に格納する入力変化許容時間幅伝搬手段１０３とを備
える。
【０００９】次に、この実施例の動作を説明する。入力
変化許容時間幅格納手段１０５はシミュレーション対象
となる論理回路中の全ての信号に対してその信号変化の
発生原因である外部入力信号の変化許容時間幅を格納し
ており、外部入力信号に対する入力変化許容時間幅はシ
ミュレーション開始以前に格納される。イベント取得手
段１０１は現在のシミュレーション時刻におけるイベン
トを一つ取得してイベント終了か否かを判定し、終了の
場合には終了処理を行う。演算手段１０２は、通常のイ
ベントドリブン方式の論理シミュレータにおけるものと
同様に、論理回路上のある信号Ａに信号変化が発生する
とその信号の接続される素子の演算を行い、その素子の
出力に信号変化が生じるか否かの判定を行う。入力変化
許容時間伝搬手段１０３は通常演算手段１０２で素子の
出力信号Ｂに変化が生じると判定された場合に、その信
号変化の発生原因である信号Ａに対応する入力変化許容
時間幅格納手段１０５内に格納された入力変化許容時間
幅を信号Ｂに対応する入力変化許容時間幅格納手段１０
５へ格納する。イベントスケジュール手段１０４は、通
常のイベントドリブン方式の論理シミュレータにおける
ものと同様に、演算手段１０２で変化が生じると判定さ
れた信号Ｂの変化をイベントとしてスケジュールする。
変化許容時間幅格納手段１０５はシミュレーション対象
となる論理回路中の全ての信号に対してその信号変化の
発生原因である外部入力信号の変化許容時間幅を格納し
ており、外部入力信号に対する入力変化許容時間幅はシ
ミュレーション開始以前に格納される。イベント取得手
段１０１は現在のシミュレーション時刻におけるイベン
トを一つ取得してイベント終了か否かを判定し、終了の
場合には終了処理を行う。演算手段１０２は、通常のイ
ベントドリブン方式の論理シミュレータにおけるものと
同様に、論理回路上のある信号Ａに信号変化が発生する
とその信号の接続される素子の演算を行い、その素子の
出力に信号変化が生じるか否かの判定を行う。入力変化
許容時間伝搬手段１０３は通常演算手段１０２で素子の
出力信号Ｂに変化が生じると判定された場合に、その信
号変化の発生原因である信号Ａに対応する入力変化許容
時間幅格納手段１０５内に格納された入力変化許容時間
幅を信号Ｂに対応する入力変化許容時間幅格納手段１０
５へ格納する。イベントスケジュール手段１０４は、通
常のイベントドリブン方式の論理シミュレータにおける
ものと同様に、演算手段１０２で変化が生じると判定さ
れた信号Ｂの変化をイベントとしてスケジュールする。
【００１０】図２は、本発明の第二実施例を示すブロッ
ク図であり、タイミング検証機能を有するイベントドリ
ブン式の論理シミュレータの１時刻分の処理手段を示
す。図２に示すように、イベント取得手段２０１、演算
手段２０２、入力変化許容時間伝搬手段２０３、イベン
トスケジュール手段２０４および入力変化許容時間幅格
納手段２０５のそれぞれは図１におけるものと同一の動
作を行う。タイミング検証条件格納手段２０６にはシミ
ュレーション対象となる論理回路上のフリップフロップ
等順序回路の入力信号変化に対する制約条件が格納され
る。タイミング検証手段２０７は、該論理回路上の検証
対象となる素子の入力に信号変化が生じた場合に、入力
信号の変化およびその変化時刻と入力変化許容時間幅格
納手段２０５内に格納された入力変化許容時間幅とを参
照してタイミング検証条件格納手段２０６内に格納され
たタイミング検証条件を満たすか否かを判定する。
ク図であり、タイミング検証機能を有するイベントドリ
ブン式の論理シミュレータの１時刻分の処理手段を示
す。図２に示すように、イベント取得手段２０１、演算
手段２０２、入力変化許容時間伝搬手段２０３、イベン
トスケジュール手段２０４および入力変化許容時間幅格
納手段２０５のそれぞれは図１におけるものと同一の動
作を行う。タイミング検証条件格納手段２０６にはシミ
ュレーション対象となる論理回路上のフリップフロップ
等順序回路の入力信号変化に対する制約条件が格納され
る。タイミング検証手段２０７は、該論理回路上の検証
対象となる素子の入力に信号変化が生じた場合に、入力
信号の変化およびその変化時刻と入力変化許容時間幅格
納手段２０５内に格納された入力変化許容時間幅とを参
照してタイミング検証条件格納手段２０６内に格納され
たタイミング検証条件を満たすか否かを判定する。
【００１１】
【発明の効果】本発明は、以上述べてきたように、従来
の論理シミュレーション装置では処理が不可能であった
入力変化許容時間幅を考慮した論理回路の検証を可能に
する効果がある。
の論理シミュレーション装置では処理が不可能であった
入力変化許容時間幅を考慮した論理回路の検証を可能に
する効果がある。
【図１】本発明の第一実施例の構成を示すブロック構成
図。
図。
【図２】本発明の第二実施例の構成を示すブロック構成
図。
図。
１０１、２０１ イベント取得手段 １０２、２０２ 演算手段 １０３、２０３ 入力変化許容時間幅伝搬手段 １０４、２０４ イベントスケジュール手段 １０５、２０５ 入力変化許容時間幅格納手段 ２０６ タイミング検証条件格納手段 ２０７ タイミング検証手段
Claims (1)
- 【請求項１】 計算機上に等価な接続構造情報として構
築された論理回路内で発生する検査系列としての入力信
号の変化に起因する内部信号の変化をひとつのシミュレ
ーション時刻で取得するイベント取得手段と、 上記論理回路上のひとつの内部信号である第一内部信号
の変化によりこの第一内部信号が与えられる素子が出力
する第二内部信号を演算し、この第二内部信号の変化の
有無を判定する演算回路と、 この演算回路で変化が生ずると判定された第二信号の変
化をこの第二内部信号に対応する第一内部信号の変化に
起因する論理回路の内部信号の変化としてスケジュール
するイベントスケジュール手段とを備えた論理シミュレ
ーション装置において、 上記論理回路の内部信号の変化許容時間幅を格納する入
力変化許容時間幅格納手段と、 上記演算回路が第二信号に変化が生ずると判定したとき
に、上記入力変化許容時間幅格納手段に格納されている
この第二信号の変化の起因になる第一信号に対応する変
化許容時間幅をこの第二信号に対応する変化許容時間幅
として上記入力変化許容時間幅格納手段に格納する入力
変化許容時間幅伝搬手段とを備えたことを特徴とする論
理シミュレーション装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4159711A JPH064614A (ja) | 1992-06-18 | 1992-06-18 | 論理シミュレーション装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4159711A JPH064614A (ja) | 1992-06-18 | 1992-06-18 | 論理シミュレーション装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH064614A true JPH064614A (ja) | 1994-01-14 |
Family
ID=15699625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4159711A Pending JPH064614A (ja) | 1992-06-18 | 1992-06-18 | 論理シミュレーション装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH064614A (ja) |
-
1992
- 1992-06-18 JP JP4159711A patent/JPH064614A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5095454A (en) | Method and apparatus for verifying timing during simulation of digital circuits | |
| KR100483636B1 (ko) | 에뮬레이션및시뮬레이션을이용한설계검증방법및장치 | |
| US6810442B1 (en) | Memory mapping system and method | |
| US20050066297A1 (en) | System and method for correlated process pessimism removal for static timing analysis | |
| JPH0458072B2 (ja) | ||
| JPH04101274A (ja) | 論理設計処理装置およびタイミング調整方法 | |
| US6523155B1 (en) | Method for partitioning a netlist into multiple clock domains | |
| US5883809A (en) | Behavioral language models for testing and verification of digital electronic circuits | |
| JPH02252066A (ja) | シミュレーション装置及びシミュレーション方法 | |
| JPS63145549A (ja) | 論理回路シミユレ−シヨン方法 | |
| US6718523B2 (en) | Reduced pessimism clock gating tests for a timing analysis tool | |
| JP2788820B2 (ja) | シミュレーション装置 | |
| US5805859A (en) | Digital simulator circuit modifier, network, and method | |
| Ara et al. | A proposal for transaction-level verification with component wrapper language | |
| US8863054B1 (en) | Innovative verification methodology for deeply embedded computational element | |
| JPH0864681A (ja) | 集積回路シミュレータ及び集積回路のシミュレーション方法 | |
| JPH064614A (ja) | 論理シミュレーション装置 | |
| US7047173B1 (en) | Analog signal verification using digital signatures | |
| US20210173989A1 (en) | Simulation signal viewing method and system for digital product | |
| US6339751B1 (en) | Circuit design support apparatus and a method | |
| US20050177357A1 (en) | Static timing model for combinatorial gates having clock signal input | |
| KR0154790B1 (ko) | 시뮬레이션 벡터 검증 방법과 테스트 벡터로의 변환 방법 | |
| JP3036454B2 (ja) | タイミング検証方法及び装置 | |
| EP0150258A2 (en) | Method for propagating unknown digital values in a hardware based complex circuit simulation system | |
| JP2923893B1 (ja) | ハードウェア論理シミュレーション装置 |