JPH0646575A - Ｄｃ−ａｃコンバータ - Google Patents
Ｄｃ−ａｃコンバータInfo
- Publication number
- JPH0646575A JPH0646575A JP4197028A JP19702892A JPH0646575A JP H0646575 A JPH0646575 A JP H0646575A JP 4197028 A JP4197028 A JP 4197028A JP 19702892 A JP19702892 A JP 19702892A JP H0646575 A JPH0646575 A JP H0646575A
- Authority
- JP
- Japan
- Prior art keywords
- winding
- main
- voltage
- main switching
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004804 winding Methods 0.000 claims abstract description 51
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 5
- 230000005674 electromagnetic induction Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 ハーフブリッジ回路の二つのスイッチング素
子を効率よく駆動する高効率なＤＣ−ＡＣコンバータを
提供すること。 【構成】 ＤＣ−ＡＣコンバータにおいて主スイッチン
グＦＥＴ２ａ、２ｂと、直流電源の電圧を二分するコン
デンサ３ａ、３ｂと、主巻線４と磁気的に結合され、Ｆ
ＥＴ２ａ、２ｂに正帰還がかかるように接続された補助
巻線５ａ、５ｂと、補助巻線からの誘起電圧を用いて高
精度にスイッチング素子のオン時間を制御するためのシ
ャントレギュレータ６ａ、６ｂと、時定数回路１ａ、１
ｂとから構成され、高効率な電力変換が可能であること
を特徴とする。
子を効率よく駆動する高効率なＤＣ−ＡＣコンバータを
提供すること。 【構成】 ＤＣ−ＡＣコンバータにおいて主スイッチン
グＦＥＴ２ａ、２ｂと、直流電源の電圧を二分するコン
デンサ３ａ、３ｂと、主巻線４と磁気的に結合され、Ｆ
ＥＴ２ａ、２ｂに正帰還がかかるように接続された補助
巻線５ａ、５ｂと、補助巻線からの誘起電圧を用いて高
精度にスイッチング素子のオン時間を制御するためのシ
ャントレギュレータ６ａ、６ｂと、時定数回路１ａ、１
ｂとから構成され、高効率な電力変換が可能であること
を特徴とする。
Description
【０００１】
【産業上の利用分野】本発明はＤＣ−ＡＣコンバータに
係り、特に効率の向上に好適なスイッチング素子の駆動
回路の構成に関する。
係り、特に効率の向上に好適なスイッチング素子の駆動
回路の構成に関する。
【０００２】
【従来の技術】図４は従来技術によるＤＣ−ＡＣコンバ
ータの例で、特公平3-1914号公報に記載された図３の回
路図を簡略化したものである。なおここでいうＤＣ−Ａ
Ｃコンバータとは、直流を入力し、異なる電圧に変換し
交流を出力する電源装置の一種を指す。図４において、
トランジスタ４１ａ、４１ｂは直流電源から供給される
電流をスイッチングする、主スイッチングトランジスタ
であり、コンデンサ３ａ、３ｂは直流電源の電圧を分圧
し、中点を作る。トランス５０は主巻線４、補助巻線５
ａ、５ｂ、負荷巻線４０の４つの巻線からなるトランス
である。主巻線４はトランジスタ４１ａ、４１ｂが交互
にオンすることで流れる電流の向きが変わる巻線で、電
力はトランスの負荷巻線４０から取り出す。磁気的に主
巻線と結合されたトランスの補助巻線５ａ、５ｂは抵抗
７ａ、７ｂを介して、正帰還がかかるようにトランジス
タ４１ａ、４１ｂのベースと接続されている。抵抗２３
ａ、２３ｂは、それぞれコンデンサ２４ａ、２４ｂとと
もに時定数回路をなす。抵抗７ａ、７ｂはそれぞれトラ
ンジスタ４１ａ、４１ｂのベース電流を制限する抵抗で
ある。補助トランジスタ３２ａ、３２ｂは前記時定数回
路によって一定時間後に交互にオンし、主スイッチング
トランジスタのベース電流を引き抜くことで主スイッチ
ングトランジスタを交互にオフさせる。
ータの例で、特公平3-1914号公報に記載された図３の回
路図を簡略化したものである。なおここでいうＤＣ−Ａ
Ｃコンバータとは、直流を入力し、異なる電圧に変換し
交流を出力する電源装置の一種を指す。図４において、
トランジスタ４１ａ、４１ｂは直流電源から供給される
電流をスイッチングする、主スイッチングトランジスタ
であり、コンデンサ３ａ、３ｂは直流電源の電圧を分圧
し、中点を作る。トランス５０は主巻線４、補助巻線５
ａ、５ｂ、負荷巻線４０の４つの巻線からなるトランス
である。主巻線４はトランジスタ４１ａ、４１ｂが交互
にオンすることで流れる電流の向きが変わる巻線で、電
力はトランスの負荷巻線４０から取り出す。磁気的に主
巻線と結合されたトランスの補助巻線５ａ、５ｂは抵抗
７ａ、７ｂを介して、正帰還がかかるようにトランジス
タ４１ａ、４１ｂのベースと接続されている。抵抗２３
ａ、２３ｂは、それぞれコンデンサ２４ａ、２４ｂとと
もに時定数回路をなす。抵抗７ａ、７ｂはそれぞれトラ
ンジスタ４１ａ、４１ｂのベース電流を制限する抵抗で
ある。補助トランジスタ３２ａ、３２ｂは前記時定数回
路によって一定時間後に交互にオンし、主スイッチング
トランジスタのベース電流を引き抜くことで主スイッチ
ングトランジスタを交互にオフさせる。
【０００３】図４の回路は次のように動作する。トラン
ジスタ４１ａがオンしているとすると、主巻線４から電
磁誘導され、補助巻線５ａには正帰還のかかる方向に電
流が流れ、トランジスタ４１ａはオン状態を保つ。しか
し抵抗２３ａとコンデンサ２４ａで決まる時定数で、ト
ランジスタ３２ａのベースには電流が流れ始め、補助ト
ランジスタ３２ａがオンする。そのためトランジスタ４
１ａのベース電流は引き抜かれ、トランジスタ４１ａは
オフになる。トランジスタ４１ａがオフすると、主巻線
４の電磁誘導により、主巻線の両端にかかる電圧が反転
し、今度は主トランジスタ４１ｂがオンする。同様にし
て主トランジスタ４１ｂも一定時間後にオフし、トラン
ジスタ４１ａ、４１ｂは交互にオンする。
ジスタ４１ａがオンしているとすると、主巻線４から電
磁誘導され、補助巻線５ａには正帰還のかかる方向に電
流が流れ、トランジスタ４１ａはオン状態を保つ。しか
し抵抗２３ａとコンデンサ２４ａで決まる時定数で、ト
ランジスタ３２ａのベースには電流が流れ始め、補助ト
ランジスタ３２ａがオンする。そのためトランジスタ４
１ａのベース電流は引き抜かれ、トランジスタ４１ａは
オフになる。トランジスタ４１ａがオフすると、主巻線
４の電磁誘導により、主巻線の両端にかかる電圧が反転
し、今度は主トランジスタ４１ｂがオンする。同様にし
て主トランジスタ４１ｂも一定時間後にオフし、トラン
ジスタ４１ａ、４１ｂは交互にオンする。
【０００４】
【発明が解決しようとする課題】以上説明した様に従来
技術では、ベース電流を引き抜くのにバイポーラトラン
ジスタを使用している。バイポーラトランジスタは素子
によって、その特性と蓄積時間とにばらつきがあり、主
スイッチング素子のオン時間が均等にならないと云う問
題を有していた。つまり出力には設定周波数以外の周波
数成分を含み、しいては効率の低下をまねくという問題
点を有していた。
技術では、ベース電流を引き抜くのにバイポーラトラン
ジスタを使用している。バイポーラトランジスタは素子
によって、その特性と蓄積時間とにばらつきがあり、主
スイッチング素子のオン時間が均等にならないと云う問
題を有していた。つまり出力には設定周波数以外の周波
数成分を含み、しいては効率の低下をまねくという問題
点を有していた。
【０００５】そこでこの発明ではこのような問題点を解
決するためのもので、その目的は主スイッチング素子の
オン時間を均等に配分することで、ＤＣ−ＡＣコンバー
タの高効率化を図るものである。
決するためのもので、その目的は主スイッチング素子の
オン時間を均等に配分することで、ＤＣ−ＡＣコンバー
タの高効率化を図るものである。
【０００６】
【課題を解決するための手段】直流電源に対して直列接
続された第１と第２の主スイッチングＦＥＴと、前記第
１と第２の主スイッチングＦＥＴの接続点と前記直流電
源の中間電位との間に接続されたトランスの主巻線と、
主巻線と磁気的に結合された、負荷に電力を取り出すた
めのトランスの負荷巻線と、前記第１と第２の主スイッ
チングＦＥＴのゲート・ソース間に接続されて、この第
１または第２の主スイッチングＦＥＴから前記主巻線に
電流が流れた時に、主巻線による誘導起電力を第１また
は第２の主スイッチングＦＥＴに対し正帰還となるよう
に発生するトランスの二つの補助巻線と、前記補助巻線
の両端に直列接続されて、この補助巻線の誘導起電力に
よって駆動される、抵抗とコンデンサからなる時定数回
路と、アノードとカソードが前記第１と第２の主スイッ
チングＦＥＴのゲート・ソース間にそれぞれ接続されて
第１または第２の主スイッチングＦＥＴをオフする、第
１と第２のシャントレギュレータから構成されることを
特徴とする。
続された第１と第２の主スイッチングＦＥＴと、前記第
１と第２の主スイッチングＦＥＴの接続点と前記直流電
源の中間電位との間に接続されたトランスの主巻線と、
主巻線と磁気的に結合された、負荷に電力を取り出すた
めのトランスの負荷巻線と、前記第１と第２の主スイッ
チングＦＥＴのゲート・ソース間に接続されて、この第
１または第２の主スイッチングＦＥＴから前記主巻線に
電流が流れた時に、主巻線による誘導起電力を第１また
は第２の主スイッチングＦＥＴに対し正帰還となるよう
に発生するトランスの二つの補助巻線と、前記補助巻線
の両端に直列接続されて、この補助巻線の誘導起電力に
よって駆動される、抵抗とコンデンサからなる時定数回
路と、アノードとカソードが前記第１と第２の主スイッ
チングＦＥＴのゲート・ソース間にそれぞれ接続されて
第１または第２の主スイッチングＦＥＴをオフする、第
１と第２のシャントレギュレータから構成されることを
特徴とする。
【０００７】
【実施例】以下、図に従って、本発明を詳細に説明す
る。
る。
【０００８】図１は、本発明のＤＣ−ＡＣコンバータの
実施例における具体的な回路構成を示す図である。ここ
で図４と同じ番号は同じ要素、手段を示す。回路１ａ、
１ｂは時定数回路、ＦＥＴ２ａ、２ｂは主スイッチング
素子である。コンデンサ３ａ、３ｂは直流電源から中点
の電位をつくり出す。トランスの主巻線４は交互にオ
ン、オフする主スイッチング素子によって、向きが変わ
る電流を流して、電力を２次側へ送る。主巻線４と磁気
的に結合された補助巻線５ａ、５ｂ、負荷巻線４０はそ
れぞれ従来の技術において説明したものと同様である。
シャントレギュレータ６ａ、６ｂはリファレンスの端子
に一定以上の電圧が加わるとカソード、アノード間が導
通する性質をもっている。抵抗７ａ、７ｂはＦＥＴ２
ａ、２ｂのゲート電流を制限するための抵抗である。ダ
イオード８ａ、８ｂはＦＥＴ２ａ、２ｂのゲート、ソー
ス間に逆バイアスがかかった時に電流を阻止するダイオ
ードである。抵抗９ａ、１０ａ、９ｂ、１０ｂは起動用
バイアス抵抗である。抵抗２０ａ、２０ｂは、ツェナダ
イオード２１ａ、２１ｂ、２２ａ、２２ｂに過電流が流
れないように制限する抵抗である。ツェナダイオード２
１ａ、２１ｂ、２２ａ、２２ｂは補助巻線５ａ、５ｂに
誘起された電圧を正負、両方向にクリップするツェナダ
イオードである。抵抗２３ａとコンデンサ２４ａおよび
２３ｂと２４ｂの対はそれぞれシャントレギュレータ６
ａ、６ｂがオンする時定数を決定する。ダイオード２５
ａ、２５ｂはシャントレギュレータ６ａ、６ｂのリファ
レンス端子に逆バイアスがかかった時に、シャントレギ
ュレータを保護するためのダイオードである。コンデン
サ３０ａ、３０ｂはＦＥＴのゲート、ソース間の容量、
ダイオード３１ａ、３１ｂはＦＥＴに構造的に付加され
ている、いわゆるボディダイオードである。
実施例における具体的な回路構成を示す図である。ここ
で図４と同じ番号は同じ要素、手段を示す。回路１ａ、
１ｂは時定数回路、ＦＥＴ２ａ、２ｂは主スイッチング
素子である。コンデンサ３ａ、３ｂは直流電源から中点
の電位をつくり出す。トランスの主巻線４は交互にオ
ン、オフする主スイッチング素子によって、向きが変わ
る電流を流して、電力を２次側へ送る。主巻線４と磁気
的に結合された補助巻線５ａ、５ｂ、負荷巻線４０はそ
れぞれ従来の技術において説明したものと同様である。
シャントレギュレータ６ａ、６ｂはリファレンスの端子
に一定以上の電圧が加わるとカソード、アノード間が導
通する性質をもっている。抵抗７ａ、７ｂはＦＥＴ２
ａ、２ｂのゲート電流を制限するための抵抗である。ダ
イオード８ａ、８ｂはＦＥＴ２ａ、２ｂのゲート、ソー
ス間に逆バイアスがかかった時に電流を阻止するダイオ
ードである。抵抗９ａ、１０ａ、９ｂ、１０ｂは起動用
バイアス抵抗である。抵抗２０ａ、２０ｂは、ツェナダ
イオード２１ａ、２１ｂ、２２ａ、２２ｂに過電流が流
れないように制限する抵抗である。ツェナダイオード２
１ａ、２１ｂ、２２ａ、２２ｂは補助巻線５ａ、５ｂに
誘起された電圧を正負、両方向にクリップするツェナダ
イオードである。抵抗２３ａとコンデンサ２４ａおよび
２３ｂと２４ｂの対はそれぞれシャントレギュレータ６
ａ、６ｂがオンする時定数を決定する。ダイオード２５
ａ、２５ｂはシャントレギュレータ６ａ、６ｂのリファ
レンス端子に逆バイアスがかかった時に、シャントレギ
ュレータを保護するためのダイオードである。コンデン
サ３０ａ、３０ｂはＦＥＴのゲート、ソース間の容量、
ダイオード３１ａ、３１ｂはＦＥＴに構造的に付加され
ている、いわゆるボディダイオードである。
【０００９】今、ＦＥＴ２ａがオンしていて、ＦＥＴ２
ｂがオフしているとすると、主巻線にはコイルの巻始め
（図１においてコイルに”・”がついている方）から巻
終わりへと電流が流れる。すると補助巻線５ａには巻始
めを正とする誘起電圧が発生し、この電圧が抵抗７ａ、
ダイオード８ａを介してＦＥＴ２ａのゲートに加えられ
る。これは正帰還であるので、ＦＥＴ２ａはオン状態を
保持し、いっぽうＦＥＴ２ｂはオフ状態を保持する。補
助巻線５ａから誘起された電圧はツェナダイオード２１
ａ、２２ａの両端にも加えられるので、抵抗２３ａとコ
ンデンサ２４ａとで決まる時定数でシャントレギュレー
タ６ａのリファレンス端子の電圧も上昇していく。一定
時間後、リファレンスの電圧がシャントレギュレータの
スレッショルドに達するとシャントレギュレータ６ａの
カソード、アノード間が導通し、ＦＥＴ２ａのゲート電
圧はオン電圧より低くなりオフ状態となる。すると主巻
線４に流れていた電流が流れなくなることで、主巻線４
の両端にかかる電圧が反転し、今度はＦＥＴ２ｂ側がオ
ンする。ここでＦＥＴ２ａがオフしてからＦＥＴ２ｂが
オンするまで、ある程度の時間を必要とするが、これは
抵抗７ｂとＦＥＴのゲート・ソース間容量３０ｂとで決
まる時定数によって確保される。したがってＦＥＴ２
ａ、２ｂが同時にオン状態になることで流れる貫通電流
は防がれ、安全なスイッチングが実現できる。ＦＥＴ２
ａがオフで、ＦＥＴ２ｂがオンの時も、上に述べたの同
様に動作する。結局、二つのスイッチング素子のオン時
間を決定するのは、シャントレギュレータ６ａ、６ｂで
あるが、このシャントレギュレータはバイポーラトラン
ジスタに比べて、特性のばらつきが非常に少なく、高精
度である。そのため二つのスイッチング素子のスイッチ
ング時間を等しくすることが可能になり、高効率化を図
ることができる。
ｂがオフしているとすると、主巻線にはコイルの巻始め
（図１においてコイルに”・”がついている方）から巻
終わりへと電流が流れる。すると補助巻線５ａには巻始
めを正とする誘起電圧が発生し、この電圧が抵抗７ａ、
ダイオード８ａを介してＦＥＴ２ａのゲートに加えられ
る。これは正帰還であるので、ＦＥＴ２ａはオン状態を
保持し、いっぽうＦＥＴ２ｂはオフ状態を保持する。補
助巻線５ａから誘起された電圧はツェナダイオード２１
ａ、２２ａの両端にも加えられるので、抵抗２３ａとコ
ンデンサ２４ａとで決まる時定数でシャントレギュレー
タ６ａのリファレンス端子の電圧も上昇していく。一定
時間後、リファレンスの電圧がシャントレギュレータの
スレッショルドに達するとシャントレギュレータ６ａの
カソード、アノード間が導通し、ＦＥＴ２ａのゲート電
圧はオン電圧より低くなりオフ状態となる。すると主巻
線４に流れていた電流が流れなくなることで、主巻線４
の両端にかかる電圧が反転し、今度はＦＥＴ２ｂ側がオ
ンする。ここでＦＥＴ２ａがオフしてからＦＥＴ２ｂが
オンするまで、ある程度の時間を必要とするが、これは
抵抗７ｂとＦＥＴのゲート・ソース間容量３０ｂとで決
まる時定数によって確保される。したがってＦＥＴ２
ａ、２ｂが同時にオン状態になることで流れる貫通電流
は防がれ、安全なスイッチングが実現できる。ＦＥＴ２
ａがオフで、ＦＥＴ２ｂがオンの時も、上に述べたの同
様に動作する。結局、二つのスイッチング素子のオン時
間を決定するのは、シャントレギュレータ６ａ、６ｂで
あるが、このシャントレギュレータはバイポーラトラン
ジスタに比べて、特性のばらつきが非常に少なく、高精
度である。そのため二つのスイッチング素子のスイッチ
ング時間を等しくすることが可能になり、高効率化を図
ることができる。
【００１０】図２は図１のコンバータの各部の波形を示
したものである。（ａ）はツェナダイオード２１ａのカ
ソードと２２ａのカソードとの間の電圧Ｖ1を示す。ツ
ェナ電圧Ｖzでクリップされるため、＋Ｖzと−Ｖzの二
つの状態をとる。（ｂ）はシャントレギュレータ６ａの
アノードからみたリファレンス端子の電位Ｖ2を示す。
シャントレギュレータのスレッショルドをＶth1、ダイ
オード２５ａの順方向電圧をＶth2とすれば、＋Ｖth1と
−Ｖth2の二つの状態をとる（例えば＋2.5Vと-0.6Vの状
態をとる）。（ｃ）はＦＥＴ２ａのゲート・ソース間の
電圧Ｖ3である。（ｄ）はシャントレギュレータ６ｂの
アノードからみたリファレンス端子の電圧Ｖ4を示す。
（ｅ）はＦＥＴ２ｂのゲート・ソース間の電圧Ｖ5であ
る。仮にＦＥＴ２ａがオンになった直後だとすると電圧
Ｖ1は＋Ｖzで一定で、Ｖ2は−Ｖth2から上昇していく。
Ｖ3の電圧は抵抗７ａとゲート・ソース間容量３０ａと
で決まるデッドタイムの後、ＦＥＴのオン電圧に達して
ＦＥＴ２ａがオンになる。Ｖ4の電圧はＶ2とは反対に、
シャントレギュレータ６ｂのリファレンス端子に逆バイ
アスが加わるため、＋Ｖth1から−Ｖth2へと下がってい
く。抵抗２３ａ、コンデンサ２４ａで決まる所定の時間
が過ぎると、シャントレギュレータ６ａのリファレンス
端子電圧Ｖ2は＋Ｖth1に達して、シャントレギュレータ
６ａが導通する。するとＦＥＴ２ａのゲート電圧Ｖ3は
Ｖth1まで下がり、ＦＥＴ２ａはオフになる。Ｖ1の電圧
は−Ｖzに反転し、シャントレギュレータ６ａのリファ
レンス端子電圧Ｖ2は−Ｖth2へと下がり始め、いっぽう
シャントレギュレータ６ｂのリファレンス端子電圧Ｖ4
は＋Ｖth1へと上昇を始める。このときＦＥＴ２ｂのゲ
ート電圧はＶ5の波形に示すように、抵抗７ｂとゲート
・ソース間容量３０ｂとで決まるデッドタイムの後、オ
ン電圧に達し、ＦＥＴ２ｂがオンになる。
したものである。（ａ）はツェナダイオード２１ａのカ
ソードと２２ａのカソードとの間の電圧Ｖ1を示す。ツ
ェナ電圧Ｖzでクリップされるため、＋Ｖzと−Ｖzの二
つの状態をとる。（ｂ）はシャントレギュレータ６ａの
アノードからみたリファレンス端子の電位Ｖ2を示す。
シャントレギュレータのスレッショルドをＶth1、ダイ
オード２５ａの順方向電圧をＶth2とすれば、＋Ｖth1と
−Ｖth2の二つの状態をとる（例えば＋2.5Vと-0.6Vの状
態をとる）。（ｃ）はＦＥＴ２ａのゲート・ソース間の
電圧Ｖ3である。（ｄ）はシャントレギュレータ６ｂの
アノードからみたリファレンス端子の電圧Ｖ4を示す。
（ｅ）はＦＥＴ２ｂのゲート・ソース間の電圧Ｖ5であ
る。仮にＦＥＴ２ａがオンになった直後だとすると電圧
Ｖ1は＋Ｖzで一定で、Ｖ2は−Ｖth2から上昇していく。
Ｖ3の電圧は抵抗７ａとゲート・ソース間容量３０ａと
で決まるデッドタイムの後、ＦＥＴのオン電圧に達して
ＦＥＴ２ａがオンになる。Ｖ4の電圧はＶ2とは反対に、
シャントレギュレータ６ｂのリファレンス端子に逆バイ
アスが加わるため、＋Ｖth1から−Ｖth2へと下がってい
く。抵抗２３ａ、コンデンサ２４ａで決まる所定の時間
が過ぎると、シャントレギュレータ６ａのリファレンス
端子電圧Ｖ2は＋Ｖth1に達して、シャントレギュレータ
６ａが導通する。するとＦＥＴ２ａのゲート電圧Ｖ3は
Ｖth1まで下がり、ＦＥＴ２ａはオフになる。Ｖ1の電圧
は−Ｖzに反転し、シャントレギュレータ６ａのリファ
レンス端子電圧Ｖ2は−Ｖth2へと下がり始め、いっぽう
シャントレギュレータ６ｂのリファレンス端子電圧Ｖ4
は＋Ｖth1へと上昇を始める。このときＦＥＴ２ｂのゲ
ート電圧はＶ5の波形に示すように、抵抗７ｂとゲート
・ソース間容量３０ｂとで決まるデッドタイムの後、オ
ン電圧に達し、ＦＥＴ２ｂがオンになる。
【００１１】図３はこの発明のＤＣ−ＡＣコンバータの
他の実施例における、具体的な回路を示すものである。
図１と同じ番号は同じ要素、手段を示す。１は時定数回
路、ＦＥＴ２ａ、２ｂは主スイッチング素子である。３
ａ、３ｂはコンデンサ、４はトランスの主巻線である。
５ａ、５ｂはトランスの補助巻線、４０はトランスの負
荷巻線、６ａ、６ｂはシャントレギュレータである。抵
抗７ａ、７ｂはＦＥＴ２ａ、２ｂのゲート電流を制限す
るためのものである。ダイオード８ａ、８ｂはＦＥＴ２
ａ、２ｂのゲート、ソース間に逆バイアスがかかった時
に電流を阻止する。抵抗２０は、ツェナダイオード２
１、２２に過電流が流れないように制限する。抵抗２３
ａとコンデンサ２４ａ、および抵抗２３ｂとコンデンサ
２４ｂの対はそれぞれシャントレギュレータ６ａ、６ｂ
がオンする時定数を決定する。ダイオード２５ａ、２５
ｂはシャントレギュレータを保護する。コンデンサ３０
ａ、３０ｂはそれぞれＦＥＴ２ａ、２ｂのゲート・ソー
ス間の容量である。ダイオード３１ａ、３１ｂはＦＥＴ
に構造的に付加されている、いわゆるボディダイオード
である。
他の実施例における、具体的な回路を示すものである。
図１と同じ番号は同じ要素、手段を示す。１は時定数回
路、ＦＥＴ２ａ、２ｂは主スイッチング素子である。３
ａ、３ｂはコンデンサ、４はトランスの主巻線である。
５ａ、５ｂはトランスの補助巻線、４０はトランスの負
荷巻線、６ａ、６ｂはシャントレギュレータである。抵
抗７ａ、７ｂはＦＥＴ２ａ、２ｂのゲート電流を制限す
るためのものである。ダイオード８ａ、８ｂはＦＥＴ２
ａ、２ｂのゲート、ソース間に逆バイアスがかかった時
に電流を阻止する。抵抗２０は、ツェナダイオード２
１、２２に過電流が流れないように制限する。抵抗２３
ａとコンデンサ２４ａ、および抵抗２３ｂとコンデンサ
２４ｂの対はそれぞれシャントレギュレータ６ａ、６ｂ
がオンする時定数を決定する。ダイオード２５ａ、２５
ｂはシャントレギュレータを保護する。コンデンサ３０
ａ、３０ｂはそれぞれＦＥＴ２ａ、２ｂのゲート・ソー
ス間の容量である。ダイオード３１ａ、３１ｂはＦＥＴ
に構造的に付加されている、いわゆるボディダイオード
である。
【００１２】図１で説明したのと同じように、シャント
レギュレータ６ａ、６ｂが交互にＦＥＴ２ａ、２ｂのゲ
ート電圧をスレッショルド以下にすることで、オンから
オフに切り換えて、スイッチングが交互に持続する。こ
のときの各部の波形は図２に示したものと同様になる。
ツェナダイオード２１のカソードと２２のカソードとの
電圧は図２の（ａ）Ｖ1と同様である。シャントレギュ
レータ６ａのアノードからみたリファレンスの電圧は図
２（ｂ）Ｖ2である。ＦＥＴ２ａのソースからみたゲー
ト電圧は図２（ｃ）Ｖ3である。いっぽうシャントレギ
ュレータ６ｂのアノードからみたリファレンスの電圧は
図２（ｄ）Ｖ4である。ＦＥＴ２ｂのソースからみたゲ
ート電圧は図２（ｅ）Ｖ5である。Ｖ3、Ｖ5の波形の通
り、二つのＦＥＴのオン時間は等しい。またオンすると
きにはデッドタイムが確保され、オフするときにはシャ
ントレギュレータによって、急速にゲート電圧が立ち下
がりオンからオフへと状態が変わる。さらにシャントレ
ギュレータを使うことで、二つのスイッチング素子のオ
ン時間を高精度に決めることができる。したがってオン
時間を等しくすることで高効率なＤＣ−ＡＣ変換を可能
にする。
レギュレータ６ａ、６ｂが交互にＦＥＴ２ａ、２ｂのゲ
ート電圧をスレッショルド以下にすることで、オンから
オフに切り換えて、スイッチングが交互に持続する。こ
のときの各部の波形は図２に示したものと同様になる。
ツェナダイオード２１のカソードと２２のカソードとの
電圧は図２の（ａ）Ｖ1と同様である。シャントレギュ
レータ６ａのアノードからみたリファレンスの電圧は図
２（ｂ）Ｖ2である。ＦＥＴ２ａのソースからみたゲー
ト電圧は図２（ｃ）Ｖ3である。いっぽうシャントレギ
ュレータ６ｂのアノードからみたリファレンスの電圧は
図２（ｄ）Ｖ4である。ＦＥＴ２ｂのソースからみたゲ
ート電圧は図２（ｅ）Ｖ5である。Ｖ3、Ｖ5の波形の通
り、二つのＦＥＴのオン時間は等しい。またオンすると
きにはデッドタイムが確保され、オフするときにはシャ
ントレギュレータによって、急速にゲート電圧が立ち下
がりオンからオフへと状態が変わる。さらにシャントレ
ギュレータを使うことで、二つのスイッチング素子のオ
ン時間を高精度に決めることができる。したがってオン
時間を等しくすることで高効率なＤＣ−ＡＣ変換を可能
にする。
【００１３】
【発明の効果】以上述べたように本発明のＤＣ−ＡＣコ
ンバータは、主スイッチング素子をオフにするために、
特性のばらつきが少ないシャントレギュレータを用いる
ため、二つのスイッチング素子のオン時間を等しくで
き、高効率なDC-DCコンバータを実現できる効果を有す
る。
ンバータは、主スイッチング素子をオフにするために、
特性のばらつきが少ないシャントレギュレータを用いる
ため、二つのスイッチング素子のオン時間を等しくで
き、高効率なDC-DCコンバータを実現できる効果を有す
る。
【図１】本発明のＤＣ−ＡＣコンバータの実施例におけ
る具体的な回路構成を示す図。
る具体的な回路構成を示す図。
【図２】本発明のＤＣ−ＡＣコンバータの各部の波形を
示す図。
示す図。
【図３】本発明のＤＣ−ＡＣコンバータの他の実施例に
おける具体的な回路構成を示す図。
おける具体的な回路構成を示す図。
【図４】従来技術によるＤＣ−ＡＣコンバータの実施例
を示す図。
を示す図。
１、１ａ、１ｂ…時定数回路 ２ａ、２ｂ…主スイッチング素子（ＦＥＴ） ３ａ、３ｂ…コンデンサ ４…トランス主巻線 ５ａ、５ｂ…トランス補助巻線 ６ａ、６ｂ…シャントレギュレータ ２１ａ、２１ｂ、２２ａ、２２ｂ…ツェナダイオード ２３ａ、２３ｂ…抵抗 ２４ａ、２４ｂ…コンデンサ ３０ａ、３０ｂ…ＦＥＴのゲート・ソース間容量 ３１ａ、３１ｂ…ＦＥＴのボディダイオード ４０…トランス負荷巻線 ＋Ｖ、−Ｖ…直流電源の正負端子
Claims (1)
- 【請求項１】 直流電源に対して直列接続された第１と
第２の主スイッチングＦＥＴと、 前記第１と第２の主スイッチングＦＥＴの接続点と前記
直流電源の中間電位との間に接続されたトランスの主巻
線と、 主巻線と磁気的に結合された、負荷に電力を取り出すた
めのトランスの負荷巻線と、 前記第１と第２の主スイッチングＦＥＴのゲート・ソー
ス間に接続されて、この第１または第２の主スイッチン
グＦＥＴから前記主巻線に電流が流れた時に、主巻線に
よる誘導起電力を第１または第２の主スイッチングＦＥ
Ｔに対し正帰還となるように発生するトランスの二つの
補助巻線と、 前記補助巻線の両端に直列接続されて、この補助巻線の
誘導起電力によって駆動される、抵抗とコンデンサから
なる時定数回路と、 アノードとカソードが前記第１と第２の主スイッチング
ＦＥＴのゲート・ソース間にそれぞれ接続されて第１ま
たは第２の主スイッチング素子をオフする、第１と第２
のシャントレギュレータとから構成されることを特徴と
するＤＣ−ＡＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4197028A JPH0646575A (ja) | 1992-07-23 | 1992-07-23 | Ｄｃ−ａｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4197028A JPH0646575A (ja) | 1992-07-23 | 1992-07-23 | Ｄｃ−ａｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0646575A true JPH0646575A (ja) | 1994-02-18 |
Family
ID=16367549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4197028A Pending JPH0646575A (ja) | 1992-07-23 | 1992-07-23 | Ｄｃ−ａｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646575A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4860048A (en) * | 1987-05-28 | 1989-08-22 | Canon Kabushiki Kaisha | Image forming apparatus |
-
1992
- 1992-07-23 JP JP4197028A patent/JPH0646575A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4860048A (en) * | 1987-05-28 | 1989-08-22 | Canon Kabushiki Kaisha | Image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4763235A (en) | DC-DC converter | |
| JP2888729B2 (ja) | 出力短絡保護回路 | |
| EP0102689A2 (en) | Constant volt-second regulator apparatus | |
| US6016259A (en) | Power supply circuit | |
| JPH08289538A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH11332226A (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JPH0332299B2 (ja) | ||
| JPH0646575A (ja) | Ｄｃ−ａｃコンバータ | |
| JPH11187653A (ja) | 同期整流回路およびこの同期整流回路を用いたｄｃ−ｄｃコンバータ | |
| JP2002374672A (ja) | スイッチング電源装置 | |
| JP2002111463A (ja) | Ｆｅｔの駆動回路およびスイッチング装置 | |
| JPH05219738A (ja) | 多重出力スイッチングレギュレータ | |
| JPH10146054A (ja) | 直流コンバータ装置 | |
| JPH07135769A (ja) | 直列共振コンバータ | |
| JP3262112B2 (ja) | 同期整流回路及び電源装置 | |
| JPH0522988Y2 (ja) | ||
| JP3623765B2 (ja) | スイッチングコンバータ | |
| JP2922932B2 (ja) | 自励インバータ | |
| JP2004519190A (ja) | スイッチング電源 | |
| JPH08331843A (ja) | スイッチング電源装置の出力電圧検出回路 | |
| US4602323A (en) | Single-ended transformer drive circuit | |
| US6366478B1 (en) | Circuit and method for automatic rectification in converters | |
| JP2938241B2 (ja) | 高圧電源回路 | |
| JPH07308062A (ja) | 一石フォワードコンバータ | |
| JPH099615A (ja) | スイッチング電源装置 |