JPH11187653A - 同期整流回路およびこの同期整流回路を用いたｄｃ−ｄｃコンバータ - Google Patents
同期整流回路およびこの同期整流回路を用いたｄｃ−ｄｃコンバータInfo
- Publication number
- JPH11187653A JPH11187653A JP36551697A JP36551697A JPH11187653A JP H11187653 A JPH11187653 A JP H11187653A JP 36551697 A JP36551697 A JP 36551697A JP 36551697 A JP36551697 A JP 36551697A JP H11187653 A JPH11187653 A JP H11187653A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- voltage
- converter
- gate
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 24
- 238000004804 winding Methods 0.000 claims abstract description 17
- 238000010992 reflux Methods 0.000 claims abstract description 7
- 238000009499 grossing Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 4
- 230000003134 recirculating effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 簡易な回路構成によって整流用のＦＥＴおよ
び環流用のＦＥＴのゲート駆動損失を低減できる同期整
流回路を得ること。 【解決手段】 ＦＥＴ２がオンしたときには、トランス
５の一次側に直流電圧源１の電圧Ｖinが印加される。そ
して、一次側の印加電圧に応じた電圧が二次側（正極
側）に誘導される。トランス５の二次巻線正極側の電圧
ＶS+がＦＥＴ８を介して整流用のＦＥＴ６のゲートを駆
動する。ＶS+＞Ｖo の場合には、ＦＥＴ８のソース電圧
すなわち整流用のＦＥＴ６のゲート電圧はＶo にクラン
プされる。ＦＥＴ２がオフしたときには、共振波形の電
圧ＶS-が二次側（負極側）に誘導される。環流用のＦＥ
Ｔ７のゲートは、トランス５の二次巻線負極側の電圧Ｖ
S-によって駆動されている。ＶS-＞Ｖo の場合には、Ｆ
ＥＴ９のソース電圧すなわち環流用のＦＥＴ７のゲート
電圧はＶo にクランプされる。
び環流用のＦＥＴのゲート駆動損失を低減できる同期整
流回路を得ること。 【解決手段】 ＦＥＴ２がオンしたときには、トランス
５の一次側に直流電圧源１の電圧Ｖinが印加される。そ
して、一次側の印加電圧に応じた電圧が二次側（正極
側）に誘導される。トランス５の二次巻線正極側の電圧
ＶS+がＦＥＴ８を介して整流用のＦＥＴ６のゲートを駆
動する。ＶS+＞Ｖo の場合には、ＦＥＴ８のソース電圧
すなわち整流用のＦＥＴ６のゲート電圧はＶo にクラン
プされる。ＦＥＴ２がオフしたときには、共振波形の電
圧ＶS-が二次側（負極側）に誘導される。環流用のＦＥ
Ｔ７のゲートは、トランス５の二次巻線負極側の電圧Ｖ
S-によって駆動されている。ＶS-＞Ｖo の場合には、Ｆ
ＥＴ９のソース電圧すなわち環流用のＦＥＴ７のゲート
電圧はＶo にクランプされる。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
などの電源装置において使用され、整流素子としてＦＥ
Ｔを用いる同期整流回路、およびこの同期整流回路を用
いたＤＣ−ＤＣコンバータに関する。
などの電源装置において使用され、整流素子としてＦＥ
Ｔを用いる同期整流回路、およびこの同期整流回路を用
いたＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】ＤＣ−ＤＣコンバータ等の電源装置にお
いて、整流素子としてＭＯＳＦＥＴを用いた同期整流回
路は、整流ダイオードを用いた場合に比べて導通状態の
電圧降下が低減できるので、回路効率を向上させること
ができる。ＬＳＩ電圧の低電圧化にともなってＤＣ−Ｄ
Ｃコンバータ等の電源装置の高効率化が強く望まれてい
るので、同期整流回路を用いたスイッチング電源は注目
を集めている。しかし、同期整流回路において用いられ
るＭＯＳＦＥＴはゲート駆動損失が大きく、その低減が
課題となっている。
いて、整流素子としてＭＯＳＦＥＴを用いた同期整流回
路は、整流ダイオードを用いた場合に比べて導通状態の
電圧降下が低減できるので、回路効率を向上させること
ができる。ＬＳＩ電圧の低電圧化にともなってＤＣ−Ｄ
Ｃコンバータ等の電源装置の高効率化が強く望まれてい
るので、同期整流回路を用いたスイッチング電源は注目
を集めている。しかし、同期整流回路において用いられ
るＭＯＳＦＥＴはゲート駆動損失が大きく、その低減が
課題となっている。
【０００３】ＭＯＳＦＥＴはゲート駆動損失は、 Ｐ＝ＣG ・Ｖ2 ・ｆ ・・・（１） で表される。ここで、ＣG はゲート容量、Ｖはゲート電
圧、ｆはスイッチング周波数である。すなわち、ゲート
駆動損失は駆動電圧の２乗に比例して大きくなる。一般
に、コンバータの入力電圧が高くなると、コンバータに
おけるトランスの二次側巻線電圧ＶS+，ＶS-も高くな
る。例えば、２０Ｖを越える。ゲート駆動電圧は一般に
二次側巻線電圧からとられているので、コンバータの入
力電圧が高くなるとゲート駆動電圧も高くなる。その結
果、ゲート駆動損失は大きくなる。
圧、ｆはスイッチング周波数である。すなわち、ゲート
駆動損失は駆動電圧の２乗に比例して大きくなる。一般
に、コンバータの入力電圧が高くなると、コンバータに
おけるトランスの二次側巻線電圧ＶS+，ＶS-も高くな
る。例えば、２０Ｖを越える。ゲート駆動電圧は一般に
二次側巻線電圧からとられているので、コンバータの入
力電圧が高くなるとゲート駆動電圧も高くなる。その結
果、ゲート駆動損失は大きくなる。
【０００４】同期整流回路におけるＭＯＳＦＥＴのゲー
ト駆動損失を低減させる技術として、例えば、特開平６
−９８５４０号公報や米国特許５，５９０，０３２号に
記載されたものがある。米国特許５，５９０，０３２号
に記載されたものは、整流用のＦＥＴおよび環流用のＦ
ＥＴのそれぞれのゲートに制御用のＦＥＴを接続し、制
御用のＦＥＴをトランスの補助巻線の電圧とバイアス直
流電圧とで駆動する方式を用いている。そのような方式
によって、整流用のＦＥＴおよび環流用のＦＥＴのそれ
ぞれのゲート電圧をクランプしている。
ト駆動損失を低減させる技術として、例えば、特開平６
−９８５４０号公報や米国特許５，５９０，０３２号に
記載されたものがある。米国特許５，５９０，０３２号
に記載されたものは、整流用のＦＥＴおよび環流用のＦ
ＥＴのそれぞれのゲートに制御用のＦＥＴを接続し、制
御用のＦＥＴをトランスの補助巻線の電圧とバイアス直
流電圧とで駆動する方式を用いている。そのような方式
によって、整流用のＦＥＴおよび環流用のＦＥＴのそれ
ぞれのゲート電圧をクランプしている。
【０００５】
【発明が解決しようとする課題】しかし、制御用の各Ｆ
ＥＴのゲートをトランスの補助巻線の電圧およびバイア
ス直流電圧による別電源で駆動すると、整流用のＦＥＴ
および環流用のＦＥＴを駆動するための回路構成が複雑
化してしまう。
ＥＴのゲートをトランスの補助巻線の電圧およびバイア
ス直流電圧による別電源で駆動すると、整流用のＦＥＴ
および環流用のＦＥＴを駆動するための回路構成が複雑
化してしまう。
【０００６】そこで、本発明は、簡易な回路構成によっ
て整流用のＦＥＴおよび環流用のＦＥＴのゲート駆動損
失を低減できる同期整流回路および同期整流回路を用い
たＤＣ−ＤＣコンバータを提供することを目的とする。
て整流用のＦＥＴおよび環流用のＦＥＴのゲート駆動損
失を低減できる同期整流回路および同期整流回路を用い
たＤＣ−ＤＣコンバータを提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明による同期整流回
路は、電源装置に使用され、トランスの二次側に接続さ
れた自己巻線駆動形の整流用のＦＥＴと環流用のＦＥＴ
とを有するものであって、整流用のＦＥＴおよび環流用
のＦＥＴのそれぞれのゲート端子にクランプ用のＦＥＴ
が接続され、各クランプ用のＦＥＴのゲート端子は電源
装置の出力電圧を導入する構成になっているものであ
る。また、本発明によるＤＣ−ＤＣコンバータは、トラ
ンスの二次側に接続された自己巻線駆動形の整流用のＦ
ＥＴと環流用のＦＥＴとを有する同期整流回路を備えた
ものであって、整流用のＦＥＴおよび環流用のＦＥＴの
それぞれのゲート端子にクランプ用のＦＥＴが接続さ
れ、各クランプ用のＦＥＴのゲート端子はＤＣ−ＤＣコ
ンバータの出力電圧を導入する構成になっているもので
ある。ことを特徴とするＤＣ−ＤＣコンバータ。ＤＣ−
ＤＣコンバータは、フォーワードコンバータであっても
よいし、アクティブクランプ回路を含むアクティブクラ
ンプ形フォーワードコンバータであってもよい。
路は、電源装置に使用され、トランスの二次側に接続さ
れた自己巻線駆動形の整流用のＦＥＴと環流用のＦＥＴ
とを有するものであって、整流用のＦＥＴおよび環流用
のＦＥＴのそれぞれのゲート端子にクランプ用のＦＥＴ
が接続され、各クランプ用のＦＥＴのゲート端子は電源
装置の出力電圧を導入する構成になっているものであ
る。また、本発明によるＤＣ−ＤＣコンバータは、トラ
ンスの二次側に接続された自己巻線駆動形の整流用のＦ
ＥＴと環流用のＦＥＴとを有する同期整流回路を備えた
ものであって、整流用のＦＥＴおよび環流用のＦＥＴの
それぞれのゲート端子にクランプ用のＦＥＴが接続さ
れ、各クランプ用のＦＥＴのゲート端子はＤＣ−ＤＣコ
ンバータの出力電圧を導入する構成になっているもので
ある。ことを特徴とするＤＣ−ＤＣコンバータ。ＤＣ−
ＤＣコンバータは、フォーワードコンバータであっても
よいし、アクティブクランプ回路を含むアクティブクラ
ンプ形フォーワードコンバータであってもよい。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明による同期整流回
路が適用されたＤＣ−ＤＣコンバータの一例を示す回路
図である。ここでは、自己巻線駆動形同期整流方式によ
るフォワードコンバータを示す。図において、ＦＥＴ２
は、直流電圧源１の電圧Ｖinをスイッチングしてトラン
ス５に印加するものである。トランス５の二次側には、
トランス５の二次巻線と直列に整流用のＦＥＴ６が接続
され、並列に環流用のＦＥＴ７が接続されている。ＦＥ
Ｔ６のゲート端子には、クランプ用のＦＥＴ８のソース
端子が接続されている。ＦＥＴ８のドレイン端子はトラ
ンス５の二次側の黒点が付された側（正極側とする）に
接続されている。また、ＦＥＴ７のゲート端子には、ク
ランプ用のＦＥＴ９のソース端子が接続されている。Ｆ
ＥＴ９のドレイン端子はトランス５の二次側の負極側に
接続されている。なお、図１では、ＦＥＴ２，６，７の
寄生ダイオードも明示されている。
を参照して説明する。図１は、本発明による同期整流回
路が適用されたＤＣ−ＤＣコンバータの一例を示す回路
図である。ここでは、自己巻線駆動形同期整流方式によ
るフォワードコンバータを示す。図において、ＦＥＴ２
は、直流電圧源１の電圧Ｖinをスイッチングしてトラン
ス５に印加するものである。トランス５の二次側には、
トランス５の二次巻線と直列に整流用のＦＥＴ６が接続
され、並列に環流用のＦＥＴ７が接続されている。ＦＥ
Ｔ６のゲート端子には、クランプ用のＦＥＴ８のソース
端子が接続されている。ＦＥＴ８のドレイン端子はトラ
ンス５の二次側の黒点が付された側（正極側とする）に
接続されている。また、ＦＥＴ７のゲート端子には、ク
ランプ用のＦＥＴ９のソース端子が接続されている。Ｆ
ＥＴ９のドレイン端子はトランス５の二次側の負極側に
接続されている。なお、図１では、ＦＥＴ２，６，７の
寄生ダイオードも明示されている。
【０００９】整流回路の出力は、インダクタ１０とキャ
パシタ１１によるフィルタを介して負荷抵抗１２に供給
される。そして、クランプ用のＦＥＴ８，９のゲート端
子はコンバータの出力端子に接続され、ＦＥＴ８，９の
ゲート端子にはコンバータの出力電圧Ｖo が印加され
る。
パシタ１１によるフィルタを介して負荷抵抗１２に供給
される。そして、クランプ用のＦＥＴ８，９のゲート端
子はコンバータの出力端子に接続され、ＦＥＴ８，９の
ゲート端子にはコンバータの出力電圧Ｖo が印加され
る。
【００１０】次に、図２の波形図を参照して動作につい
て説明する。スイッチング回路（図示せず）からのパル
ス信号によってＦＥＴ２がオンしたときには（Ｔ０また
はＴ２のタイミング）、トランス５の一次側に直流電圧
源１の電圧Ｖinが印加される。そして、図２に示すよう
に、一次側の印加電圧に応じた電圧が二次側（正極側）
に誘導される。トランス５の巻数比をＮ：１とすると、
ＶS+＝Ｖin／Ｎである。
て説明する。スイッチング回路（図示せず）からのパル
ス信号によってＦＥＴ２がオンしたときには（Ｔ０また
はＴ２のタイミング）、トランス５の一次側に直流電圧
源１の電圧Ｖinが印加される。そして、図２に示すよう
に、一次側の印加電圧に応じた電圧が二次側（正極側）
に誘導される。トランス５の巻数比をＮ：１とすると、
ＶS+＝Ｖin／Ｎである。
【００１１】自己巻線駆動形同期整流方式では、図１に
示すように、トランス５の二次巻線正極側の電圧ＶS+が
ＦＥＴ８を介して整流用のＦＥＴ６のゲートを駆動す
る。従って、二次巻線正極側の電圧ＶS+が正のときには
ＦＥＴ６がオンして、ＦＥＴ６を通して負荷抵抗１２に
電流が流れる。ここで、ＶS+＞Ｖo （コンバータの出力
電圧）の場合には、ＦＥＴ８のソース電圧すなわち整流
用のＦＥＴ６のゲート電圧はＶo にクランプされる。
示すように、トランス５の二次巻線正極側の電圧ＶS+が
ＦＥＴ８を介して整流用のＦＥＴ６のゲートを駆動す
る。従って、二次巻線正極側の電圧ＶS+が正のときには
ＦＥＴ６がオンして、ＦＥＴ６を通して負荷抵抗１２に
電流が流れる。ここで、ＶS+＞Ｖo （コンバータの出力
電圧）の場合には、ＦＥＴ８のソース電圧すなわち整流
用のＦＥＴ６のゲート電圧はＶo にクランプされる。
【００１２】ＦＥＴ２がオフしたときには（Ｔ１または
Ｔ３のタイミング）、図２に示すように、共振波形の電
圧ＶS-が二次側（負極側）に誘導される。環流用のＦＥ
Ｔ７のゲートは、図１に示すように、トランス５の二次
巻線負極側の電圧ＶS-によって駆動されている。従っ
て、二次巻線負極側の電圧ＶS-が正のときにはＦＥＴ７
がオンして、環流用のＦＥＴ７を通して負荷抵抗１２に
電流が流れる。ここで、ＶS-＞Ｖo の場合には、ＦＥＴ
９のソース電圧すなわち環流用のＦＥＴ７のゲート電圧
はＶo にクランプされる。
Ｔ３のタイミング）、図２に示すように、共振波形の電
圧ＶS-が二次側（負極側）に誘導される。環流用のＦＥ
Ｔ７のゲートは、図１に示すように、トランス５の二次
巻線負極側の電圧ＶS-によって駆動されている。従っ
て、二次巻線負極側の電圧ＶS-が正のときにはＦＥＴ７
がオンして、環流用のＦＥＴ７を通して負荷抵抗１２に
電流が流れる。ここで、ＶS-＞Ｖo の場合には、ＦＥＴ
９のソース電圧すなわち環流用のＦＥＴ７のゲート電圧
はＶo にクランプされる。
【００１３】以上のように、この実施の形態では、整流
用のＦＥＴ６および環流用のＦＥＴ７のそれぞれのゲー
ト端子にクランプ用のＦＥＴ８，９を接続し、ＦＥＴ
８，９のゲート端子をコンバータの出力電圧Ｖo に接続
したので、整流用のＦＥＴ６および環流用のＦＥＴ７の
ゲート電圧はＶo にクランプされる。情報機器や通信機
器などの電子機器において用いられるコンバータの出力
電圧は一般に５Ｖ以下であるから、ＦＥＴ６，７のゲー
ト電圧は５Ｖ以下にクランプされる。従って、上記の
（１）式から明らかなように、ゲート電圧の電位が低く
抑えられる結果、ＦＥＴ６，７のゲート駆動損失が低減
する。さらに、一般に、ＦＥＴのゲート破壊電圧は２０
Ｖ程度であるから、高入力電圧時のゲート破壊の可能性
も低減される。
用のＦＥＴ６および環流用のＦＥＴ７のそれぞれのゲー
ト端子にクランプ用のＦＥＴ８，９を接続し、ＦＥＴ
８，９のゲート端子をコンバータの出力電圧Ｖo に接続
したので、整流用のＦＥＴ６および環流用のＦＥＴ７の
ゲート電圧はＶo にクランプされる。情報機器や通信機
器などの電子機器において用いられるコンバータの出力
電圧は一般に５Ｖ以下であるから、ＦＥＴ６，７のゲー
ト電圧は５Ｖ以下にクランプされる。従って、上記の
（１）式から明らかなように、ゲート電圧の電位が低く
抑えられる結果、ＦＥＴ６，７のゲート駆動損失が低減
する。さらに、一般に、ＦＥＴのゲート破壊電圧は２０
Ｖ程度であるから、高入力電圧時のゲート破壊の可能性
も低減される。
【００１４】この実施の形態ではコンバータとしてフォ
ーワードコンバータを例示したが、図３に示すような、
アクティブクランプ形のフォーワードコンバータであっ
ても本発明による同期整流回路を適用できる。図３に示
されたコンバータは、主スイッチング素子であるＦＥＴ
２にキャパシタ３と補助スイッチング用のＦＥＴ４とで
構成されるクランプ回路を接続し、キャパシタ３、ＦＥ
Ｔ２，４およびトランス５でアクティブクランプ回路が
形成されているものであるが、図１に示されたものと同
様の同期整流回路を含むものとすることができる。この
ような形態でも、ゲート電圧がＶo に抑えられる結果、
ＦＥＴ６，７のゲート駆動損失が低減する。
ーワードコンバータを例示したが、図３に示すような、
アクティブクランプ形のフォーワードコンバータであっ
ても本発明による同期整流回路を適用できる。図３に示
されたコンバータは、主スイッチング素子であるＦＥＴ
２にキャパシタ３と補助スイッチング用のＦＥＴ４とで
構成されるクランプ回路を接続し、キャパシタ３、ＦＥ
Ｔ２，４およびトランス５でアクティブクランプ回路が
形成されているものであるが、図１に示されたものと同
様の同期整流回路を含むものとすることができる。この
ような形態でも、ゲート電圧がＶo に抑えられる結果、
ＦＥＴ６，７のゲート駆動損失が低減する。
【００１５】
【発明の効果】以上のように、本発明によれば、同期整
流回路およびそれを用いたＤＣ−ＤＣコンバータを、整
流用のＦＥＴおよび環流用のＦＥＴのそれぞれのゲート
端子にクランプ用のＦＥＴが接続され、各クランプ用の
ＦＥＴのゲート端子には出力電圧が導入される構成とし
たので、簡易な回路構成によって整流用のＦＥＴおよび
環流用のＦＥＴのゲート駆動損失を低減できる効果があ
る。また、高入力電圧時のゲート破壊も避けることがで
きる効果がある。
流回路およびそれを用いたＤＣ−ＤＣコンバータを、整
流用のＦＥＴおよび環流用のＦＥＴのそれぞれのゲート
端子にクランプ用のＦＥＴが接続され、各クランプ用の
ＦＥＴのゲート端子には出力電圧が導入される構成とし
たので、簡易な回路構成によって整流用のＦＥＴおよび
環流用のＦＥＴのゲート駆動損失を低減できる効果があ
る。また、高入力電圧時のゲート破壊も避けることがで
きる効果がある。
【図１】 本発明による同期整流回路が適用されたＤＣ
−ＤＣコンバータの一例を示す回路図である。
−ＤＣコンバータの一例を示す回路図である。
【図２】 本発明による同期整流回路の動作を説明する
ための波形図である。
ための波形図である。
【図３】 本発明による同期整流回路が適用された他の
ＤＣ−ＤＣコンバータの一例を示す回路図である。
ＤＣ−ＤＣコンバータの一例を示す回路図である。
１ 直流電圧源 ２ ＦＥＴ ５ トランス ６ 整流用のＦＥＴ ７ 環流用のＦＥＴ ８，９ ＦＥＴ １０ インダクタ １１ キャパシタ １２ 負荷抵抗
Claims (4)
- 【請求項１】 電源装置に使用され、トランスの二次側
に接続された自己巻線駆動形の整流用のＦＥＴと環流用
のＦＥＴとを有する同期整流回路において、 前記整流用のＦＥＴおよび環流用のＦＥＴのそれぞれの
ゲート端子にクランプ用のＦＥＴが接続され、 前記各クランプ用のＦＥＴのゲート端子は、電源装置の
出力電圧を導入することを特徴とする同期整流回路。 - 【請求項２】 トランスと、直流電圧源からの直流電圧
をスイッチングして前記トランスの一次側に供給する主
スイッチ素子と、前記トランスの二次側に接続された自
己巻線駆動形の整流用のＦＥＴと環流用のＦＥＴとを有
する同期整流回路と、前記同期整流回路の出力を平滑す
る平滑回路とを備えたＤＣ−ＤＣコンバータにおいて、 前記整流用のＦＥＴおよび環流用のＦＥＴのそれぞれの
ゲート端子にクランプ用のＦＥＴが接続され、 前記各クランプ用のＦＥＴのゲート端子は、ＤＣ−ＤＣ
コンバータの出力電圧を導入することを特徴とするＤＣ
−ＤＣコンバータ。 - 【請求項３】 ＤＣ−ＤＣコンバータはフォーワードコ
ンバータである請求項２記載のＤＣ−ＤＣコンバータ。 - 【請求項４】 ＤＣ−ＤＣコンバータは、アクティブク
ランプ回路を含むアクティブクランプ形フォーワードコ
ンバータである請求項３記載のＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36551697A JPH11187653A (ja) | 1997-12-22 | 1997-12-22 | 同期整流回路およびこの同期整流回路を用いたｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36551697A JPH11187653A (ja) | 1997-12-22 | 1997-12-22 | 同期整流回路およびこの同期整流回路を用いたｄｃ−ｄｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11187653A true JPH11187653A (ja) | 1999-07-09 |
Family
ID=18484458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36551697A Pending JPH11187653A (ja) | 1997-12-22 | 1997-12-22 | 同期整流回路およびこの同期整流回路を用いたｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11187653A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072241A (en) * | 1997-09-09 | 2000-06-06 | Fujitsu Limited | Semiconductor device with self-aligned contact and its manufacture |
| JP2002199733A (ja) * | 2000-12-27 | 2002-07-12 | Shindengen Electric Mfg Co Ltd | 電源装置部品結線方法 |
| EP1229635A3 (en) * | 2001-01-25 | 2003-02-05 | Texas Instruments Incorporated | Active gate clamp circuit for self driven synchronous rectifiers |
| JP2004140960A (ja) * | 2002-10-21 | 2004-05-13 | Cosel Co Ltd | スイッチング電源用同期整流回路 |
| EP1276217A3 (fr) * | 2001-06-25 | 2004-09-29 | Alcatel | Redresseur synchrone auto-commande |
| US7035120B2 (en) | 2002-06-05 | 2006-04-25 | Shindengen Electric Manufacturing Co., Ltd. | Driving circuit employing synchronous rectifier circuit |
| CN105099232A (zh) * | 2014-05-07 | 2015-11-25 | 武汉永力睿源科技有限公司 | 一种有源钳位正激变换器的同步整流驱动电路 |
| US9564818B2 (en) | 2013-08-26 | 2017-02-07 | Rohm Co., Ltd | DC/DC converter capable of preventing overvoltage and overcurrent, operation method thereof and electronic apparatus |
-
1997
- 1997-12-22 JP JP36551697A patent/JPH11187653A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072241A (en) * | 1997-09-09 | 2000-06-06 | Fujitsu Limited | Semiconductor device with self-aligned contact and its manufacture |
| JP2002199733A (ja) * | 2000-12-27 | 2002-07-12 | Shindengen Electric Mfg Co Ltd | 電源装置部品結線方法 |
| EP1229635A3 (en) * | 2001-01-25 | 2003-02-05 | Texas Instruments Incorporated | Active gate clamp circuit for self driven synchronous rectifiers |
| EP1276217A3 (fr) * | 2001-06-25 | 2004-09-29 | Alcatel | Redresseur synchrone auto-commande |
| US7035120B2 (en) | 2002-06-05 | 2006-04-25 | Shindengen Electric Manufacturing Co., Ltd. | Driving circuit employing synchronous rectifier circuit |
| JP2004140960A (ja) * | 2002-10-21 | 2004-05-13 | Cosel Co Ltd | スイッチング電源用同期整流回路 |
| US9564818B2 (en) | 2013-08-26 | 2017-02-07 | Rohm Co., Ltd | DC/DC converter capable of preventing overvoltage and overcurrent, operation method thereof and electronic apparatus |
| CN105099232A (zh) * | 2014-05-07 | 2015-11-25 | 武汉永力睿源科技有限公司 | 一种有源钳位正激变换器的同步整流驱动电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7193396B2 (en) | DC converters having buck or boost configurations | |
| KR100481065B1 (ko) | 동기 정류에 대한 향상된 리셋팅을 제공하는 싱글엔드 순방향 직류-직류 변환기 | |
| US6757184B2 (en) | Step-down buck converter with full bridge circuit | |
| CN104767360B (zh) | 用于驱动开关的系统和方法 | |
| US6781853B2 (en) | Method and apparatus for reduction of energy loss due to body diode conduction in synchronous rectifiers | |
| US6535407B1 (en) | DC/DC converter having a piezoelectric transformer and rectification-smoothing circuit | |
| JPH08331842A (ja) | 同期整流方式コンバータ | |
| CN102480216B (zh) | 用于驱动共源共栅开关的系统和方法 | |
| US7663898B2 (en) | Switching power supply with direct conversion off AC power source | |
| US20060133116A1 (en) | Synchronous rectifier gate drive shutdown circuit | |
| US6243278B1 (en) | Drive circuit for synchronous rectifier and method of operating the same | |
| US6744647B2 (en) | Parallel connected converters apparatus and methods using switching cycle with energy holding state | |
| US6859372B2 (en) | Bridge-buck converter with self-driven synchronous rectifiers | |
| JP3655247B2 (ja) | 同期整流回路及び電源装置 | |
| US6487094B1 (en) | High efficiency DC-DC power converter | |
| JPH11187653A (ja) | 同期整流回路およびこの同期整流回路を用いたｄｃ−ｄｃコンバータ | |
| JP2005507628A (ja) | 同期整流回路 | |
| JPH1169803A (ja) | スイッチング電源 | |
| JP2630221B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3063823B2 (ja) | 電源回路 | |
| JPH0622560A (ja) | Ｄｃ−ａｃコンバータ | |
| JP3341441B2 (ja) | スイッチング電源装置 | |
| JPH05219738A (ja) | 多重出力スイッチングレギュレータ | |
| JPH10146054A (ja) | 直流コンバータ装置 | |
| JP3602079B2 (ja) | スイッチング電源回路 |