JPH0646640B2 - シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 - Google Patents
シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法Info
- Publication number
- JPH0646640B2 JPH0646640B2 JP63174436A JP17443688A JPH0646640B2 JP H0646640 B2 JPH0646640 B2 JP H0646640B2 JP 63174436 A JP63174436 A JP 63174436A JP 17443688 A JP17443688 A JP 17443688A JP H0646640 B2 JPH0646640 B2 JP H0646640B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- silicon
- layer
- impurity
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 108
- 229910052710 silicon Inorganic materials 0.000 title claims description 108
- 239000010703 silicon Substances 0.000 title claims description 108
- 239000010409 thin film Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title description 12
- 239000012535 impurity Substances 0.000 claims description 39
- 230000001681 protective effect Effects 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000010408 film Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、アクティブマトリクス型液晶表示器等に利用
されるシリコン薄膜トランジスタおよびその製造方法に
関するものである。
されるシリコン薄膜トランジスタおよびその製造方法に
関するものである。
［従来の技術］ 第２図は従来のシリコン薄膜トランジスタの製造方法を
示した工程断面図である。
示した工程断面図である。
以下、同図（ａ）〜（ｃ）を用いて製造方法の説明を行
う。
う。
（ａ）ゲート電極２が形成された絶縁性基板１上に、窒
化シリコンを用いたゲート絶縁層３、非晶質シリコンを
用いたシリコン層４ａ、窒化シリコンを用いた保護絶縁
層５を順次形成し、上記保護絶縁層５の一部をエッチン
グして上記シリコン層４ａを露出させ、上記ゲート電極
２の端部とオーバーラップする一対のコンタクト部６を
形成する。
化シリコンを用いたゲート絶縁層３、非晶質シリコンを
用いたシリコン層４ａ、窒化シリコンを用いた保護絶縁
層５を順次形成し、上記保護絶縁層５の一部をエッチン
グして上記シリコン層４ａを露出させ、上記ゲート電極
２の端部とオーバーラップする一対のコンタクト部６を
形成する。
（ｂ）不純物として例えばリンを適量含んだ不純物シリ
コン層８を形成する。
コン層８を形成する。
（ｃ）上記不純物シリコン層８の一部をエッチングし
て、この不純物シリコン層８を上記一対のコンタクト部
６を含むソースおよびドレイン電極の形状に形成する。
て、この不純物シリコン層８を上記一対のコンタクト部
６を含むソースおよびドレイン電極の形状に形成する。
上記製造方法により、同図（ｃ）に示されるようなシリ
コン薄膜トランジスタを形成していた。
コン薄膜トランジスタを形成していた。
［解決しようとする課題］ 上記製造を有するシリコン薄膜トランジスタでは、ゲー
ト電極２の端部付近に形成されたゲート絶縁層３あるい
はシリコン層４ａに応力が集中し、この部分でクラック
が発生し易い。このクラックがゲート電極２まで達する
と、同図（ｂ）の工程で不純物シリコン層８を形成する
ときに、この不純物シリコン層８がゲート電極２まで到
達し、完成したトランジスタのゲート電極２と、ソース
およびドレイン電極となる不純物シリコン層８が導通す
るという問題が生じる。仮に上記クラックがゲート電極
２まで達することがなくても、通常ゲート絶縁層３と保
護絶縁層５とは同種類の物質で形成されることが多いた
め、同図（Ａ）の工程で保護絶縁層５をエッチングする
ときに、シリコン層４ａのクラックを通して同時にゲー
ト絶縁層３がエッチングされ、上記と同様に空孔がゲー
ト電極２まで到達し、やはりゲート電極２と不純物シリ
コン層６とが導通するという問題が生じる。
ト電極２の端部付近に形成されたゲート絶縁層３あるい
はシリコン層４ａに応力が集中し、この部分でクラック
が発生し易い。このクラックがゲート電極２まで達する
と、同図（ｂ）の工程で不純物シリコン層８を形成する
ときに、この不純物シリコン層８がゲート電極２まで到
達し、完成したトランジスタのゲート電極２と、ソース
およびドレイン電極となる不純物シリコン層８が導通す
るという問題が生じる。仮に上記クラックがゲート電極
２まで達することがなくても、通常ゲート絶縁層３と保
護絶縁層５とは同種類の物質で形成されることが多いた
め、同図（Ａ）の工程で保護絶縁層５をエッチングする
ときに、シリコン層４ａのクラックを通して同時にゲー
ト絶縁層３がエッチングされ、上記と同様に空孔がゲー
ト電極２まで到達し、やはりゲート電極２と不純物シリ
コン層６とが導通するという問題が生じる。
本発明の目的は、ゲート電極と不純物シリコン層とが導
通しないようなシリコン薄膜トランジスタおよびシリコ
ン薄膜トランジスタの製造方法を提供することである。
通しないようなシリコン薄膜トランジスタおよびシリコ
ン薄膜トランジスタの製造方法を提供することである。
［課題を解決するための手段］ 本発明のシリコン薄膜トランジスタは、絶縁性基板上に
形成されたゲート電極と、上記絶縁性基板上および上記
ゲート電極上に形成されたゲート絶縁層と、上記ゲート
絶縁層上に形成され不純物原子がドーピングされていな
い第１のシリコン層と、ｎ型の不純物がドーピングされ
ソースおよびドレインとなる一対の不純物シリコン層
と、上記第１のシリコン層と上記一対の不純物シリコン
層との間に上記一対の不純物シリコン層に対応して形成
され不純物原子がドーピングされていない一対の第２の
シリコン層と、上記第１のシリコン層上かつ上記一対の
第２のシリコン層間に形成された保護絶縁層とを有する
ことを特徴とする。
形成されたゲート電極と、上記絶縁性基板上および上記
ゲート電極上に形成されたゲート絶縁層と、上記ゲート
絶縁層上に形成され不純物原子がドーピングされていな
い第１のシリコン層と、ｎ型の不純物がドーピングされ
ソースおよびドレインとなる一対の不純物シリコン層
と、上記第１のシリコン層と上記一対の不純物シリコン
層との間に上記一対の不純物シリコン層に対応して形成
され不純物原子がドーピングされていない一対の第２の
シリコン層と、上記第１のシリコン層上かつ上記一対の
第２のシリコン層間に形成された保護絶縁層とを有する
ことを特徴とする。
本発明のシリコン薄膜トランジスタの製造方法は、ゲー
ト電極が形成された絶縁性基板上にゲート絶縁層、不純
物原子がドーピングされていない第１のシリコン層およ
び保護絶縁層を順次形成する工程と、上記保護絶縁層の
一部を除去して上記第１のシリコン層の一部を露出させ
る工程と、上記保護絶縁層上および上記露出した第１の
シリコン層上に不純物原子がドーピングされていない第
２のシリコン層を形成する工程と、上記第２のシリコン
層上にｎ型の不純物がドーピングされた不純物シリコン
層を形成する工程と、上記不純物シリコン層の一部を除
去してソースおよびドレインを形成するとともに上記第
２のシリコン層を当該ソースおよびドレインの平面形状
に形成する工程とを有することを特徴とする。
ト電極が形成された絶縁性基板上にゲート絶縁層、不純
物原子がドーピングされていない第１のシリコン層およ
び保護絶縁層を順次形成する工程と、上記保護絶縁層の
一部を除去して上記第１のシリコン層の一部を露出させ
る工程と、上記保護絶縁層上および上記露出した第１の
シリコン層上に不純物原子がドーピングされていない第
２のシリコン層を形成する工程と、上記第２のシリコン
層上にｎ型の不純物がドーピングされた不純物シリコン
層を形成する工程と、上記不純物シリコン層の一部を除
去してソースおよびドレインを形成するとともに上記第
２のシリコン層を当該ソースおよびドレインの平面形状
に形成する工程とを有することを特徴とする。
［実施例］ 以下図面に基いて、本発明における一実施例の説明を行
う。
う。
第１図において、１は絶縁性基板、２はゲート電極、３
は窒化シリコンを用いたゲート絶縁層、４は非晶質シリ
コンを用いた第１のシリコン層、５は窒化シリコンを用
いた保護絶縁層、６はコンタクト部、７は非晶質シリコ
ンを用いた第２のシリコン層、８は非晶質シリコンにリ
ンをドーピングしたｎ型シリコン層である。
は窒化シリコンを用いたゲート絶縁層、４は非晶質シリ
コンを用いた第１のシリコン層、５は窒化シリコンを用
いた保護絶縁層、６はコンタクト部、７は非晶質シリコ
ンを用いた第２のシリコン層、８は非晶質シリコンにリ
ンをドーピングしたｎ型シリコン層である。
以下、同図（ａ）〜（ｃ）を用いて製造工程の説明を行
う。
う。
（ａ）ゲート電極２が形成された絶縁性基板１上に、窒
化シリコンを用いたゲート絶縁層３、非晶質シリコンを
用いた第１のシリコン層（膜厚３０ｎｍ）４、窒化シリ
コンを用いた保護絶縁層５を形成し、上記保護絶縁層５
の一部を除去して第１のシリコン層４を露出させ一対の
コンタクト部６を形成する。
化シリコンを用いたゲート絶縁層３、非晶質シリコンを
用いた第１のシリコン層（膜厚３０ｎｍ）４、窒化シリ
コンを用いた保護絶縁層５を形成し、上記保護絶縁層５
の一部を除去して第１のシリコン層４を露出させ一対の
コンタクト部６を形成する。
（ｂ）非晶質シリコンを用いた第２のシリコン層（膜厚
１００ｎｍ）７および非晶質シリコンにリンをドーピン
グしたｎ型シリコン層（膜厚３０ｎｍ）８を順次形成す
る。このとき上記第２のシリコン層７とｎ型シリコン層
８は、両者の界面特性の劣化が生じないように真空状態
のまま連続的に形成することが好ましい。
１００ｎｍ）７および非晶質シリコンにリンをドーピン
グしたｎ型シリコン層（膜厚３０ｎｍ）８を順次形成す
る。このとき上記第２のシリコン層７とｎ型シリコン層
８は、両者の界面特性の劣化が生じないように真空状態
のまま連続的に形成することが好ましい。
（ｃ）上記第２のシリコン層７およびｎ型シリコン層８
お一部を除去して、上記第２もシリコン層７およびｎ型
シリコン層８を上記一対のコンタクト６を含むソースお
よびドレイン電極の形状に形成する。上記コンタクト部
とは、上記ソースおよびドレイン電極の形状に形成され
た第２のシリコン層７と、第１のシリコン層４との接続
箇所のことをいう。
お一部を除去して、上記第２もシリコン層７およびｎ型
シリコン層８を上記一対のコンタクト６を含むソースお
よびドレイン電極の形状に形成する。上記コンタクト部
とは、上記ソースおよびドレイン電極の形状に形成され
た第２のシリコン層７と、第１のシリコン層４との接続
箇所のことをいう。
上記製造方法により同図（ｃ）に示すようなシリコン薄
膜トランジスタが得られる。
膜トランジスタが得られる。
なお、上記第１のシリコン層４、第２のシリコン層７、
ｎ型シリコン層８の形成温度および膜厚は以下のように
することが好ましい。
ｎ型シリコン層８の形成温度および膜厚は以下のように
することが好ましい。
第１のシリコン層 ２０〜３０ｎｍ，３５０〜６００℃ 第２のシリコン層 ５０ｎｍ以上，２５０〜３００℃ ｎ型シリコン層 ２０〜５０ｎｍ，２００〜３００℃ 上記シリコン薄膜トランジスタでは、クラック等によ
り、ゲート電極２からコンタクト部６に達する空孔が生
じていても、第２のシリコン層７を介してｎ型シリコン
層８が形成されるため、従来のようにゲート電極２とｎ
型シリコン層８が導通することはない。しかも第２のシ
リコン層７を形成するときに空孔を埋めることも可能で
ある。
り、ゲート電極２からコンタクト部６に達する空孔が生
じていても、第２のシリコン層７を介してｎ型シリコン
層８が形成されるため、従来のようにゲート電極２とｎ
型シリコン層８が導通することはない。しかも第２のシ
リコン層７を形成するときに空孔を埋めることも可能で
ある。
また第２のシリコン層７の膜厚を厚くすれば、ゲート電
極２とソースおよびドレイン電極を形成するｎ型シリコ
ン層８との絶縁耐圧を増やすことができる。
極２とソースおよびドレイン電極を形成するｎ型シリコ
ン層８との絶縁耐圧を増やすことができる。
さらに、第２のシリコン層７とｎ型シリコン層８を真空
状態のまま連続的に形成したものでは、両者間の界面特
性が劣化しないため、良好なトランジスタ特性を得るこ
とができる。
状態のまま連続的に形成したものでは、両者間の界面特
性が劣化しないため、良好なトランジスタ特性を得るこ
とができる。
なお、第１のシリコン層４、第２のシリコン層７、およ
びｎ型シリコン層８は非晶質シリコンに限ることはな
く、ポリシリコン等を用いてもよい。
びｎ型シリコン層８は非晶質シリコンに限ることはな
く、ポリシリコン等を用いてもよい。
［発明の効果］ 本発明におけるシリコン薄膜トランジスタによれば、第
１のシリコン層と不純物シリコン層との間に不純物原子
がドーピングされていない第２のシリコン層が形成され
ているので、ゲート電極と不純物シリコン層とが導通す
ることを防止することができる。
１のシリコン層と不純物シリコン層との間に不純物原子
がドーピングされていない第２のシリコン層が形成され
ているので、ゲート電極と不純物シリコン層とが導通す
ることを防止することができる。
本発明におけるシリコン薄膜トランジスタの製造方法に
よれば、第１のシリコン層上に不純物原子がドーピング
されていない第２のシリコン層を形成し、この第２のシ
リコン層上にｎ型の不純物がドーピングされた不純物シ
リコン層を形成するので、ゲート絶縁層や第１のシリコ
ン層に空孔が生じてもゲート電極と不純物シリコン層と
が導通することを防止することができるとともに、第２
のシリコン層により空孔を埋めることも可能となり、歩
留まりを大幅に向上させることが可能となる。
よれば、第１のシリコン層上に不純物原子がドーピング
されていない第２のシリコン層を形成し、この第２のシ
リコン層上にｎ型の不純物がドーピングされた不純物シ
リコン層を形成するので、ゲート絶縁層や第１のシリコ
ン層に空孔が生じてもゲート電極と不純物シリコン層と
が導通することを防止することができるとともに、第２
のシリコン層により空孔を埋めることも可能となり、歩
留まりを大幅に向上させることが可能となる。
第１図は本発明におけるシリコン薄膜トランジスタの一
実施例を示した製造工程断面図、第２図は従来のシリコ
ン薄膜トランジスタの製造工程断面図である。 １…絶縁性基板 ２…ゲート電極 ３…ゲート絶縁層 ４…第１のシリコン層 ５…保護絶縁層 ７…第２のシリコン層 ８…不純物シリコン層
実施例を示した製造工程断面図、第２図は従来のシリコ
ン薄膜トランジスタの製造工程断面図である。 １…絶縁性基板 ２…ゲート電極 ３…ゲート絶縁層 ４…第１のシリコン層 ５…保護絶縁層 ７…第２のシリコン層 ８…不純物シリコン層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 白井 勝夫 栃木県那須郡塩原町大字下田野531―１ 日本プレシジョン・サーキッツ株式会社内 (72)発明者 斎藤 和則 栃木県那須郡塩原町大字下田野531―１ 日本プレシジョン・サーキッツ株式会社内 (56)参考文献 特開 平１−149480（ＪＰ，Ａ)
Claims (2)
- 【請求項１】絶縁性基板上に形成されたゲート電極と、 上記絶縁性基板上および上記ゲート電極上に形成された
ゲート絶縁層と、 上記ゲート絶縁層上に形成され不純物原子がドーピング
されていない第１のシリコン層と、 ｎ型の不純物がドーピングされソースおよびドレインと
なる一対の不純物シリコン層と、 上記第１のシリコン層と上記一対の不純物シリコン層と
の間に上記一対の不純物シリコン層に対応して形成され
不純物原子がドーピングされていない一対の第２のシリ
コン層と、 上記第１のシリコン層上かつ上記一対の第２のシリコン
層間に形成された保護絶縁層と を有することを特徴とするシリコン薄膜トランジスタ。 - 【請求項２】ゲート電極が形成された絶縁性基板上にゲ
ート絶縁層、不純物原子がドーピングされていない第１
のシリコン層および保護絶縁層を順次形成する工程と、 上記保護絶縁層の一部を除去して上記第１のシリコン層
の一部を露出させる工程と、 上記保護絶縁層上および上記露出した第１のシリコン層
上に不純物原子がドーピングされていない第２のシリコ
ン層を形成する工程と、 上記第２のシリコン層上にｎ型の不純物がドーピングさ
れた不純物シリコン層を形成する工程と、 上記不純物シリコン層の一部を除去してソースおよびド
レインを形成するとともに上記第２のシリコン層を当該
ソースおよびドレインの平面形状に形成する工程と を有することを特徴とするシリコン薄膜トランジスタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63174436A JPH0646640B2 (ja) | 1988-07-13 | 1988-07-13 | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63174436A JPH0646640B2 (ja) | 1988-07-13 | 1988-07-13 | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0225037A JPH0225037A (ja) | 1990-01-26 |
| JPH0646640B2 true JPH0646640B2 (ja) | 1994-06-15 |
Family
ID=15978491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63174436A Expired - Fee Related JPH0646640B2 (ja) | 1988-07-13 | 1988-07-13 | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646640B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2904572B2 (ja) * | 1990-10-31 | 1999-06-14 | 株式会社東芝 | 多気筒型回転圧縮機 |
| DE69125260T2 (de) * | 1990-12-28 | 1997-10-02 | Sharp Kk | Ein Verfahren zum Herstellen eines Dünnfilm-Transistors und eines Aktive-Matrix-Substrates für Flüssig-Kristall-Anzeige-Anordnungen |
| TW262529B (en) * | 1993-03-29 | 1995-11-11 | Toshiba Co Ltd | Refrigerating apparatus |
| JP6077352B2 (ja) | 2013-03-26 | 2017-02-08 | 東芝キヤリア株式会社 | 多気筒回転式圧縮機及び冷凍サイクル装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01149480A (ja) * | 1987-12-04 | 1989-06-12 | Sumitomo Metal Ind Ltd | 薄膜半導体素子 |
-
1988
- 1988-07-13 JP JP63174436A patent/JPH0646640B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0225037A (ja) | 1990-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05129608A (ja) | 半導体装置 | |
| KR910001886A (ko) | 반도체장치와 그 제조방법 | |
| JPS6321351B2 (ja) | ||
| JPH051623B2 (ja) | ||
| JP3039200B2 (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| EP0449539A2 (en) | Ohmic contact for thin film transistor | |
| JPH01302769A (ja) | 逆スタガー型シリコン薄膜トランジスタの製造方法 | |
| JPH06196697A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0646640B2 (ja) | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 | |
| JP2857900B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| JP3295188B2 (ja) | Ｓｏｉ構造ｍｏｓトランジスタの製造方法 | |
| JPH0712058B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07312426A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3055869B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
| JP3419073B2 (ja) | 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子 | |
| JP2874062B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05206166A (ja) | 薄膜トランジスタ | |
| JP2616981B2 (ja) | 半導体装置の製造方法 | |
| JPS5838939B2 (ja) | 集積回路 | |
| JPH0666275B2 (ja) | 半導体装置の製造方法 | |
| JPH0646660B2 (ja) | シリコン薄膜トランジスタの製造方法 | |
| JPH01260857A (ja) | 半導体素子およびその製造方法 | |
| JP3194303B2 (ja) | 半導体装置 | |
| JPH06252169A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |