JPH0225037A - シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 - Google Patents
シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法Info
- Publication number
- JPH0225037A JPH0225037A JP17443688A JP17443688A JPH0225037A JP H0225037 A JPH0225037 A JP H0225037A JP 17443688 A JP17443688 A JP 17443688A JP 17443688 A JP17443688 A JP 17443688A JP H0225037 A JPH0225037 A JP H0225037A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon layer
- silicon
- gate electrode
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、アクティブマトリクス型液晶表示器等に利用
されるシリコン薄膜トランジスタおよびその製造方法に
関するものである。
されるシリコン薄膜トランジスタおよびその製造方法に
関するものである。
［従来の技術］
第２図は従来のシリコン薄膜トランジスタの製造方法を
示した工程断面図である。
示した工程断面図である。
以下、同図（ａ）〜（ｃ）を用いて製造方法の説明を行
う。
う。
（ａ）ゲート電極２が形成された絶縁性基板１上に、窒
化シリコンを用いたゲート絶縁層３、非晶質シリコンを
用いたシリコン層４ａ、窒化シリコンを用いた保護絶縁
層５を順次形成し、上記保護絶縁層５の一部をエツチン
グして上記シリコン層４ａを露出させ、上記ゲート電極
２の端部とオーバーラツプする一対のコンタクト部６を
形成する。
化シリコンを用いたゲート絶縁層３、非晶質シリコンを
用いたシリコン層４ａ、窒化シリコンを用いた保護絶縁
層５を順次形成し、上記保護絶縁層５の一部をエツチン
グして上記シリコン層４ａを露出させ、上記ゲート電極
２の端部とオーバーラツプする一対のコンタクト部６を
形成する。
（ｂ）不純物として例えばリンを適量含んだ不純物シリ
コン層８を形成する。
コン層８を形成する。
（Ｃ）上記不純物シリコン層８の一部をエツチングして
、この不純物シリコン層８を上記一対のコンタクト部６
を含むソースおよびドレイン電極の形状に形成する。
、この不純物シリコン層８を上記一対のコンタクト部６
を含むソースおよびドレイン電極の形状に形成する。
上記製造方法により、同図（ｃ）に示されるようなシリ
コン薄膜トランジスタを形成していた。
コン薄膜トランジスタを形成していた。
［解決しようとする課ｍｌ
上記製造を有するシリコン薄膜トランジスタでは、ゲー
ト電極２の端部付近に形成されたゲート絶縁層３あるい
はシリコン層４ａに応力が集中し、この部分でクラック
が発生し易い。このクラックがゲート電極２まで達する
と、同図（ｂ）の工程で不純物シリコン層８を形成する
ときに、この不純物シリコン層８がゲート電極２まで到
達し、完成したトランジスタのゲート電極２と、ソース
およびドレイン電極となる不純物シリコン層８が導通す
るという問題が生じる。仮に上記クラックがゲート電極
２まで達することがなくても、通常ゲート絶縁層３と保
護絶縁層５とは同種類の物質で形成されることが多いた
め、同図（Ａ）の工程で保護絶縁層５をエツチングする
ときに、シリコン層４ａのクラックを通して同時にゲー
ト絶縁層３がエツチングされ、上記と同様に空孔がゲー
ト電極２まで到達し、やはりゲート電極２と不純物シリ
コン層６とが導通ずるという問題が生じる。
ト電極２の端部付近に形成されたゲート絶縁層３あるい
はシリコン層４ａに応力が集中し、この部分でクラック
が発生し易い。このクラックがゲート電極２まで達する
と、同図（ｂ）の工程で不純物シリコン層８を形成する
ときに、この不純物シリコン層８がゲート電極２まで到
達し、完成したトランジスタのゲート電極２と、ソース
およびドレイン電極となる不純物シリコン層８が導通す
るという問題が生じる。仮に上記クラックがゲート電極
２まで達することがなくても、通常ゲート絶縁層３と保
護絶縁層５とは同種類の物質で形成されることが多いた
め、同図（Ａ）の工程で保護絶縁層５をエツチングする
ときに、シリコン層４ａのクラックを通して同時にゲー
ト絶縁層３がエツチングされ、上記と同様に空孔がゲー
ト電極２まで到達し、やはりゲート電極２と不純物シリ
コン層６とが導通ずるという問題が生じる。
本発明は上記従来の課題に対してなされたものであり、
ゲート電極と不純物シリコン層とが導通しないようなシ
リコン薄膜トランジスタおよびその製造方法を提供する
ことを目的としている。
ゲート電極と不純物シリコン層とが導通しないようなシ
リコン薄膜トランジスタおよびその製造方法を提供する
ことを目的としている。
［課題を解決するための手段］
本発明は、絶縁性基板上に形成されたゲート電極と、こ
のゲート電極が形成された上記絶縁性基板上に形成され
たゲート絶縁層と、このゲート絶縁層上に形成された第
１のシリコン層と、この第１のシリコン層上の上記ゲー
ト電極の端部とオーバーラツプする一対のコンタクト部
を除いて、上記第１のシリコン層上に形成された保護絶
縁層と、ソースおよびドレイン電極の形状を有し、上記
−対のフンタクト部上で上記第１のシリコン層と接する
一対の第２のシリコン層と、上記一対の第２のシリコン
層上に形成された一対の不純物シリコン層とを有するこ
とを特徴とする薄膜トランジスタにより上記目的を達成
するものである。
のゲート電極が形成された上記絶縁性基板上に形成され
たゲート絶縁層と、このゲート絶縁層上に形成された第
１のシリコン層と、この第１のシリコン層上の上記ゲー
ト電極の端部とオーバーラツプする一対のコンタクト部
を除いて、上記第１のシリコン層上に形成された保護絶
縁層と、ソースおよびドレイン電極の形状を有し、上記
−対のフンタクト部上で上記第１のシリコン層と接する
一対の第２のシリコン層と、上記一対の第２のシリコン
層上に形成された一対の不純物シリコン層とを有するこ
とを特徴とする薄膜トランジスタにより上記目的を達成
するものである。
また上記シリコン薄膜トランジスタは、ゲート電極が形
成された絶縁性基板上に、ゲート絶縁層、第１のシリコ
ン層および保護絶縁層を順次形成し、上記保護絶縁層の
一部を除去して上記第１のシリコン層を露出させ、上記
ゲート電極の端部とオバーラップする一対のコンタクト
部を形成する工程と、第２のシリコン層および不純物シ
リコン層を順次形成する工程と、上記第２のシリコン層
および不純物シリコン層の一部を除去して、上記第２の
シリコン層および不純物シリコン層を、上記一対のコン
タクト部を含むソースおよびドレイン電極の形状に形成
する工程とを有して製造することが好ましい。
成された絶縁性基板上に、ゲート絶縁層、第１のシリコ
ン層および保護絶縁層を順次形成し、上記保護絶縁層の
一部を除去して上記第１のシリコン層を露出させ、上記
ゲート電極の端部とオバーラップする一対のコンタクト
部を形成する工程と、第２のシリコン層および不純物シ
リコン層を順次形成する工程と、上記第２のシリコン層
および不純物シリコン層の一部を除去して、上記第２の
シリコン層および不純物シリコン層を、上記一対のコン
タクト部を含むソースおよびドレイン電極の形状に形成
する工程とを有して製造することが好ましい。
さらに上記製造方法において、上記第２のシリコン層と
不純物シリコン層とは真空状態のまま連続的に形成する
ことが好ましい。
不純物シリコン層とは真空状態のまま連続的に形成する
ことが好ましい。
［実施例］
以下図面に基いて、本発明における一実施例の説明を行
う。
う。
第１図において、１は絶縁性基板、２はゲート電極、３
は窒化シリコンを用いたゲート絶縁層、４は非晶質シリ
コンを用いた第１のシリコン層、５は窒化シリコンを用
いた保護絶縁層、６はコンタクト部、７は非晶質シリコ
ンを用いた第２のシリコン層、８は非晶質シリコンにリ
ンをドーピングしたｎ型シリコン層である。
は窒化シリコンを用いたゲート絶縁層、４は非晶質シリ
コンを用いた第１のシリコン層、５は窒化シリコンを用
いた保護絶縁層、６はコンタクト部、７は非晶質シリコ
ンを用いた第２のシリコン層、８は非晶質シリコンにリ
ンをドーピングしたｎ型シリコン層である。
以下、同図（ａ）〜（ｃ）を用いて製造工程の説明を行
う。
う。
（ａ）ゲート電極２が形成された絶縁性基板１上に、窒
化シリコンを用いたゲート絶縁層３、非晶質シリコンを
用いた第１のシリコン層（膜厚３０ｎｍ）４、窒化シリ
コンを用いた保護絶縁層５を形成し、上記保護絶縁層５
の一部を除去して第１のシリコン層４を露出させ一対の
コンタクト部６を形成する。
化シリコンを用いたゲート絶縁層３、非晶質シリコンを
用いた第１のシリコン層（膜厚３０ｎｍ）４、窒化シリ
コンを用いた保護絶縁層５を形成し、上記保護絶縁層５
の一部を除去して第１のシリコン層４を露出させ一対の
コンタクト部６を形成する。
（ｂ）非晶質シリコンを用いた第２のシリコン層（膜厚
１００１００ｎおよび非晶質シリコンにリンをドーピン
グしたｎ型シリコン層（膜厚３０ｎｍ）８を順次形成す
る。このとき上記第２のシリコン層７とｎ型２９３２層
８は、両者の界面特性の劣化が生じないように真空状態
のまま連続的に形成することが好ましい。
１００１００ｎおよび非晶質シリコンにリンをドーピン
グしたｎ型シリコン層（膜厚３０ｎｍ）８を順次形成す
る。このとき上記第２のシリコン層７とｎ型２９３２層
８は、両者の界面特性の劣化が生じないように真空状態
のまま連続的に形成することが好ましい。
（Ｃ）上記第２のシリコン層７およびｎ型２９３２層８
の一部を除去して、上記第２のシリコン層７およびｎ型
２９３２層８を上記一対のコンタクト６を含むソースお
よびドレイン電極の形状に形成する。上記コンタクト部
とは、上記ソースおよびドレイン電極の形状に形成され
た第２のシリコン層７と、第１のシリコン層４との接続
箇所のことをいう。
の一部を除去して、上記第２のシリコン層７およびｎ型
２９３２層８を上記一対のコンタクト６を含むソースお
よびドレイン電極の形状に形成する。上記コンタクト部
とは、上記ソースおよびドレイン電極の形状に形成され
た第２のシリコン層７と、第１のシリコン層４との接続
箇所のことをいう。
上記製造方法により同図（ｃ）に示すようなシリコン薄
膜トランジスタが得られる。
膜トランジスタが得られる。
なお、上記第１のシリコン層４、第２のシリコン層７、
ｎ型２９３２層８の形成温度および膜厚は以下のように
することが好ましい。
ｎ型２９３２層８の形成温度および膜厚は以下のように
することが好ましい。
第１のシリコン層
２０〜３０ｎｍ、３５０〜６００” Ｃ第２のシリコン
層 ５０ｎｍ以上 ２５０〜３００６Ｃ ｎ型シリコン層 ２０〜５０ ｎｍ、 ２００〜３００°Ｃ上記シリコ
ン薄膜トランジスタでは、クラック等により、ゲート電
極２からコンタクト部６に達する空孔が生じていても、
第２のシリコン層７を介してｎ型２９３２層８が形成さ
れるため、従来のようにゲート電極２とｎ型２９３２層
８が導通することはない。しかも第２のシリコン層７を
形成するときに空孔を埋めることも可能である。
層 ５０ｎｍ以上 ２５０〜３００６Ｃ ｎ型シリコン層 ２０〜５０ ｎｍ、 ２００〜３００°Ｃ上記シリコ
ン薄膜トランジスタでは、クラック等により、ゲート電
極２からコンタクト部６に達する空孔が生じていても、
第２のシリコン層７を介してｎ型２９３２層８が形成さ
れるため、従来のようにゲート電極２とｎ型２９３２層
８が導通することはない。しかも第２のシリコン層７を
形成するときに空孔を埋めることも可能である。
また第２のシリコン層７の膜厚を厚くすれば、ゲート電
極２とソースおよびドレイン電極を形成するｎ型２９３
２層８との絶縁耐圧を増やすことができる。
極２とソースおよびドレイン電極を形成するｎ型２９３
２層８との絶縁耐圧を増やすことができる。
さらに、第２のシリコン層７とｎ型２９３２層８を真空
状態のまま連続的に形成したものでは、両者間の界面特
性が劣化しないため、良好なトランジスタ特性を得るこ
とができる。
状態のまま連続的に形成したものでは、両者間の界面特
性が劣化しないため、良好なトランジスタ特性を得るこ
とができる。
なお、第１のシリコン層４、第２のシリコン層７、およ
びｎ型２９３２層８は非晶質シリコンに限ることはなく
、ポリシリコン等を用いてもよい。
びｎ型２９３２層８は非晶質シリコンに限ることはなく
、ポリシリコン等を用いてもよい。
［発明の効果コ
本発明によれば、ゲート電極からコンタクト部に達する
空孔が生じてもゲート電極とｎ型シリコン層とが導通す
ることはなく、シかも第２のシリコン層により上記空孔
を埋めることが可能となり、歩留りが大幅に向上する。
空孔が生じてもゲート電極とｎ型シリコン層とが導通す
ることはなく、シかも第２のシリコン層により上記空孔
を埋めることが可能となり、歩留りが大幅に向上する。
また第２のシリコン層の膜厚を厚くすれば、ゲート電極
とソースおよびドレイン電極間の絶縁耐圧を向上させる
ことができる。
とソースおよびドレイン電極間の絶縁耐圧を向上させる
ことができる。
さらに、第２のシリコン層とｎ型シリコン層を真空状態
のまま連続的に形成したものでは良好なトランジスタ特
性を得ることができる。
のまま連続的に形成したものでは良好なトランジスタ特
性を得ることができる。
第１図は本発明におけるシリコン薄膜トランジスタの一
実施例を示した製造工程断面図、第２図は従来のシリコ
ン薄膜トランジスタの製造工程断面図である。 １・・・絶縁性基板 ２・・・ゲート電極 ３・・・ゲート絶縁層 ４・・・第１のシリコン層 ５・・・保護絶縁層 ６・・・コンタクト部 ７・・・第２のシリコン層 ８・・・ｎ型シリコン層
実施例を示した製造工程断面図、第２図は従来のシリコ
ン薄膜トランジスタの製造工程断面図である。 １・・・絶縁性基板 ２・・・ゲート電極 ３・・・ゲート絶縁層 ４・・・第１のシリコン層 ５・・・保護絶縁層 ６・・・コンタクト部 ７・・・第２のシリコン層 ８・・・ｎ型シリコン層
Claims (3)
- （１）絶縁性基板上に形成されたゲート電極と、このゲ
ート電極が形成された上記絶縁性基板上に形成されたゲ
ート絶縁層と、 このゲート絶縁層上に形成された第１のシリコン層と、 この第１のシリコン層上の上記ゲート電極の端部とオー
バーラップする一対のコンタクト部を除いて、上記第１
のシリコン層上に形成された保護絶縁層と、 ソースおよびドレイン電極の形状を有し、上記一対のコ
ンタクト部上で上記第１のシリコン層と接する一対の第
２のシリコン層と、 上記一対の第２のシリコン層上に形成された一対の不純
物シリコン層 とを有することを特徴とする薄膜トランジスタ。 - （２）ゲート電極が形成された絶縁性基板上に、ゲート
絶縁層、第１のシリコン層および保護絶縁層を順次形成
し、上記保護絶縁層の一部を除去して上記第１のシリコ
ン層を露出させ、上記ゲート電極の端部とオーバーラッ
プする一対のコンタクト部を形成する工程と、 第２のシリコン層および不純物シリコン層を順次形成す
る工程と、 上記第２のシリコン層および不純物シリコン層の一部を
除去して、上記第２のシリコン層および不純物シリコン
層を、上記一対のコンタクト部を含むソースおよびドレ
イン電極の形状に形成する工程 とを有することを特徴とする請求項１記載のシリコン薄
膜トランジスタの製造方法。 - （３）上記第２のシリコン層と不純物シリコン層とは真
空状態のまま連続的に形成することを特徴とする請求項
２記載のシリコン薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63174436A JPH0646640B2 (ja) | 1988-07-13 | 1988-07-13 | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63174436A JPH0646640B2 (ja) | 1988-07-13 | 1988-07-13 | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0225037A true JPH0225037A (ja) | 1990-01-26 |
| JPH0646640B2 JPH0646640B2 (ja) | 1994-06-15 |
Family
ID=15978491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63174436A Expired - Fee Related JPH0646640B2 (ja) | 1988-07-13 | 1988-07-13 | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646640B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5152156A (en) * | 1990-10-31 | 1992-10-06 | Kabushiki Kaisha Toshiba | Rotary compressor having a plurality of cylinder chambers partitioned by intermediate partition plate |
| US5286659A (en) * | 1990-12-28 | 1994-02-15 | Sharp Kabushiki Kaisha | Method for producing an active matrix substrate |
| US5799497A (en) * | 1993-03-29 | 1998-09-01 | Kabushiki Kaisha Toshiba | Refrigerating apparatus |
| US10180271B2 (en) | 2013-03-26 | 2019-01-15 | Toshiba Carrier Corporation | Multiple cylinder rotary compressor and refrigeration cycle apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01149480A (ja) * | 1987-12-04 | 1989-06-12 | Sumitomo Metal Ind Ltd | 薄膜半導体素子 |
-
1988
- 1988-07-13 JP JP63174436A patent/JPH0646640B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01149480A (ja) * | 1987-12-04 | 1989-06-12 | Sumitomo Metal Ind Ltd | 薄膜半導体素子 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5152156A (en) * | 1990-10-31 | 1992-10-06 | Kabushiki Kaisha Toshiba | Rotary compressor having a plurality of cylinder chambers partitioned by intermediate partition plate |
| US5286659A (en) * | 1990-12-28 | 1994-02-15 | Sharp Kabushiki Kaisha | Method for producing an active matrix substrate |
| US5799497A (en) * | 1993-03-29 | 1998-09-01 | Kabushiki Kaisha Toshiba | Refrigerating apparatus |
| US10180271B2 (en) | 2013-03-26 | 2019-01-15 | Toshiba Carrier Corporation | Multiple cylinder rotary compressor and refrigeration cycle apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0646640B2 (ja) | 1994-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5442223A (en) | Semiconductor device with stress relief | |
| KR970054334A (ko) | 박막트랜지스터 및 그의 제조방법 | |
| JPS6010773A (ja) | １素子型ｆｅｔ−記憶キヤパシタ回路の形成方法 | |
| JP2000353803A5 (ja) | ||
| JPH0225037A (ja) | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 | |
| JPH1174526A5 (ja) | ||
| JPS61187272A (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| KR940003606B1 (ko) | 반도체장치 | |
| KR20010051266A (ko) | 반도체 장치의 제조 방법 | |
| JP2904545B2 (ja) | 高耐圧プレーナ型半導体素子およびその製造方法 | |
| KR960015525B1 (ko) | 반도체 소자의 제조방법 | |
| JP2663632B2 (ja) | 半導体装置及びその製造方法 | |
| JP3264402B2 (ja) | 半導体装置 | |
| JPS61288460A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH0666275B2 (ja) | 半導体装置の製造方法 | |
| JPH05182984A (ja) | 薄膜トランジスタの製造方法 | |
| JP3196414B2 (ja) | 電界効果トランジスタ | |
| JPH01214064A (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
| JPH1098111A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| KR0167669B1 (ko) | 반도체장치의 제조방법 | |
| JPH0250483A (ja) | シリコン薄膜トランジスタの製造方法 | |
| JPH01179364A (ja) | Ｍｉｓ型トランジスタ及びその製法 | |
| JPH0653310A (ja) | 半導体装置およびその製造方法 | |
| JPS6118350B2 (ja) | ||
| JPS624377A (ja) | 電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |