JPH0646699B2 - タイミング信号発生装置 - Google Patents
タイミング信号発生装置Info
- Publication number
- JPH0646699B2 JPH0646699B2 JP63125908A JP12590888A JPH0646699B2 JP H0646699 B2 JPH0646699 B2 JP H0646699B2 JP 63125908 A JP63125908 A JP 63125908A JP 12590888 A JP12590888 A JP 12590888A JP H0646699 B2 JPH0646699 B2 JP H0646699B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input signal
- input
- delay
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はタイミング信号発生装置より詳しくはジョセフ
ソン接合を用いたタイミング信号発生装置に関するもの
である。
ソン接合を用いたタイミング信号発生装置に関するもの
である。
（従来の技術） ジョセフソン接合を用いた集積回路は、その高速性と低
消費電力特性により、各種論理回路あるいは記憶回路へ
と研究開発が進められている。ジョセフソン集積回路に
おいては、否定回路、記憶セルのリセット信号あるいは
多相のクロック信号など、入力信号を印加するタイミン
グが、その回路の動作に影響を与える場合が多い。これ
らのタイミング信号には、ある一定の時間遅らせて入力
する場合とあるゲート回路が動作した後に入力しなけれ
ばならない場合がある。しかしながら、一般にあるゲー
ト回路が動作したか否かを判断することは難しく、該ゲ
ート回路のスイッチング時間を見積もって入力信号のタ
イミングを遅らせる方が容易である。
消費電力特性により、各種論理回路あるいは記憶回路へ
と研究開発が進められている。ジョセフソン集積回路に
おいては、否定回路、記憶セルのリセット信号あるいは
多相のクロック信号など、入力信号を印加するタイミン
グが、その回路の動作に影響を与える場合が多い。これ
らのタイミング信号には、ある一定の時間遅らせて入力
する場合とあるゲート回路が動作した後に入力しなけれ
ばならない場合がある。しかしながら、一般にあるゲー
ト回路が動作したか否かを判断することは難しく、該ゲ
ート回路のスイッチング時間を見積もって入力信号のタ
イミングを遅らせる方が容易である。
従来、ある入力信号を他の信号よりも遅らせる方法とし
ては遅延線を用いる方法が多く用いられている。第２図
は遅延線を用いて一方の信号を他方よりある一定時間遅
らせるタイミング信号発生装置の従来例を模式的に示し
た図である。図において11,12は遅延線、13は入力信号
線、14,15は出力信号線、16は入力信号、17,18は出力信
号、ｔは遅延時間を示す。
ては遅延線を用いる方法が多く用いられている。第２図
は遅延線を用いて一方の信号を他方よりある一定時間遅
らせるタイミング信号発生装置の従来例を模式的に示し
た図である。図において11,12は遅延線、13は入力信号
線、14,15は出力信号線、16は入力信号、17,18は出力信
号、ｔは遅延時間を示す。
遅延線のインピーダンスＺｏ、及び単位長さ当りの遅延
時間τｏは遅延線の単位長さ当りのインダクタンスＬ
ｏ、容量Ｃｏを用い、 とあらわすことができる。第一次近似で、 （Ｗ：遅延線の幅、ｔ：遅延線とグランドプレーン間の
絶縁膜の厚さ、ε：絶縁膜の誘電率、μｏ：真空中の透
磁率）とあらわすことができ、したがって、 となる。すなわち遅延線の遅延時間は遅延線の幅や、絶
縁膜の厚さによらず、絶縁膜の材質と遅延線の長さだけ
できまる。ほとんどの場合、遅延線11,12は同じ絶縁膜
の上に形成されるので、遅延線11と12の長さだで遅延時
間を制御することになる。今遅延線11と12の長さの差を
図中に示した遅延時間ｔに見あうように設定する。入力
信号線13より入力信号16を入力すると、出力信号線15か
らの出力信号18は、出力信号線14からの出力信号17より
遅延時間ｔだけ遅れて出力されることになる。上述の遅
延線11,12のインピーダンスは、入力信号16が等しく分
岐するように、等しく設定しておく。本従来例によれ
ば、遅延線の長さだけで正確に遅延時間を制御できるタ
イミング信号発生装置を得ることができる。
時間τｏは遅延線の単位長さ当りのインダクタンスＬ
ｏ、容量Ｃｏを用い、 とあらわすことができる。第一次近似で、 （Ｗ：遅延線の幅、ｔ：遅延線とグランドプレーン間の
絶縁膜の厚さ、ε：絶縁膜の誘電率、μｏ：真空中の透
磁率）とあらわすことができ、したがって、 となる。すなわち遅延線の遅延時間は遅延線の幅や、絶
縁膜の厚さによらず、絶縁膜の材質と遅延線の長さだけ
できまる。ほとんどの場合、遅延線11,12は同じ絶縁膜
の上に形成されるので、遅延線11と12の長さだで遅延時
間を制御することになる。今遅延線11と12の長さの差を
図中に示した遅延時間ｔに見あうように設定する。入力
信号線13より入力信号16を入力すると、出力信号線15か
らの出力信号18は、出力信号線14からの出力信号17より
遅延時間ｔだけ遅れて出力されることになる。上述の遅
延線11,12のインピーダンスは、入力信号16が等しく分
岐するように、等しく設定しておく。本従来例によれ
ば、遅延線の長さだけで正確に遅延時間を制御できるタ
イミング信号発生装置を得ることができる。
（発明が解決しようとする課題） しかしながら本従来例では遅延時間を遅延線の長さで、
制御するために、長い遅延時間が必要な時には大量の遅
延線を用意しなければならない。例えば絶縁膜としてSi
O2を用いたとすると、 ε＝4.0×10-11F/m，μｏ＝1.26×10-6H/mであり、単位
長さ当りの遅延時間は7.1nsecとなる。従って例えば１G
Hzの繰り返し周期をもつ信号を1/4周期すなわち0.25nse
c遅らせるためには、約3.5cmの遅延線が必要となる。
今、線幅と線間の値を２μｍとして試作したとすると約
3.5cmの遅延線の占める面積は約1.2×1.2mm2となる。ジ
ョセフソンゲート回路の占有面積は2.0×20μm2〜100×
100μm2であることを比べると、遅延線の占める面積は
非常に大きく、高集積化の大きな妨げとなる。
制御するために、長い遅延時間が必要な時には大量の遅
延線を用意しなければならない。例えば絶縁膜としてSi
O2を用いたとすると、 ε＝4.0×10-11F/m，μｏ＝1.26×10-6H/mであり、単位
長さ当りの遅延時間は7.1nsecとなる。従って例えば１G
Hzの繰り返し周期をもつ信号を1/4周期すなわち0.25nse
c遅らせるためには、約3.5cmの遅延線が必要となる。
今、線幅と線間の値を２μｍとして試作したとすると約
3.5cmの遅延線の占める面積は約1.2×1.2mm2となる。ジ
ョセフソンゲート回路の占有面積は2.0×20μm2〜100×
100μm2であることを比べると、遅延線の占める面積は
非常に大きく、高集積化の大きな妨げとなる。
本発明の目的は上記従来通りの問題点を解決するための
タイミング信号発生装置を提供することにある。
タイミング信号発生装置を提供することにある。
（課題を解決するための手段） 本発明によれば、異なった臨界電流値を有する複数のジ
ョセフソン接合を用いるタイミング信号発生回路であっ
て、それぞれの入力信号線と、出力信号線を有し、各入
力信号線はそれぞれ入力抵抗を介し並列に結合されて入
力信号が印加され、前記各出力信号線に負荷抵抗を介し
て、一方が基準電位点に接続された出力抵抗の他端を接
続し、前記負荷抵抗と、該出力抵抗との接続点から出力
ジョセフソン接合を介して出力信号を得ることを特徴と
したタイミング信号発生装置が得られる。
ョセフソン接合を用いるタイミング信号発生回路であっ
て、それぞれの入力信号線と、出力信号線を有し、各入
力信号線はそれぞれ入力抵抗を介し並列に結合されて入
力信号が印加され、前記各出力信号線に負荷抵抗を介し
て、一方が基準電位点に接続された出力抵抗の他端を接
続し、前記負荷抵抗と、該出力抵抗との接続点から出力
ジョセフソン接合を介して出力信号を得ることを特徴と
したタイミング信号発生装置が得られる。
（作用） 本発明では、必要なタイミング信号の数に応じてジョセ
フソン接合を用意する。それぞれのジョセフソン接合の
臨界電流値は異なっており、同じ入力信号に対して、異
なったタイミングでスイッチすることになる。従ってそ
れぞれのジョセフソン接合の臨界電流値の比はそれぞれ
のタイミング信号が出力される遅延時間の比を制御し、
入力信号の立ち上がり時間が、タイミング信号の出力さ
れる遅延時間の絶対値を制御することになる。さらに出
力信号線に接続された出力ジョセフソン接合の臨界電流
値をそろえることにより、各出力信号には、大きさをそ
ろえたパルス信号を得ることができる。
フソン接合を用意する。それぞれのジョセフソン接合の
臨界電流値は異なっており、同じ入力信号に対して、異
なったタイミングでスイッチすることになる。従ってそ
れぞれのジョセフソン接合の臨界電流値の比はそれぞれ
のタイミング信号が出力される遅延時間の比を制御し、
入力信号の立ち上がり時間が、タイミング信号の出力さ
れる遅延時間の絶対値を制御することになる。さらに出
力信号線に接続された出力ジョセフソン接合の臨界電流
値をそろえることにより、各出力信号には、大きさをそ
ろえたパルス信号を得ることができる。
（実施例） 第１図は本発明の実施例を説明するための図で、1,2は
臨界電流値の異なるジョセフソン接合、110,111は同一
の値をもつ入力抵抗、３は入力信号線、4,5は出力信号
線、6,7は負荷抵抗、104,105は出力抵抗、８は入力信
号、9,10は出力信号、ｔは遅延時間、102,103は等しい
臨界電流値を有するジョセフソン接合を示す。第３図は
本実施例の動作を説明するための図で、８は入力波形、
I1,I2,I3をそれぞれジョセフソン接合1,2,102の臨界電
流値とする。入力抵抗110,111は同一の値に設定してあ
るので、入力信号線３に印加された入力信号８は等しく
分岐し、ジョセフソン接合1,2に入力されることにな
る。
臨界電流値の異なるジョセフソン接合、110,111は同一
の値をもつ入力抵抗、３は入力信号線、4,5は出力信号
線、6,7は負荷抵抗、104,105は出力抵抗、８は入力信
号、9,10は出力信号、ｔは遅延時間、102,103は等しい
臨界電流値を有するジョセフソン接合を示す。第３図は
本実施例の動作を説明するための図で、８は入力波形、
I1,I2,I3をそれぞれジョセフソン接合1,2,102の臨界電
流値とする。入力抵抗110,111は同一の値に設定してあ
るので、入力信号線３に印加された入力信号８は等しく
分岐し、ジョセフソン接合1,2に入力されることにな
る。
ジョセフソン接合1,2に等しく入力信号８が印加された
とすると、入力信号が電流値Ｉ１を越えた時間ｔ１でジ
ョセフソン接合１がスイッチし、また入力信号が電流値
Ｉ２を越えた時間ｔ２でジョセフソン接合２がスイッチ
する。時間ｔ２−ｔ１が遅延時間ｔに相当する。負荷抵
抗6,7の値Ｒ１，Ｒ２はそれぞれI1R1Vg，I2R2Vg（V
g：ジョセフソン接合のギャップ電圧）、出力抵抗104,1
05の値R3,R4はI3R3<Vg,I3I4<Vgとなるように設定する。
また臨界電流値I1,I2,I3はI3<I1<I2のように設定する。
入力抵抗の値RinはRin>>R1,R2,R3と設定し、入出力分離
を図る。ジョセフソン接合1,2がスイッチ下後、ジョセ
フソン接合102,103がスイッチし、出力側が高負荷とな
り電流は出力抵抗104,105を通って接地へ流れこむ。従
って出力信号線4,5からは等しい大きさＩ３の電流パル
スが得られる。ジョセフソン接合1,2,102,103がスイッ
チした後、入力信号がI1,I2より小さくなると、ジョセ
フソン接合1,2,102,103ともリセットし、超伝導状態に
戻る。つづいて入力信号が電流値−Ｉ１をこえた時間ｔ
３でジョセフソン接合１が再びスイッチし、入力信号が
電流値−Ｉ２をこえた時間ｔ４でジョセフソン接合２が
スイッチする。時間ｔ４−ｔ３は前述と同様に時間ｔに
相当する。その後、本実施例は前述と同様の動作を繰り
返し、タイミング信号9,10を発生し続ける。
とすると、入力信号が電流値Ｉ１を越えた時間ｔ１でジ
ョセフソン接合１がスイッチし、また入力信号が電流値
Ｉ２を越えた時間ｔ２でジョセフソン接合２がスイッチ
する。時間ｔ２−ｔ１が遅延時間ｔに相当する。負荷抵
抗6,7の値Ｒ１，Ｒ２はそれぞれI1R1Vg，I2R2Vg（V
g：ジョセフソン接合のギャップ電圧）、出力抵抗104,1
05の値R3,R4はI3R3<Vg,I3I4<Vgとなるように設定する。
また臨界電流値I1,I2,I3はI3<I1<I2のように設定する。
入力抵抗の値RinはRin>>R1,R2,R3と設定し、入出力分離
を図る。ジョセフソン接合1,2がスイッチ下後、ジョセ
フソン接合102,103がスイッチし、出力側が高負荷とな
り電流は出力抵抗104,105を通って接地へ流れこむ。従
って出力信号線4,5からは等しい大きさＩ３の電流パル
スが得られる。ジョセフソン接合1,2,102,103がスイッ
チした後、入力信号がI1,I2より小さくなると、ジョセ
フソン接合1,2,102,103ともリセットし、超伝導状態に
戻る。つづいて入力信号が電流値−Ｉ１をこえた時間ｔ
３でジョセフソン接合１が再びスイッチし、入力信号が
電流値−Ｉ２をこえた時間ｔ４でジョセフソン接合２が
スイッチする。時間ｔ４−ｔ３は前述と同様に時間ｔに
相当する。その後、本実施例は前述と同様の動作を繰り
返し、タイミング信号9,10を発生し続ける。
以上のようにタイミング用の遅延時間ｔを決定する要因
はジョセフソン接合1,2の臨界電流値と入力信号であ
り、本実施例を試作したあとにも入力信号により任意の
かつ同一の大きさのタイミングパルスを得ることができ
る。
はジョセフソン接合1,2の臨界電流値と入力信号であ
り、本実施例を試作したあとにも入力信号により任意の
かつ同一の大きさのタイミングパルスを得ることができ
る。
（発明の効果） 本発明によれば、ジョセフソン接合を含むジョセフソン
接合の臨界電流値と、入力信号を制御することにより任
意のかつ同一の大きさのタイミングパルスを発生するこ
とが可能である。また遅延線を用いる事に比べ非常に小
型化され（例えば実施例では10×10μm2で実現可能）高
集積化に適している。さらに単一のジョセフソン接合だ
けでも実施例に示すごとく、本発明のタイミング信号発
生装置を構成することができるので作製も容易である。
接合の臨界電流値と、入力信号を制御することにより任
意のかつ同一の大きさのタイミングパルスを発生するこ
とが可能である。また遅延線を用いる事に比べ非常に小
型化され（例えば実施例では10×10μm2で実現可能）高
集積化に適している。さらに単一のジョセフソン接合だ
けでも実施例に示すごとく、本発明のタイミング信号発
生装置を構成することができるので作製も容易である。
第１図は本発明の実施例の等価回路図、第２図は本発明
の従来例の模式図、第３図は入力信号の波形を示す図。 それぞれの図において、 1,2,102,103……ジョセフソン接合 3,13……入力信号線 4,5,14,15……出力信号線 6,7……負荷抵抗 104,105……出力抵抗 8,16……入力信号 9,10,17,18……出力信号 11,12……遅延線 110,111……入力抵抗 を示す。
の従来例の模式図、第３図は入力信号の波形を示す図。 それぞれの図において、 1,2,102,103……ジョセフソン接合 3,13……入力信号線 4,5,14,15……出力信号線 6,7……負荷抵抗 104,105……出力抵抗 8,16……入力信号 9,10,17,18……出力信号 11,12……遅延線 110,111……入力抵抗 を示す。
Claims (1)
- 【請求項１】異なった臨界電流値を有する複数のジョセ
フソン接合を用いるタイミング信号発生回路であって、
それぞれのジョセフソン接合は入力信号線と出力信号線
を有し、該各入力信号線はそれぞれ入力抵抗を介し並列
に結合されて入力信号が印加され、前記各出力信号線に
は負荷抵抗を介して、一方が基準電位点に接続された出
力抵抗の他端を接続し、前記負荷抵抗と該出力抵抗との
接続点から出力ジョセフソン接合を介して出力信号を得
ることを特徴としたタイミング信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63125908A JPH0646699B2 (ja) | 1988-05-25 | 1988-05-25 | タイミング信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63125908A JPH0646699B2 (ja) | 1988-05-25 | 1988-05-25 | タイミング信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01296807A JPH01296807A (ja) | 1989-11-30 |
| JPH0646699B2 true JPH0646699B2 (ja) | 1994-06-15 |
Family
ID=14921887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63125908A Expired - Lifetime JPH0646699B2 (ja) | 1988-05-25 | 1988-05-25 | タイミング信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646699B2 (ja) |
-
1988
- 1988-05-25 JP JP63125908A patent/JPH0646699B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01296807A (ja) | 1989-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Benz et al. | Stable 1 volt programmable voltage standard | |
| JPH0646699B2 (ja) | タイミング信号発生装置 | |
| EP0066239B1 (en) | Pulse generation circuit using at least one josephson junction device | |
| JPH0646700B2 (ja) | タイミング信号発生装置 | |
| US4158224A (en) | Inverter apparatus | |
| US4144465A (en) | Self-resetting Josephson device circuit | |
| JPH0646701B2 (ja) | タイミング信号発生装置 | |
| KR0143786B1 (ko) | 피제어 플럭스 페라이트 위상변성기용의 간이 구동기 | |
| US3943383A (en) | Superconductive circuit level converter | |
| US4489424A (en) | Frequency divider making use of Josephson junction circuits | |
| JPH01296810A (ja) | タイミング信号発生装置 | |
| JPH07303039A (ja) | 出力電流回路およびカスコード回路からの制御電流出力を発生する方法 | |
| US4603263A (en) | Josephson pulse generator of current injection type | |
| JPH08274600A (ja) | Ｃｍｏｓ型可変遅延回路 | |
| JPH08275383A (ja) | 突入電流防止回路 | |
| KR100258182B1 (ko) | 이중주파수 출력소자 | |
| JPH0369214B2 (ja) | ||
| US4216386A (en) | Charge coupled device with reduced power consumption upon charge transfer | |
| US4941075A (en) | Timing correction for square wave inverter power poles | |
| JPH0310199B2 (ja) | ||
| JP2939543B1 (ja) | 超伝導サンプリング測定回路 | |
| JP3120710B2 (ja) | 超電導遅延素子 | |
| JPH03204221A (ja) | 高速パルス発生回路 | |
| JPS6360928B2 (ja) | ||
| YAMADA et al. | Experimental fabrication of Josephson integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |