JPH03204221A - 高速パルス発生回路 - Google Patents
高速パルス発生回路Info
- Publication number
- JPH03204221A JPH03204221A JP34423589A JP34423589A JPH03204221A JP H03204221 A JPH03204221 A JP H03204221A JP 34423589 A JP34423589 A JP 34423589A JP 34423589 A JP34423589 A JP 34423589A JP H03204221 A JPH03204221 A JP H03204221A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- rtd
- terminal
- transmission elements
- high speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、共鳴トンネルダイオードを用いた高速パルス
発生回路の改良に関するものである。
発生回路の改良に関するものである。
〈従来の技術〉
高速のサンプリングを行うためには高速の立上がりまた
は立ち下がりの電圧パルスが必要とされる。
は立ち下がりの電圧パルスが必要とされる。
第４図は共鳴トンネルダイオード（Ｒｅ５ｏｎａｎｔ
Ｔｕｎｎｅｌｌｉｎｇ Ｄｉｏｄｅ 、以下ＲＴＤと呼
ぶ）の＄流電圧特性を示す特性曲線図、第５図はその動
作を説明するための回路図である。第４図において■。
Ｔｕｎｎｅｌｌｉｎｇ Ｄｉｏｄｅ 、以下ＲＴＤと呼
ぶ）の＄流電圧特性を示す特性曲線図、第５図はその動
作を説明するための回路図である。第４図において■。
■、はそれぞれ負性抵抗特性のピーク電圧およびバレイ
電圧、■、はピーク電流である。電圧■３か０■から徐
々に上昇してゆくと、抵抗Ｒによって決まる負荷直線は
第４図の１のように引かれ、ＲＴＤ Ｄｏの電圧と電流
はａ点となる。さらに■３が上がって行くにしたがって
負荷直線も上方に移動し、２の負荷直線に達すると、Ｒ
ＴＤ Ｄｏの電圧はｂ点から０点へ急速に増加する。
電圧、■、はピーク電流である。電圧■３か０■から徐
々に上昇してゆくと、抵抗Ｒによって決まる負荷直線は
第４図の１のように引かれ、ＲＴＤ Ｄｏの電圧と電流
はａ点となる。さらに■３が上がって行くにしたがって
負荷直線も上方に移動し、２の負荷直線に達すると、Ｒ
ＴＤ Ｄｏの電圧はｂ点から０点へ急速に増加する。
このｂ点から０点への変化は非常に遠いため、これを利
用して立上がりの非常に速いパルス電圧を作ることがで
きる。
用して立上がりの非常に速いパルス電圧を作ることがで
きる。
〈発明が解決しようとする課題〉
しかしながら、上記のＲＴＤの立上がりの速さも数ｐｓ
程度が限界となる。すなわち、ＲＴＤの等価回路を第６
図で示すと、ｂ点から０点への変化の速さはＲＴＤの容
量Ｃ（Ｖｄ）とこれを充電するピーク電流Ｉ、で決定さ
れる。ピーク電流Ｉ、は＄流源出力Ｉ、（Ｖ、）がとる
１つの値である。Ｒｓは等個直列抵抗である。ここでピ
ーク電流ＩＰが小さいと充電時間が長くなるため立上が
りが遅くなり、ピーク電流Ｉ、を大きくするとＲＴＤの
寸法が大きくなって容Ｊｌｃ （ｖｄ）が大きくなるの
で、やはり立上がりが遅くなってしまう。
程度が限界となる。すなわち、ＲＴＤの等価回路を第６
図で示すと、ｂ点から０点への変化の速さはＲＴＤの容
量Ｃ（Ｖｄ）とこれを充電するピーク電流Ｉ、で決定さ
れる。ピーク電流Ｉ、は＄流源出力Ｉ、（Ｖ、）がとる
１つの値である。Ｒｓは等個直列抵抗である。ここでピ
ーク電流ＩＰが小さいと充電時間が長くなるため立上が
りが遅くなり、ピーク電流Ｉ、を大きくするとＲＴＤの
寸法が大きくなって容Ｊｌｃ （ｖｄ）が大きくなるの
で、やはり立上がりが遅くなってしまう。
したがって数ｐｓ／１０〜数ｐｓの超高速サンプリング
等を行う場合には立上がりの速度が不十分となる。
等を行う場合には立上がりの速度が不十分となる。
本発明は上記の問題を解決するためになされたもので、
ＲＴＤ １個の場合の立上がりよりもさらに高速の立上
がりを行う高速パルス発生回路を実現することを目的と
する。
ＲＴＤ １個の場合の立上がりよりもさらに高速の立上
がりを行う高速パルス発生回路を実現することを目的と
する。
く課題を解決するための手段〉
本発明に係る高速パルス発生回路はインダクタンス成分
を有し直列に接続する複数の伝送素子と、この伝送素子
の初段の一端に電圧信号を印加する電圧発生回路と、前
記各伝送素子の各他端とコモンの間に接続する複数の共
鳴トンネルダイオードとを備え、伝送素子の最終段のｆ
ｌ！！端から高速の立上がりまたは立ち下がりで変化す
る電圧信号を出力するように構成したことを特徴とする
。
を有し直列に接続する複数の伝送素子と、この伝送素子
の初段の一端に電圧信号を印加する電圧発生回路と、前
記各伝送素子の各他端とコモンの間に接続する複数の共
鳴トンネルダイオードとを備え、伝送素子の最終段のｆ
ｌ！！端から高速の立上がりまたは立ち下がりで変化す
る電圧信号を出力するように構成したことを特徴とする
。
く作用〉
伝送素子のインダクタンス成分によりＲＴＤの負荷直線
が変化するため、電圧変化が後段へ伝搬するにしたがい
、負性抵抗部分における電圧変化量が増加し、立上がり
または立ち下がり時間が短縮される。
が変化するため、電圧変化が後段へ伝搬するにしたがい
、負性抵抗部分における電圧変化量が増加し、立上がり
または立ち下がり時間が短縮される。
〈実施例〉
以下、図面を用いて本発明の詳細な説明する。
第１図は本発明に係る高速パルス発生回路の一実施例を
示す構成ブロック図である。■３は比較的緩かな立上が
り電圧を発生するための信号源、Ｒはその一端が信号源
Ｖ、の一端に接続しＲＴＤ Ｄの動作点を決めるための直列抵抗である。信号源■
および直列抵抗Ｒ１ｏは電圧発生回路を構成する。２１
〜Ｚｎは伝送線路の各部分からなる複数の伝送素子で、
それぞれがインダクタンス成分を有し直列接続する。■
１〜Ｖｎは各伝送素子Ｚ１〜Ｚ の端子電圧を示す、初
段の伝送素子ｚ１の一端は直列抵抗Ｒ１ｎの他端に接続
する。各伝送素子２１〜Ｚｏの＠端とコモンの間にはＲ
ＴＤＤ１〜Ｄ、がそれぞれ接続し、最終段の伝送素子Ｚ
の他端とコモンの間にはさらに負荷抵抗Ｒ８゜１か接
続する。
示す構成ブロック図である。■３は比較的緩かな立上が
り電圧を発生するための信号源、Ｒはその一端が信号源
Ｖ、の一端に接続しＲＴＤ Ｄの動作点を決めるための直列抵抗である。信号源■
および直列抵抗Ｒ１ｏは電圧発生回路を構成する。２１
〜Ｚｎは伝送線路の各部分からなる複数の伝送素子で、
それぞれがインダクタンス成分を有し直列接続する。■
１〜Ｖｎは各伝送素子Ｚ１〜Ｚ の端子電圧を示す、初
段の伝送素子ｚ１の一端は直列抵抗Ｒ１ｎの他端に接続
する。各伝送素子２１〜Ｚｏの＠端とコモンの間にはＲ
ＴＤＤ１〜Ｄ、がそれぞれ接続し、最終段の伝送素子Ｚ
の他端とコモンの間にはさらに負荷抵抗Ｒ８゜１か接
続する。
］記のような構成の高速パルス発生回路の動作を第２図
のＲＴＤの電流電圧特性および第３図のＲＴＤの端子電
圧のタイムチャートを用いて次に説明する。第１図の回
路で■３が０■から上昇してゆくと、Ｖ 、 Ｒｉｏ
、 ｚｌおよびＲＴＤ Ｄ１の特性で決まる初段のＲ
ＴＤ Ｄｌの動作点が第２図の過度的な負荷直線３上
のｄ点からｅ点に急速に変化する。このときの変化の速
度は第６図の等価回路におけるＲＴＤの容量Ｃ（Ｖ、
）をｄ点とｅ点の電流の差で放電する時間で決まるので
、ピーク電流Ｉ、の大きさに依存する。伝送素子におけ
る遅延で、ＲＴＤ Ｄ、がｄ点からｅ点への変化を終
えた状態で、２段目のＲＴＤ Ｄ２も同様に変化しよう
とする。信号源ＶｓはＤｌのピーり電：ａＩ の制限
を受け、１１以上のＳ流を流せないでいたが、Ｖｌがｅ
点に変化したため、ピーク電流Ｉ、の制限を受けない電
流を流せることになる。その結果、Ｄ２の端子電圧ｖ２
かｄ点からｅ点に変化するときには、ピーク電流Ｉ、に
制限されない電流で容量Ｃ（Ｖｄ ）を放電させること
ができ、１段目より速い変化となる。したがってＲＴＤ
を複数段経過してゆくと、後段はど立上がり時間は短く
なり、最終的にＲＴＤの容量で決まる立上がり時間迄短
縮される。さらに伝送線路の各部分２１〜２．はインダ
クタンス成分を有するので、立上がりが速くなるほどイ
ンピーダンスが大きくなり、後段へ行くほど、第２図の
４に示すように過度的な負荷直線の傾きが緩かになる。
のＲＴＤの電流電圧特性および第３図のＲＴＤの端子電
圧のタイムチャートを用いて次に説明する。第１図の回
路で■３が０■から上昇してゆくと、Ｖ 、 Ｒｉｏ
、 ｚｌおよびＲＴＤ Ｄ１の特性で決まる初段のＲ
ＴＤ Ｄｌの動作点が第２図の過度的な負荷直線３上
のｄ点からｅ点に急速に変化する。このときの変化の速
度は第６図の等価回路におけるＲＴＤの容量Ｃ（Ｖ、
）をｄ点とｅ点の電流の差で放電する時間で決まるので
、ピーク電流Ｉ、の大きさに依存する。伝送素子におけ
る遅延で、ＲＴＤ Ｄ、がｄ点からｅ点への変化を終
えた状態で、２段目のＲＴＤ Ｄ２も同様に変化しよう
とする。信号源ＶｓはＤｌのピーり電：ａＩ の制限
を受け、１１以上のＳ流を流せないでいたが、Ｖｌがｅ
点に変化したため、ピーク電流Ｉ、の制限を受けない電
流を流せることになる。その結果、Ｄ２の端子電圧ｖ２
かｄ点からｅ点に変化するときには、ピーク電流Ｉ、に
制限されない電流で容量Ｃ（Ｖｄ ）を放電させること
ができ、１段目より速い変化となる。したがってＲＴＤ
を複数段経過してゆくと、後段はど立上がり時間は短く
なり、最終的にＲＴＤの容量で決まる立上がり時間迄短
縮される。さらに伝送線路の各部分２１〜２．はインダ
クタンス成分を有するので、立上がりが速くなるほどイ
ンピーダンスが大きくなり、後段へ行くほど、第２図の
４に示すように過度的な負荷直線の傾きが緩かになる。
負荷直線４でｆ点からｇ点への電圧変化はａ点からｅ点
への電圧変化より大きいので、後段へ行くほど出力電圧
の立上がりの速い部分が大きく成長してゆく、第３図は
この様子を示す図で、（Ａ）（Ｂ）（Ｃ）はそれぞれ１
，２．ｎ段目のＲＴＤＤｉ 、 Ｄ２ 、 Ｄｒｚ７）
端子１圧Ｖｌ 、 Ｖ２ 、 Ｖｎの変化を示し、ΔＶ
、ΔＶ２．Δｖｏは各ＲＴ１ Ｄで急速に立上がる部分を示す、ｌ＆終段のＲＴＤＤｌ
ｌからは立上がり時間の非常に短縮された信号Ｖ。ｕｔ
が出力される。
への電圧変化より大きいので、後段へ行くほど出力電圧
の立上がりの速い部分が大きく成長してゆく、第３図は
この様子を示す図で、（Ａ）（Ｂ）（Ｃ）はそれぞれ１
，２．ｎ段目のＲＴＤＤｉ 、 Ｄ２ 、 Ｄｒｚ７）
端子１圧Ｖｌ 、 Ｖ２ 、 Ｖｎの変化を示し、ΔＶ
、ΔＶ２．Δｖｏは各ＲＴ１ Ｄで急速に立上がる部分を示す、ｌ＆終段のＲＴＤＤｌ
ｌからは立上がり時間の非常に短縮された信号Ｖ。ｕｔ
が出力される。
このような構成の高速パルス発生回路によれば、伝送線
路とＲＴＤが交互に接続することにより、ＲＴ Ｄ単体
の場合以上に短縮された立上がり時間の電圧信号を発生
することができる。
路とＲＴＤが交互に接続することにより、ＲＴ Ｄ単体
の場合以上に短縮された立上がり時間の電圧信号を発生
することができる。
また抵抗Ｒ１の値が小さくてもインダクタンスの効果で
負荷線が寝るため出力が増える。すなわちＲ４によらず
出力電圧をＲＴＤの電流電圧特性で決まる最大値道増大
することができる。
負荷線が寝るため出力が増える。すなわちＲ４によらず
出力電圧をＲＴＤの電流電圧特性で決まる最大値道増大
することができる。
なお上記の実施例において、ＲＴＤは基本的に１、−性
が対称なので、バイアス電圧等を逆極性にすることによ
りパルス信号の立下がりを高速化することができる。
が対称なので、バイアス電圧等を逆極性にすることによ
りパルス信号の立下がりを高速化することができる。
また第１図の伝送素子２１〜Ｚｏとして伝送線路の各部
分を用いる代りに、個別のインタフタンス素子を用いて
もよい。
分を用いる代りに、個別のインタフタンス素子を用いて
もよい。
〈発明の効果〉
以上述べたように本発明によれば、ＲＴＤ１個の場合の
立上がりよりもさらに高速の立上がりの信号を発生する
高速パルス発生回路を簡単な構成で実現することができ
る。
立上がりよりもさらに高速の立上がりの信号を発生する
高速パルス発生回路を簡単な構成で実現することができ
る。
第１図は本発明に係る高速パルス発生回路の一実施例を
示す構成ブロック図、第２図は第１図装置の動作を示す
説明図、第３図は第１図装置の動作を示すタイムチャー
ト、第４図はＲＴＤ単体の動作を示す説明図、第５図は
ＲＴＤ単体を使用した従来の高速パルス発生回路を示す
回路図、第６図はＲＴＤの等価回路図である。 Ｄ１〜Ｄ０・・・共鳴トンネルタイオード、７１〜Ｚ
・・・伝送素子、■、・・・電圧発生回路。 第７図 第４図 第２図 第５図 に 第３図 第り図
示す構成ブロック図、第２図は第１図装置の動作を示す
説明図、第３図は第１図装置の動作を示すタイムチャー
ト、第４図はＲＴＤ単体の動作を示す説明図、第５図は
ＲＴＤ単体を使用した従来の高速パルス発生回路を示す
回路図、第６図はＲＴＤの等価回路図である。 Ｄ１〜Ｄ０・・・共鳴トンネルタイオード、７１〜Ｚ
・・・伝送素子、■、・・・電圧発生回路。 第７図 第４図 第２図 第５図 に 第３図 第り図
Claims (1)
- インダクタンス成分を有し直列に接続する複数の伝送素
子と、この伝送素子の初段の一端に電圧信号を印加する
電圧発生回路と、前記各伝送素子の各他端とコモンの間
に接続する複数の共鳴トンネルダイオードとを備え、伝
送素子の最終段の他端から高速の立上がりまたは立ち下
がりで変化する電圧信号を出力するように構成したこと
を特徴とする高速パルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34423589A JP2730239B2 (ja) | 1989-12-29 | 1989-12-29 | 高速パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34423589A JP2730239B2 (ja) | 1989-12-29 | 1989-12-29 | 高速パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03204221A true JPH03204221A (ja) | 1991-09-05 |
| JP2730239B2 JP2730239B2 (ja) | 1998-03-25 |
Family
ID=18367676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34423589A Expired - Fee Related JP2730239B2 (ja) | 1989-12-29 | 1989-12-29 | 高速パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2730239B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211499A (ja) * | 2007-02-26 | 2008-09-11 | Fujitsu Ltd | 非線形伝送線路を利用したインパルス発生器 |
| JP2011233994A (ja) * | 2010-04-26 | 2011-11-17 | Koji Ochi | パルス発生器、パルス整形方法 |
-
1989
- 1989-12-29 JP JP34423589A patent/JP2730239B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211499A (ja) * | 2007-02-26 | 2008-09-11 | Fujitsu Ltd | 非線形伝送線路を利用したインパルス発生器 |
| JP2011233994A (ja) * | 2010-04-26 | 2011-11-17 | Koji Ochi | パルス発生器、パルス整形方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2730239B2 (ja) | 1998-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62233912A (ja) | 可変遅延回路 | |
| KR0153244B1 (ko) | 펄스신호 발생회로 | |
| JPH03204221A (ja) | 高速パルス発生回路 | |
| EP0087707A2 (en) | Pulse delay circuit | |
| JPS5924561B2 (ja) | 電子制御可能な増幅要素または減衰要素の伝送量を制御する制御量発生回路 | |
| JPH06150033A (ja) | 重み付き加算回路 | |
| EP0289818A2 (en) | A non-inverting repeater circuit for use in semiconductor circuit interconnections | |
| JPH0993086A (ja) | スイッチトキャパシタ回路及びこれを用いた信号処理回路 | |
| JPS6451718A (en) | Counter circuit | |
| SU1707548A1 (ru) | Устройство дл измерени переходно-остаточного падени напр жени | |
| US3629714A (en) | Electronic sampling and hold circuit | |
| JPH09189724A (ja) | ピーク検出回路 | |
| JP2669296B2 (ja) | サンプルホールド回路 | |
| JP2002009553A (ja) | 検波回路 | |
| JPH03216023A (ja) | Ａ／ｄ変換器 | |
| JPH0292044A (ja) | 伝送回路 | |
| JPS6125119Y2 (ja) | ||
| SU1539961A1 (ru) | Каскодный усилитель | |
| JP2532228B2 (ja) | パルス整形器 | |
| JPH01231432A (ja) | デジタルアナログ変換器 | |
| KR870002050Y1 (ko) | 모드 셀렉터(mode selector) | |
| JP2827622B2 (ja) | 半導体装置の測定方法 | |
| JPS62178011A (ja) | 複数の閾値電圧を持つ電圧比較回路 | |
| KR830002298B1 (ko) | 전하전송 소자의 클록킹 신호 구동회로 | |
| US6775627B1 (en) | Method and/or software for determining the capacitance of an analog/mixed signal circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |