JPH0648486B2 - ベクトルデ−タ処理装置 - Google Patents
ベクトルデ−タ処理装置Info
- Publication number
- JPH0648486B2 JPH0648486B2 JP61237851A JP23785186A JPH0648486B2 JP H0648486 B2 JPH0648486 B2 JP H0648486B2 JP 61237851 A JP61237851 A JP 61237851A JP 23785186 A JP23785186 A JP 23785186A JP H0648486 B2 JPH0648486 B2 JP H0648486B2
- Authority
- JP
- Japan
- Prior art keywords
- vector
- vector register
- data
- processing device
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
- G06F15/8092—Array of vector units
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はベクトルデータ処理装置に関するものである。
従来のベクトルデータ処理装置では，データ処理速度を
上げるために，単位ベクトル当りの保持できるベクトル
データの数をｎとして，ｎ個（ｎ１）のベクトルデー
タを保持するベクトルレジスタを複数個備え，該ベクト
ルレジスタから送り出されるベクトルデータを受けて演
算処理を行なう複数の演算器を有する処理装置を複数個
（ｍ個）設け，これらの処理装置は１つのベクトル命令
を1/mづつ分担して処理するよう構成されている。
上げるために，単位ベクトル当りの保持できるベクトル
データの数をｎとして，ｎ個（ｎ１）のベクトルデー
タを保持するベクトルレジスタを複数個備え，該ベクト
ルレジスタから送り出されるベクトルデータを受けて演
算処理を行なう複数の演算器を有する処理装置を複数個
（ｍ個）設け，これらの処理装置は１つのベクトル命令
を1/mづつ分担して処理するよう構成されている。
第２図は従来のベクトルデータ処理装置を示すブロック
図で，説明の簡略のため演算器及び制御部は図示してい
ない。ベクトルレジスタ１０−１とベクトルレジスタ２
０−１は同一のベクトルレジスタ番号をもつベクトルレ
ジスタであり，ベクトルレジスタ１０−１は，ベクトル
要素番号０，２，４……２ｎ−２のｎ個のベクトルデー
タを保持し，ベクトルレジスタ２０−１はベクトル要素
番号１，３，５……２ｎ−１のｎ個のベクトルデータを
保持するもので，計２ｎ要素のベクトルデータを保持す
ることができる。同様にベクトルレジスタ１０−２とベ
クトルレジスタ２０−２，ベクトルレジスタ１０−３と
ベクトルレジスタ２０−３及びベクトルレジスタ１０−
４とベクトルレジスタ２０−４はそれぞれ同一のベクト
ルレジスタ番号を持ち，２ｎ要素のベクトルデータを保
持することができる。
図で，説明の簡略のため演算器及び制御部は図示してい
ない。ベクトルレジスタ１０−１とベクトルレジスタ２
０−１は同一のベクトルレジスタ番号をもつベクトルレ
ジスタであり，ベクトルレジスタ１０−１は，ベクトル
要素番号０，２，４……２ｎ−２のｎ個のベクトルデー
タを保持し，ベクトルレジスタ２０−１はベクトル要素
番号１，３，５……２ｎ−１のｎ個のベクトルデータを
保持するもので，計２ｎ要素のベクトルデータを保持す
ることができる。同様にベクトルレジスタ１０−２とベ
クトルレジスタ２０−２，ベクトルレジスタ１０−３と
ベクトルレジスタ２０−３及びベクトルレジスタ１０−
４とベクトルレジスタ２０−４はそれぞれ同一のベクト
ルレジスタ番号を持ち，２ｎ要素のベクトルデータを保
持することができる。
ベクトルレジスタ１０−１とベクトルレジスタ２０−１
をベクトルレジスタ番号１，ベクトルレジスタ１０−２
とベクトルレジスタ２０−２をベクトルレジスタ番号
２，ベクトルレジスタ１０−３とベクトルレジスタ２０
−３をベクトルレジスタ番号３，ベクトルレジスタ１０
−４とベクトルレジスタ２０−４をベクトルレジスタ番
号４として，ベクトルレジスタ間のベクトルデータ移送
を行なう場合，第３図に示すような命令にて，例えばＲ
１部で移送先ベクトルレジスタ番号１を，Ｒ３で移送元
ベクトルレジスタ番号２を，Ｃ部で移送元ベクトルレジ
スタ番号２のデータ移送開始要素番号０をそれぞれ指定
する。命令によって指定されたベクトルレジスタ番号２
に対応する処理装置１内のベクトルレジスタ１０−２と
処理装置２内のベクトルレジスタ２０−２は同時にベク
トルデータの読出しを開始し，ベクトルレジスタ１０−
２から要素番号０のベクトルデータを，またベクトルレ
ジスタ２０−２から要素番号１のベクトルデータを読出
して，それぞれ選択回路１１及び選択回路２１へ入力
し，選択回路１１及び選択回路２１を介して分配回路３
へ移送する。分配回路３は入力されたベクトルデータを
処理装置に分配する機能を持ち，選択回路１１の出力を
分配回路１２へ，また選択回路２１の出力を分配回路２
２へ分配する。分配回路１２及び分配回路２２は命令に
よって従定された移送先ベクトルレジスタ番号１のベク
トルレジスタにベクトルデータをそれぞれ分配する。こ
れらの処理は他のベクトル命令で既に指定されている要
素数分だけ順次行なわれる。データ移送開始要素番号が
処理装置１以外のベクトルレジスタに割振られているも
の，例えば１，３，５……２ｎ−１であれば，分配回路
３は選択回路２１の出力を分配回路１２へ，また選択回
路１１の出力を分配回路２２へ分配するよう制御され
る。
をベクトルレジスタ番号１，ベクトルレジスタ１０−２
とベクトルレジスタ２０−２をベクトルレジスタ番号
２，ベクトルレジスタ１０−３とベクトルレジスタ２０
−３をベクトルレジスタ番号３，ベクトルレジスタ１０
−４とベクトルレジスタ２０−４をベクトルレジスタ番
号４として，ベクトルレジスタ間のベクトルデータ移送
を行なう場合，第３図に示すような命令にて，例えばＲ
１部で移送先ベクトルレジスタ番号１を，Ｒ３で移送元
ベクトルレジスタ番号２を，Ｃ部で移送元ベクトルレジ
スタ番号２のデータ移送開始要素番号０をそれぞれ指定
する。命令によって指定されたベクトルレジスタ番号２
に対応する処理装置１内のベクトルレジスタ１０−２と
処理装置２内のベクトルレジスタ２０−２は同時にベク
トルデータの読出しを開始し，ベクトルレジスタ１０−
２から要素番号０のベクトルデータを，またベクトルレ
ジスタ２０−２から要素番号１のベクトルデータを読出
して，それぞれ選択回路１１及び選択回路２１へ入力
し，選択回路１１及び選択回路２１を介して分配回路３
へ移送する。分配回路３は入力されたベクトルデータを
処理装置に分配する機能を持ち，選択回路１１の出力を
分配回路１２へ，また選択回路２１の出力を分配回路２
２へ分配する。分配回路１２及び分配回路２２は命令に
よって従定された移送先ベクトルレジスタ番号１のベク
トルレジスタにベクトルデータをそれぞれ分配する。こ
れらの処理は他のベクトル命令で既に指定されている要
素数分だけ順次行なわれる。データ移送開始要素番号が
処理装置１以外のベクトルレジスタに割振られているも
の，例えば１，３，５……２ｎ−１であれば，分配回路
３は選択回路２１の出力を分配回路１２へ，また選択回
路１１の出力を分配回路２２へ分配するよう制御され
る。
すなわち，１つのデータ移送命令によって分配回路３は
独占使用されることになる。
独占使用されることになる。
従って，上述した従来のベクトルデータ処理装置は１つ
のデータ移送命令の処理が終了するまで他のデータ移送
命令を実行することができず，処理の高速化が期待でき
ない欠点があった。
のデータ移送命令の処理が終了するまで他のデータ移送
命令を実行することができず，処理の高速化が期待でき
ない欠点があった。
本発明は従来のベクトルデータ処理装置のこのような欠
点を除去し，命令による処理装置間のベクトルデータの
移送と並行して処理装置内のベクトルデータ移送を行な
えるようにしたものである。
点を除去し，命令による処理装置間のベクトルデータの
移送と並行して処理装置内のベクトルデータ移送を行な
えるようにしたものである。
本発明によれば，複数のベクトルデータを保持するベク
トルレジスタを複数個備えた処理装置をｍ固有し，これ
ら処理装置は１つのベクトル命令によってベクトル要素
を1/mずつ分担して処理するベクトルデータ処理装置に
おいて，前記ベクトルレジスタの読出しデータを選択す
る選択回路及びこの選択回路の出力を移送先のベクトル
レジスタへ分配する分配回路を，処理装置内のデータ移
送に使用するものと処理装置間のデータ移送に使用する
ものとに区分して設け，且つ処理装置内のデータ移送の
ためのパスを設けることを特徴とするベクトルデータ処
理装置が得られる。
トルレジスタを複数個備えた処理装置をｍ固有し，これ
ら処理装置は１つのベクトル命令によってベクトル要素
を1/mずつ分担して処理するベクトルデータ処理装置に
おいて，前記ベクトルレジスタの読出しデータを選択す
る選択回路及びこの選択回路の出力を移送先のベクトル
レジスタへ分配する分配回路を，処理装置内のデータ移
送に使用するものと処理装置間のデータ移送に使用する
ものとに区分して設け，且つ処理装置内のデータ移送の
ためのパスを設けることを特徴とするベクトルデータ処
理装置が得られる。
次に，本発明について図面を参照して説明する。第１図
は本発明の一実施例を示すブロック図であり，処理装置
１は４個のベクトルレジスタ１０−１〜１０−４，各ベ
クトルレジスタの出力を選択しておのおのベクトルデー
タを出力する２個の選択回路１１及び選択回路１３，選
択回路１３で選択されたベクトルデータをベクトルレジ
スタ１０−１〜１０−４に分配する分配回路１４，なら
びに分配回路３で分配されたベクトルデータをベクトル
レジスタ１０−１〜１０−４に分配する分配回路１２で
構成される。同様に処理装置２も４個のベクトルレジス
タ２０−１〜２０−４，各ベクトルレジスタの出力を選
択しておのおのベクトルデータを出力する２個の選択回
路２１及び選択回路２３，選択回路２３で選択されたベ
クトルデータをベクトルレジスタ２０−１〜２０−４に
分配する分配回路２４，ならびに分配回路３で分配され
たベクトルデータをベクトルレジスタ２０−１〜２０−
４に分配する分配回路２２で構成される。
は本発明の一実施例を示すブロック図であり，処理装置
１は４個のベクトルレジスタ１０−１〜１０−４，各ベ
クトルレジスタの出力を選択しておのおのベクトルデー
タを出力する２個の選択回路１１及び選択回路１３，選
択回路１３で選択されたベクトルデータをベクトルレジ
スタ１０−１〜１０−４に分配する分配回路１４，なら
びに分配回路３で分配されたベクトルデータをベクトル
レジスタ１０−１〜１０−４に分配する分配回路１２で
構成される。同様に処理装置２も４個のベクトルレジス
タ２０−１〜２０−４，各ベクトルレジスタの出力を選
択しておのおのベクトルデータを出力する２個の選択回
路２１及び選択回路２３，選択回路２３で選択されたベ
クトルデータをベクトルレジスタ２０−１〜２０−４に
分配する分配回路２４，ならびに分配回路３で分配され
たベクトルデータをベクトルレジスタ２０−１〜２０−
４に分配する分配回路２２で構成される。
分配回路３は処理装置１及び処理装置２から出力される
ベクトルデータを受けてアライン処理し，再び処理装置
１及び処理装置２に出力する回路である。尚，処理装置
１及び処理装置２にはそれぞれ複数個の演算器を含む
が，本発明とは直接関係しないので省略している。
ベクトルデータを受けてアライン処理し，再び処理装置
１及び処理装置２に出力する回路である。尚，処理装置
１及び処理装置２にはそれぞれ複数個の演算器を含む
が，本発明とは直接関係しないので省略している。
ベクトルレジスタ１０−１〜１０−４にはそれぞれ異な
るベクトルレジスタ番号を付与していて，例えばベクト
ルレジスタ１０−１にはベクトルレジスタ番号１，ベク
トルレジスタ１０−２にはベクトルレジスタ番号２，ベ
クトルレジスタ１０−３にはベクトルレジスタ番号３，
ベクトルレジスタ１０−４にはベクトルレジスタ番号４
を付与する。ベクトルレジスタ２０−１〜２０−４も同
様にそれぞれ異なるベクトルレジスタ番号を付与してい
るが，ベクトルレジスタ２０−１にはベクトルレジスタ
１０−１と同一のベクトルレジスタ番号を付与し，ベク
トルレジスタ２０−２にはベクトルレジスタ１０−２，
ベクトルレジスタ２０−３にはベクトルレジスタ１０−
３，ベクトルレジスタ２０−４にはベクトルレジスタ１
０−４とそれぞれ同一のベクトルレジスタ番号を付与し
ている。同一のベクトルレジスタ番号を持つベクトルレ
ジスタは必ず対でベクトルデータを保持し，例えばベク
トルレジスタ１０−１は要素番号０，２，４，６……２
ｎ−２を，ベクトルレジスタ２０−１は要素番号１，
３，５，７……２ｎ−１を保持する。
るベクトルレジスタ番号を付与していて，例えばベクト
ルレジスタ１０−１にはベクトルレジスタ番号１，ベク
トルレジスタ１０−２にはベクトルレジスタ番号２，ベ
クトルレジスタ１０−３にはベクトルレジスタ番号３，
ベクトルレジスタ１０−４にはベクトルレジスタ番号４
を付与する。ベクトルレジスタ２０−１〜２０−４も同
様にそれぞれ異なるベクトルレジスタ番号を付与してい
るが，ベクトルレジスタ２０−１にはベクトルレジスタ
１０−１と同一のベクトルレジスタ番号を付与し，ベク
トルレジスタ２０−２にはベクトルレジスタ１０−２，
ベクトルレジスタ２０−３にはベクトルレジスタ１０−
３，ベクトルレジスタ２０−４にはベクトルレジスタ１
０−４とそれぞれ同一のベクトルレジスタ番号を付与し
ている。同一のベクトルレジスタ番号を持つベクトルレ
ジスタは必ず対でベクトルデータを保持し，例えばベク
トルレジスタ１０−１は要素番号０，２，４，６……２
ｎ−２を，ベクトルレジスタ２０−１は要素番号１，
３，５，７……２ｎ−１を保持する。
ベクトルレジスタ間のデータ移送は第３図に示す命令に
より処理される。ＯＰ部はデータ移送命令のコードを示
し，Ｒ１部は移送先ベクトルレジスタ番号を，Ｒ３部は
移送元ベクトルレジスタ番号を，Ｃ部は移送元ベクトル
レジスタのデータ移送開始要素番号をそれぞれ指定す
る。
より処理される。ＯＰ部はデータ移送命令のコードを示
し，Ｒ１部は移送先ベクトルレジスタ番号を，Ｒ３部は
移送元ベクトルレジスタ番号を，Ｃ部は移送元ベクトル
レジスタのデータ移送開始要素番号をそれぞれ指定す
る。
ベクトルレジスタ間のデータ移送において，第４図に示
すように，命令で指定されたデータ移送開始要素番号が
０である場合には，データ移送元レジスタとデータ移送
先レジスタは同一の処理装置に存在する。すなわち，処
理装置内でデータ移送を処理することができることを示
している。第４図ではデータ移送開始要素番号を０とし
たが，２，４……２ｎ−２でも同様に処理装置内でデー
タ移送を処理することができる。
すように，命令で指定されたデータ移送開始要素番号が
０である場合には，データ移送元レジスタとデータ移送
先レジスタは同一の処理装置に存在する。すなわち，処
理装置内でデータ移送を処理することができることを示
している。第４図ではデータ移送開始要素番号を０とし
たが，２，４……２ｎ−２でも同様に処理装置内でデー
タ移送を処理することができる。
Ｒ１部でベクトルレジスタ番号１を，Ｒ３部でベクトル
レジスタ番号２を，Ｃ部でデータ移送開始要素番号０を
指定したデータ移送命令の処理を詳細に説明する。命令
によって指定された移送元ベクトルレジスタ番号２に対
応する処理装置１内のベクトルレジスタ１０−２と，処
理装置２内のベクトルレジスタ２０−２は同時にベクト
ルデータの読出しを開始し，ベクトルレジスタ１０−２
から要素番号０のベクトルデータを，またベクトルレジ
スタ２０−２から要素番号１のベクトルデータを読出し
て，それぞれ選択回路１３及び選択回路２３へ入力す
る。選択回路１３及び選択回路２３で選択されたベクト
ルデータはパス１５，２５を経て分配回路１４及び分配
回路２４へ出力され，分配回路１４及び分配回路２４で
命令によって指定された移送先ベクトルレジスタ番号
１，すなわち，ベクトルレジスタ１０−１及びベクトル
レジスタ２０−１へ分配される。ベクトルレジスタ１０
−１は分配回路１４から出力されたベクトルデータを要
素番号０のエリアに格納し，ベクトルレジスタ２０−１
は分配回路２４から出力されたベクトルデータを要素番
号１のエリアに格納する。これらの処理は他のベクトル
命令で既に指定されている要素数分だけ順次行なわれ
る。
レジスタ番号２を，Ｃ部でデータ移送開始要素番号０を
指定したデータ移送命令の処理を詳細に説明する。命令
によって指定された移送元ベクトルレジスタ番号２に対
応する処理装置１内のベクトルレジスタ１０−２と，処
理装置２内のベクトルレジスタ２０−２は同時にベクト
ルデータの読出しを開始し，ベクトルレジスタ１０−２
から要素番号０のベクトルデータを，またベクトルレジ
スタ２０−２から要素番号１のベクトルデータを読出し
て，それぞれ選択回路１３及び選択回路２３へ入力す
る。選択回路１３及び選択回路２３で選択されたベクト
ルデータはパス１５，２５を経て分配回路１４及び分配
回路２４へ出力され，分配回路１４及び分配回路２４で
命令によって指定された移送先ベクトルレジスタ番号
１，すなわち，ベクトルレジスタ１０−１及びベクトル
レジスタ２０−１へ分配される。ベクトルレジスタ１０
−１は分配回路１４から出力されたベクトルデータを要
素番号０のエリアに格納し，ベクトルレジスタ２０−１
は分配回路２４から出力されたベクトルデータを要素番
号１のエリアに格納する。これらの処理は他のベクトル
命令で既に指定されている要素数分だけ順次行なわれ
る。
一方，第５図を参照するに，命令で指定されたデータ移
送開始要素番号が１である場合には，データ移送元レジ
スタとデータ移送先レジスタは互いに異なる処理装置内
に存在し，処理装置間のデータ移送が必要であることを
示している。第５図ではデータ移送開始要素番号を１と
しているが，３，５，７……２ｎ−１でも同様に処理装
置間のデータ移送が必要である。
送開始要素番号が１である場合には，データ移送元レジ
スタとデータ移送先レジスタは互いに異なる処理装置内
に存在し，処理装置間のデータ移送が必要であることを
示している。第５図ではデータ移送開始要素番号を１と
しているが，３，５，７……２ｎ−１でも同様に処理装
置間のデータ移送が必要である。
Ｒ１部でベクトルレジスタ番号３を，Ｒ３部でベクトル
レジスタ番号４を，Ｃ部でデータ移送開始要素番号１を
指定したデータ移送命令の処理を詳細に説明する。命令
によって指定された移送元ベクトルレジスタ番号４に対
応する処理装置１内のベクトルレジスタ１０−４と，処
理装置２内のベクトルレジスタ２０−４は同時にベクト
ルデータの読出しを開始し，ベクトルレジスタ１０−４
から要素番号２のベクトルデータを，またベクトルレジ
スタ２０−４から要素番号１のベクトルデータを読出し
て，それぞれ選択回路１１及び選択回路２１へ入力す
る。選択回路１１及び選択回路２１で選択されたベクト
ルデータはともに分配回路３へ出力され，分配回路３で
選択回路１１の出力を処理装置２内の分配回路２２へ，
また選択回路２１の出力を処理装置１内の分配回路１２
へ出力するよう分配される。分配回路１２及び分配回路
２２では，分配回路３から出力されたベクトルデータ
を，命令によって指定された移送先ベクトルレジスタ番
号３すなわちベクトルレジスタ１０−３及びベクトルレ
ジスタ２０−３へ分配する。ベクトルレジスタ１０−３
は分配回路１２から出力されたベクトルデータを要素番
号０のエリアに格納し，ベクトルレジスタ２０−３は分
配回路２２から出力されたベクトルデータを要素番号１
のエリアに格納する。これらの処理は他のベクトル命令
で既に指定されている要素数分だけ順次行なわれる。
レジスタ番号４を，Ｃ部でデータ移送開始要素番号１を
指定したデータ移送命令の処理を詳細に説明する。命令
によって指定された移送元ベクトルレジスタ番号４に対
応する処理装置１内のベクトルレジスタ１０−４と，処
理装置２内のベクトルレジスタ２０−４は同時にベクト
ルデータの読出しを開始し，ベクトルレジスタ１０−４
から要素番号２のベクトルデータを，またベクトルレジ
スタ２０−４から要素番号１のベクトルデータを読出し
て，それぞれ選択回路１１及び選択回路２１へ入力す
る。選択回路１１及び選択回路２１で選択されたベクト
ルデータはともに分配回路３へ出力され，分配回路３で
選択回路１１の出力を処理装置２内の分配回路２２へ，
また選択回路２１の出力を処理装置１内の分配回路１２
へ出力するよう分配される。分配回路１２及び分配回路
２２では，分配回路３から出力されたベクトルデータ
を，命令によって指定された移送先ベクトルレジスタ番
号３すなわちベクトルレジスタ１０−３及びベクトルレ
ジスタ２０−３へ分配する。ベクトルレジスタ１０−３
は分配回路１２から出力されたベクトルデータを要素番
号０のエリアに格納し，ベクトルレジスタ２０−３は分
配回路２２から出力されたベクトルデータを要素番号１
のエリアに格納する。これらの処理は他のベクトル命令
で既に指定されている要素数分だけ順次行なわれる。
従って，処理装置内のデータ移送で使用する選択回路及
び分配回路と，処理装置間のデータ移送で使用する選択
回路及び分配回路を分離し，処理装置内のデータ移送パ
スを設けることによって，処理装置内で処理できるデー
タ移送命令と，処理装置間のデータ移送命令を同時に実
行することができる。
び分配回路と，処理装置間のデータ移送で使用する選択
回路及び分配回路を分離し，処理装置内のデータ移送パ
スを設けることによって，処理装置内で処理できるデー
タ移送命令と，処理装置間のデータ移送命令を同時に実
行することができる。
尚，本実施例では処理装置を２台としたがこれに限定さ
れるものではなく，また処理装置内のベクトルレジスタ
をそれぞれ４個としたがこれも４個に限定されるもので
はない。
れるものではなく，また処理装置内のベクトルレジスタ
をそれぞれ４個としたがこれも４個に限定されるもので
はない。
本発明は命令による処理装置間のベクトルデータ移送と
並行して処理装置内のベクトルデータ移送が行なえるた
め，データ移送処理の高速化が可能となる効果がある。
並行して処理装置内のベクトルデータ移送が行なえるた
め，データ移送処理の高速化が可能となる効果がある。
第１図は本発明の一実施例のブロック図，第２図は従来
の処理装置を示すブロック図，第３図はベクトルデータ
移送命令の命令形式を示す図，第４図は処理装置内ベク
トルデータ移送を説明する図，第５図は処理装置間ベク
トルデータ移送を説明する図である。 記号の説明：１，２は処理装置，３，１２，１４，２
２，２４は分配回路，１０−１，１０−２，１０−３，
１０−４，２０−１，２０−２，２０−３，２０−４は
ベクトルレジスタ，１１，１３，２１，２３は選択回路
をそれぞれあらわしている。
の処理装置を示すブロック図，第３図はベクトルデータ
移送命令の命令形式を示す図，第４図は処理装置内ベク
トルデータ移送を説明する図，第５図は処理装置間ベク
トルデータ移送を説明する図である。 記号の説明：１，２は処理装置，３，１２，１４，２
２，２４は分配回路，１０−１，１０−２，１０−３，
１０−４，２０−１，２０−２，２０−３，２０−４は
ベクトルレジスタ，１１，１３，２１，２３は選択回路
をそれぞれあらわしている。
Claims (1)
- 【請求項１】複数のベクトルデータを保持するベクトル
レジスタを複数個備えた処理装置をｍ固有し，これら処
理装置は１つのベクトル命令によってベクトル要素を1/
mずつ分担して処理するベクトルデータ処理装置におい
て，前記ベクトルレジスタの読出しデータを選択する選
択回路及びこの選択回路の出力を移送先のベクトルレジ
スタへ分配する分配回路を，処理装置内のデータ移送に
使用するものと処理装置間のデータ移送に使用するもの
とに区分して設け，且つ処理装置内のデータ移送のため
のパスを設けることを特徴とするベクトルデータ処理装
置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61237851A JPH0648486B2 (ja) | 1986-10-08 | 1986-10-08 | ベクトルデ−タ処理装置 |
| US07/105,028 US4860245A (en) | 1986-10-08 | 1987-10-06 | Vector data processing system comprising an I/O control for each vector data processor and another I/O control for at least one other vector data processor |
| EP87114613A EP0263500B1 (en) | 1986-10-08 | 1987-10-07 | Vector data processing system comprising an I/O control for each vector data processor and another I/O control for at least one other vector data processor |
| DE87114613T DE3788617T2 (de) | 1986-10-08 | 1987-10-07 | Vektordatenverarbeitungssystem mit einer E/A-Steuerung für jeden Vektordatenprozessor und einer anderen E/A-Steuerung für mindestens einen anderen Vektordatenprozessor. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61237851A JPH0648486B2 (ja) | 1986-10-08 | 1986-10-08 | ベクトルデ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6393070A JPS6393070A (ja) | 1988-04-23 |
| JPH0648486B2 true JPH0648486B2 (ja) | 1994-06-22 |
Family
ID=17021351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61237851A Expired - Lifetime JPH0648486B2 (ja) | 1986-10-08 | 1986-10-08 | ベクトルデ−タ処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4860245A (ja) |
| EP (1) | EP0263500B1 (ja) |
| JP (1) | JPH0648486B2 (ja) |
| DE (1) | DE3788617T2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3005626B2 (ja) * | 1988-09-21 | 2000-01-31 | 株式会社日立製作所 | データ処理システムおよびデータ転送方法 |
| US5274835A (en) * | 1988-12-20 | 1993-12-28 | Matsushita Electric Industrial Co., Ltd. | Merge device using FIFO buffers |
| US5377129A (en) * | 1990-07-12 | 1994-12-27 | Massachusetts Institute Of Technology | Particle interaction processing system |
| US5568642A (en) * | 1991-12-26 | 1996-10-22 | Institute Of Software Scientifical Constructions | Computer system with easy programming architecture and programming method therefor |
| US5424963A (en) * | 1992-11-25 | 1995-06-13 | Photon Research Associates, Inc. | Molecular dynamics simulation method and apparatus |
| DE69421103T2 (de) * | 1993-01-22 | 2000-06-08 | Matsushita Electric Industrial Co., Ltd. | Programmgesteuertes Prozessor |
| US5848260A (en) * | 1993-12-10 | 1998-12-08 | Exa Corporation | Computer system for simulating physical processes |
| US5640335A (en) * | 1995-03-23 | 1997-06-17 | Exa Corporation | Collision operators in physical process simulation |
| US5727229A (en) * | 1996-02-05 | 1998-03-10 | Motorola, Inc. | Method and apparatus for moving data in a parallel processor |
| US5838984A (en) * | 1996-08-19 | 1998-11-17 | Samsung Electronics Co., Ltd. | Single-instruction-multiple-data processing using multiple banks of vector registers |
| JP5699554B2 (ja) * | 2010-11-11 | 2015-04-15 | 富士通株式会社 | ベクトル処理回路、命令発行制御方法、及びプロセッサシステム |
| AU2018212812A1 (en) | 2017-01-26 | 2019-08-15 | Dassault Systemes Simulia Corp. | Multi-phase flow visualizations based on fluid occupation time |
| US11714040B2 (en) | 2018-01-10 | 2023-08-01 | Dassault Systemes Simulia Corp. | Determining fluid flow characteristics of porous mediums |
| US11530598B2 (en) | 2018-08-21 | 2022-12-20 | Dassault Systemes Simulia Corp. | Determination of oil removed by gas via miscible displacement in reservoir rock |
| US11847391B2 (en) | 2020-06-29 | 2023-12-19 | Dassault Systemes Simulia Corp. | Computer system for simulating physical processes using surface algorithm |
| US11907625B2 (en) | 2020-12-29 | 2024-02-20 | Dassault Systemes Americas Corp. | Computer simulation of multi-phase and multi-component fluid flows including physics of under-resolved porous structures |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3560934A (en) * | 1969-06-10 | 1971-02-02 | Ibm | Arrangement for effecting vector mode operation in multiprocessing systems |
| US4128880A (en) * | 1976-06-30 | 1978-12-05 | Cray Research, Inc. | Computer vector register processing |
| JPS59160267A (ja) * | 1983-03-02 | 1984-09-10 | Hitachi Ltd | ベクトル処理装置 |
| JPS6027984A (ja) * | 1983-07-27 | 1985-02-13 | Hitachi Ltd | デ−タ処理装置 |
| JPS6069746A (ja) * | 1983-09-26 | 1985-04-20 | Fujitsu Ltd | ベクトル・デ−タ処理装置の制御方式 |
| EP0184791A1 (en) * | 1984-12-07 | 1986-06-18 | Nec Corporation | Information processing device capable of rapidly processing instructions of different groups |
-
1986
- 1986-10-08 JP JP61237851A patent/JPH0648486B2/ja not_active Expired - Lifetime
-
1987
- 1987-10-06 US US07/105,028 patent/US4860245A/en not_active Expired - Lifetime
- 1987-10-07 EP EP87114613A patent/EP0263500B1/en not_active Expired - Lifetime
- 1987-10-07 DE DE87114613T patent/DE3788617T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0263500A3 (en) | 1989-11-29 |
| JPS6393070A (ja) | 1988-04-23 |
| DE3788617D1 (de) | 1994-02-10 |
| US4860245A (en) | 1989-08-22 |
| EP0263500B1 (en) | 1993-12-29 |
| EP0263500A2 (en) | 1988-04-13 |
| DE3788617T2 (de) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4891751A (en) | Massively parallel vector processing computer | |
| US5226171A (en) | Parallel vector processing system for individual and broadcast distribution of operands and control information | |
| US5081573A (en) | Parallel processing system | |
| JPS6393070A (ja) | ベクトルデ−タ処理装置 | |
| EP0298658A2 (en) | Computational apparatus | |
| US5418970A (en) | Parallel processing system with processor array with processing elements addressing associated memories using host supplied address value and base register content | |
| US5960211A (en) | Data formatting method and apparatus for a data processing array | |
| GB2122781A (en) | Multimicroprocessor systems | |
| JPH05508499A (ja) | 特殊目的ブール演算装置のための方法およびその装置 | |
| EP0042442A4 (en) | INFORMATION PROCESSING PLANT. | |
| JPH0589066A (ja) | 多次元並列処理システム | |
| GB2395580A (en) | Array-type processor | |
| US4755931A (en) | Vector processing unit capable of reading vector data from a vector register simultaneously to plural resources | |
| JPS61160176A (ja) | ベクトル処理装置 | |
| JP2568452B2 (ja) | データフロー型情報処理装置 | |
| JP3144842B2 (ja) | マイクロプロセッサ | |
| JPS6042516B2 (ja) | デ−タ処理装置 | |
| US5497344A (en) | Data flow type information processor | |
| EP0323080B1 (en) | Multiprocessor memory access control system | |
| Siegel et al. | Parallel memory system for a partitionable SIMD/MIMD machine | |
| EP0240354A1 (en) | Memory Architecture for multiprocessor computers | |
| JP2717850B2 (ja) | 高速通信機構を持った並列計算機 | |
| JPS62152071A (ja) | デ−タ処理装置 | |
| JPS62182857A (ja) | 入出力制御装置 | |
| JPH01260573A (ja) | ベクトル多重演算方式 |