JP2568452B2 - データフロー型情報処理装置 - Google Patents

データフロー型情報処理装置

Info

Publication number
JP2568452B2
JP2568452B2 JP2134782A JP13478290A JP2568452B2 JP 2568452 B2 JP2568452 B2 JP 2568452B2 JP 2134782 A JP2134782 A JP 2134782A JP 13478290 A JP13478290 A JP 13478290A JP 2568452 B2 JP2568452 B2 JP 2568452B2
Authority
JP
Japan
Prior art keywords
data
information
unit
output
destination information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2134782A
Other languages
English (en)
Other versions
JPH03278192A (ja
Inventor
俊弥 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2134782A priority Critical patent/JP2568452B2/ja
Publication of JPH03278192A publication Critical patent/JPH03278192A/ja
Priority to US08/161,086 priority patent/US5448745A/en
Application granted granted Critical
Publication of JP2568452B2 publication Critical patent/JP2568452B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/82Architectures of general purpose stored program computers data or demand driven
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/448Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4494Execution paradigms, e.g. implementations of programming paradigms data driven

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明はデータフロー型情報処理装置に関し、特
に、2つのデータに対して数値演算処理または論理演算
処理を行なう命令を含むデータフロープログラムを実行
するデータフロー型情報処理装置に関する。
[従来の技術] 従来のノイマン型計算機においては、プラグラムとし
て種々の命令が予めプログラムメモリに記憶され、プロ
グラムカウンタによってプログラムメモリのアドレスが
逐次指定されることにより順次命令が読出され、その命
令が実行される。
一方、データフロー型情報処理装置は、プログラムカ
ウンタによる逐次的な命令の実行という概念を持たない
非ノイマン型計算機の一種である。このようなデータフ
ロー型情報処理装置には、命令の並列処理を基本にした
アーキテクチャが採用される。データフロー型情報処理
装置においては、演算の対象となるデータが揃い次第、
命令の実行が可能となり、データによって複数の命令が
同時に駆動されるため、データの自然な流れに従って並
列的にプログラムが実行される。その結果、演算の所要
時間が大幅に短縮するとみなされている。
第16図は、従来のデータフロー型情報処理装置の構成
の一例を示すブロック図である。また第17図は、その情
報処理装置により処理されるデータパケットのフィール
ド構成の一例を示す図である。
第17図に示されるデータパケット60は、行先フィール
ド61、命令フィールド62、データ1フィールド63、およ
びデータ2フィールド64を含む。行先フィールド61には
行先情報が格納され、命令フィールド62には命令情報が
格納され、データ1フィールド63またはデータ2フィー
ルド64にはオペランドデータが格納される。
第16図に示される情報処理装置は、プログラム記憶部
1、対データ検出部2、および演算処理部3を含む。プ
ログラム記憶部1には、第18図に示されるデータフロー
プログラム70が記憶されている。プログラム記憶部1
は、入力されたデータパケット60の行先情報に基づいた
アドレス指定によって、第18図に示すように、データフ
ロープログラム70の行先情報71、命令情報72およびコピ
ー有/無情報73を読出し、その行先情報71および命令情
報72をデータパケット60の行先フィールド61および命令
フィールド62にそれぞれ格納し、そのデータパケット60
を出力する。
対データ検出部2は、プログアム記憶部1から出力さ
れるデータパケット60の待ち合わせを行なう。すなわ
ち、同じ行先情報を有する異なる2つのデータパケット
60を検出し、それらのデータパケット60のうち一方のデ
ータパケット60のオペランドデータ、たとえば第17図に
おけるデータ1フィールド63の内容を、他方のデータパ
ケットのデータ2フィールド64に格納し、その他方のデ
ータパケット60を出力する。演算処理部3は、対データ
検出部2から出力されるデータパケット60に対して、命
令情報に基づく演算処理を行ない、その結果をそのデー
タパケット60のデータ1フィールド63に格納してそのデ
ータパケット60をプログラム記憶部1に出力する。
なお、プログラム記憶部1と対データ検出部2とはデ
ータ伝送路4により結合されている。データ伝送部4は
2つに分岐し、対データ検出部2の2つの入力ポートに
結合される。プログラム記憶部1から出力されるデータ
パケット60は、オペランドデータが演算処理における右
オペランドデータであるか左オペランドデータにあるか
に対応して、選択的に対データ検出部2のいずれか一方
の入力ポートに入力される。また、対データ検出部2と
演算処理部3とはデータ伝送路5により結合されてお
り、演算処理部3とプログラム記憶部1とはデータ伝送
路6により結合されている。
データパケット60が、プログラム記憶部1、対データ
検出部2、演算処理部3、およびプログラム記憶部1を
順に回り続けることにより、プログラム記憶部1に記憶
されたデータフロープログラム70に基づく演算処理が進
行する。
実行すべきデータフロープログラム70において、第19
図に示すようにデータのコピーが必要とされる場合につ
いて考える。すなわち、ある演算結果たとえば第19図に
おける加算命令の出力が、2個以上の他の演算たとえば
第19図における乗算および減算命令によって参照される
ような場合、コピー処理がプログラム記憶部1において
行なわれる。
まず、データフロープログラム70から、入力されたデ
ータパケット60の行先情報に基づきアドレス指定された
部分の内容が読出される。このとき、コピー有/無情報
73が「無」を示していれば、行先フィールド61および命
令フィールド62の内容が更新されたデータパケット60が
出力されて処理は終了する。
一方、コピー有/無情報73が「有」を示していれば、
行先フィールド61および命令フィールド62の内容が更新
されたデータパケット60が出力されるとともに、続いて
記憶されている行先情報71、命令情報72およびコピー有
/無情報73が読出される。引続いて読出されたコピー有
/無情報73が「無」を示していれば、入力されたデータ
パケット60と同一のデータがデータ1フィールド63に格
納されかつ現在読出された行先情報71および命令情報72
が行先フィールド61および命令フィールド62にそれぞれ
格納されたデータパケットが出力されて、処理が終了す
る。引続いて読出されたコピー有/無情報73が「有」を
示していれば、さらに続けて同様のコピー処理が行なわ
れる。
上記の情報処理装置において、コピー処理が一度行な
われると、プログラム記憶部1に対する入力のためのデ
ータ伝送路6とプログラム記憶部1からの出力のための
データ伝送路4とのデータパケット60の流量比が必ず1
対2になる。ここで、データパケット60の流量比とは、
それらのデータ伝送路を単位時間当りに通過するデータ
パケット60の数の比である。
第20図に、データ伝送路4におけるデータパケット60
の流量を1としたときの各データ伝送路のデータパケッ
ト60の流量を示す。対データ検出部2は、2つのデータ
パケット60の入力に対して、1つのデータパケット60を
出力する。そのため、データ伝送路4が最大性能で動作
したと仮定しても、データ伝送路5以降は最大性能の半
分の流量しか保証されない。
このように、プログラム記憶部1においてコピー処理
が行なわれるときには、データ伝送路5および6は最大
性能の2分の1の性能でしか動作しない。このために、
演算処理部3もまた、滞在能力の2分の1の能力しか発
揮できないことになり、その結果、上記情報処理装置に
よるプログラム実行時における性能低下を招くことにな
る。
第21図は、従来のデータフロー型情報処理装置の構成
の他の例を示すブロック図である。
第21図の情報処理装置には、2つのプログラム記憶部
11および12が設けられる。演算処理部3から出力される
データパケットは、割当部13を介してプログラム記憶部
11および12のいずれか一方に入力される。演算処理部3
と割当部13とはデータ伝送路6により結合される。割当
部13は、データ伝送路16および17を介してそれぞれプロ
グラム記憶部11および12に結合される。また、プログラ
ム記憶部11および12は、それぞれデータ伝送路14および
15を介して個別に対データ検出部2に結合される。
第21図の情報処理装置の各部分の機能は、第16図の情
報処理装置の各部分の機能とまったく同一である。割当
部13は、演算処理部3から出力されるデータパケット
を、到着順に従って2つのプログラム記憶部11および12
のいずれかに振分ける。
第22図にデータ伝送路14および15におけるデータパケ
ットの流量をそれぞれ1としたときの各データ伝送路の
データパケットの流量を示す。
第21図の情報処理装置においては、プログラム記憶部
11および12へのデータパケットの入力が、割当部13によ
り振分けられるため、プログラム記憶部11および12へは
最大性能の2分の1の割合でデータパケットが入力され
る。プログラム記憶部11および12においてコピー処理が
行なわれると、プログラム記憶部11および12からデータ
伝送路14および15に出力されるデータパケットの流量
は、データ伝送路16および17を介してプログラム記憶部
11および12に入力されるデータパケットの流量の2倍に
なる。すなわち、対データ検出部2へデータパケットを
入力するためのデータ伝送路14および15においては、そ
れぞれ最大性能の流量が確保され得る。また、対データ
検出部2から出力されるデータパケットのためのデータ
伝送路5すなわち演算処理部3に入力されるデータパケ
ットのためのデータ伝送路5においても、最大性能の流
量が確保され得る。
したがって、第21図の従来の情報処理装置において
は、演算処理部3の性能が最大限に高められ、第16図の
従来の情報処理装置に比べて、原理的に2倍の並列処理
の効果が現れる。
なお、第16図および第21図のデータフロー型情報処理
装置は、たとえば、岡本他:“データ駆動型プロセッタ
のシステム構成に関する一検討[1],[2]",情報処
理学会第34回(昭和62年前期)全国大会講演論文集、p
p.237−240に示されている。
[発明が解決しようとする課題] 上記のように、第16図に示すデータフロー型情報処理
装置の処理の効率を高めるために、第21図に示すように
二重化されたプログラム記憶部を備えるデータフロー型
情報処理装置が開発されている。
しかしながら、第21図に示すデータフロー型情報処理
装置においては、プログラム記憶部が二重化されている
ので、プログラム記憶部の全体の記憶容量は、第16図の
情報処理装置のそれに比べて2倍となる。そのため、情
報処理装置自体が大規模になるという問題がある。
さらに、プログラム記憶部に記憶されるデータフロー
プログラムの実行順序に基づいて情報処理装置内の各処
理部間を順に一巡するデータパケットは、常に第17図に
示す形で処理されているので、各処理部間をつなぐデー
タ線(データ伝送路)の幅に無駄がある。
つまり、本来、プログラム記憶部からのデータフロー
プログラムの読出しでは、次の命令情報を指定するデー
タパケット60内の行先フィールド61の内容だけが必要で
あり、データパケット60内の命令フィールド62、データ
1フィールド63およびデータ2フィールド64の内容は不
必要である。また、演算処理部3においても、データパ
ケット60内の命令フィールド62およびデータ1フィール
ド63およびデータ2フィールド64の内容が必要であり、
データパケット60内の行先フィールド61の内容は不必要
である。そのため、情報処理装置を構成する場合に物理
的に大きな無駄が生じるという問題がある。
それゆえに、この発明の目的は、情報処理装置内の各
処理部間を一巡するデータパケットを、各処理部に必要
な最小限のデータで構成することにより、情報処理装置
自体の物理的な規模の拡大を低減できるようなデータフ
ロー型情報処理装置をて提供することである。
[課題を解決するための手段] 第1の発明に係るデータフロー型情報処理装置は、プ
ログラム記憶手段、演算処理手段、合流手段、対データ
検出手段および供給手段を備える。
プログラム記憶手段は、データフロープログラムを記
憶し、入力された行先情報に基づいてデータフロープロ
グラムから少なくとも次位の行先情報および命令情報を
読出す。演算処理手段は、入力された命令情報に基づい
て、入力されたデータに関する演算処理を行ない、演算
結果を示すデータを出力する。合流手段は、プログラム
記憶手段から読出された行先情報および命令情報を演算
処理手段から出力されたデータと合流させる。対データ
検出手段は、合流手段から出力された行先情報および命
令情報をそれらの情報に対応するデータとともに受け、
同じ行先情報に対応する1または複数のデータを行先情
報および命令情報とともに出力する。供給手段は、対デ
ータ検出手段からの出力のうち、行先情報をプログラム
記憶手段に与え、命令情報およびデータを演算処理手段
に与える。
第2の発明に係るデータフロー型情報処理装置は、プ
ログラム記憶手段、演算処理手段、合流手段、対データ
検出手段、および分岐手段を備える。
プログラム記憶手段は、データフロープログラムを記
憶し、入力された行先情報に基づいてデータフロープロ
グラムから少なくとも次位の行先情報および命令情報を
読出す。演算処理手段は、入力された命令情報に基づい
て、入力されたデータに関する演算処理を行ない、演算
結果を示すデータを出力する。合流手段は、プログラム
記憶手段から読出された行先情報および命令情報を演算
処理手段から出力されたデータと合流させる。対データ
検出手段は、合流手段から出力された行先情報および命
令情報をそれらの情報に対応するデータとともに受け、
同じ行先情報に対応する1または複数のデータを行先情
報および命令情報とともに出力する。分岐手段は、対デ
ータ検出手段からの出力のうち、行先情報をプログラム
記憶手段または外部に選択的に出力しかつ命令情報およ
びデータを演算処理手段または外部に選択的に出力す
る。
第3の発明に係るデータフロー型情報処理装置は、プ
ログラム記憶手段、演算処理手段、合流手段、分岐手
段、対データ検出手段、および伝送手段を備える。
プログラム記憶手段は、データフロープログラムを記
憶し、入力された行先情報に基づいてデータフロープロ
グラムから少なくとも次位の行先情報および命令情報を
読出す。演算処理手段は、入力された命令情報に基づい
て、入力されたデータに関する演算処理を行ない、演算
結果を示すデータを出力する。合流手段は、入力された
行先情報および命令情報を入力されたデータと合流させ
る。分岐手段は、プログラム記憶手段から読出された行
先情報および命令情報並びに演算処理手段から出力され
たデータを合流手段または外部に選択的に出力する。対
データ検出手段は、合流手段から出力された行先情報お
よび命令情報をそれらの情報に対応するデータとともに
受け、同じ行先情報に対応する1または複数のデータを
行先情報および命令情報とともに出力する。伝送手段
は、対データ検出手段からの出力のうち、行先情報をプ
ログラム記憶手段に与え、命令情報およびデータを演算
処理手段に与える。
[作用] 第1の発明に係る情報処理装置おいては、行先情報を
命令情報およびデータから分離する供給手段と、その供
給手段で分離された行先情報、命令情報およびデータを
結合する合流手段とが設けられている。また、第2の発
明にかかる情報処理装置においては、行先情報を命令情
報およびデータから分離する分岐手段と、その分岐手段
で分離された行先情報、命令情報およびデータを結合す
る合流手段とが設けられている。さらに、第3の発明に
係る情報処理装置においては、行先情報が命令情報およ
びデータから分離されて、行先情報がプログラム記憶手
段に与えられ、命令情報およびデータが演算処理手段に
与えられる。
これにより、各処理手段に最小限の情報が送られる。
そのため、各処理手段をつなぐデータ線(データ伝送
路)の幅を縮小することができる。
「実施例] 以下、この発明の実施例を図面を参照しながら詳細に
説明する。
第1図は、この発明の一実施例によるデータフロー型
情報処理装置の構成を示すブロック図である。
第1図において、プログラム記憶部1、対データ検出
部2および演算処理部3の処理内容は、従来の情報処理
装置と同様である。この実施例においては、対データ検
出部2の入力側に合流部21が設けられ、対データ検出部
2の出力側に分岐部22が設けられている。また、外部か
らデータパケットを入力するための入力部23および外部
へデータパケットを出力するための出力部24が設けられ
ている。入力部23および分岐部22は、パケットバッファ
リング機能を有する。
合流部21は、第2図に示すように、4つの入力ポート
I1,I2,I3,I4および4つの出力ポート01,02,03,04を有す
る。出力ポート01および02から出力されるデータパケッ
トは互いに同期している。また、出力ポート03および04
から出力されるデータパケットは互いに同期している。
第1図のプログラム記憶部1には、第3図に示される
データフロープログラム70aが記憶されている。データ
フロープログラム70aの各行は、行先情報71、命令情報7
2、コピー有/無情報73および定数有/無情報74からな
る。定数有/無情報が「有」を示している場合には、次
の行には定数データ75が記憶されている。
再び第1図を参照すると、入力部23の2つの入力ポー
トには、それぞれデータ伝送路31,32が接続されてい
る。データ伝送路31には、第4図に示すように、行先フ
ィールド31aおよび命令フィールド31bからなるデータパ
ケット31Pが与えられる。データ伝送32には、第4図に
示すようにデータフィールド32aからなるデータパケッ
ト32Pが与えられる。入力部23の2つの出力ポートは、
データ伝送路33,34を介して合流部21の入力ポートI1,I2
に接続されている。
プログラム記憶部1の2つの出力ポートには、データ
伝送路35,36がそれぞれ接続されている。データ伝送路3
5は合流部21の入力ポートI3,I4に接続され、データ伝送
路36は合流部21の入力ポートI1,I3に接続されている。
データ伝送路35には、第5図に示すように、行先フィー
ルド35aおよび命令フィールド35bからなるデータパケッ
ト35PAまたは定数データフィールド35cからなるデータ
パケット35PBが与えられる。データ伝送路36には、第5
図に示すように、行先フィールド36a、フラグ36bおよび
命令フィールド36cからなるデータパケット36Pが与えら
れる。
一方、演算処理部3の出力ポートには、データ伝送路
48が接続されている。データ伝送路48は、合流部21の入
力ポートI2,I4に接続されている。データ伝送路48に
は、第6図に示すように、データフィールド48aからな
るデータパケット48Pが与えられる。
合流部21の4つの出力ポート01,02,03,04は、それぞ
れデータ伝送路37,38,39,40を介して対データ検出部2
の4つの入力ポートに接続されている。データ伝送路37
には、第7図に示すように、行先フィールド37aおよび
命令フィールド37bからなるデータパケット37Pが与えら
れる。データ伝送路38には、第7図に示すように、デー
タフィールド38aからなるデータパケット38Pが与えられ
る。データ伝送路39には、第8図に示すように、行先フ
ィールド39aおよび命令フィールド39bからなるデータパ
ケット39Pが与えられる。データ伝送路40には、第8図
に示すように、定数データフィールド40aからなるデー
タパケット40PAまたはデータフィールド40bからなるデ
ータパケット40PBが与えられる。
対データ検出部2の2つの出力ポートは、データ伝送
路41,42を介して分岐部22の2つの入力ポートi1,i2に接
続されている。データ伝送路41には、第9図に示すよう
に、行先フィールド41aおよび命令フィールド41bからな
るデータパケット41Pが与えられる。データ伝送路42に
は、第9図に示すように、データ1フィールド42aおよ
びデータ2フィールド42bからなるデータパケット42Pが
与えられる。
分岐部22の一方の出力ポートo1は、データ伝送路43を
介してプログラム記憶部1の入力ポートに接続され、デ
ータ伝送路44を介して出力部24の一方の入力ポートに接
続され、データ伝送路45を介して演算処理部3の一方の
入力ポートに接続されている。分岐部22の他方の出力ポ
ートo2は、データ伝送路46を介して出力部24の他方の入
力ポートに接続され、データ伝送路47を介して演算処理
部3の他方の入力ポートに接続されている。データ伝送
路43には、第10図に示すように、行先フィールド43aか
らなるデータパケット43Pが与えられ、データ伝送路45
には、第10図に示すように、命令フィールド45aからな
るデータパケット45Pが与えられる。データ伝送路47に
は、第11図に示すように、データ1フィールド47aおよ
びデータ2フィールド47bからなるデータパケット47Pが
与えられる。
出力部24の2つの出力ポートには、それぞれデータ伝
送路49,50が接続されている。データ伝送路49には、第1
2図に示すように、行先フィールド49aおよび命令フィー
ルド49bからなるデータパケット49Pが与えられ、データ
伝送路50には、第12図に示すように、データフィールド
50aからなるデータパケット50Pが与えられる。
次に、第13図を参照しながら、この実施例のデータフ
ロー型情報処理装置の動作を説明する。
最初に、入力部23に、1組のデータパケット31P,32P
が入力される。これらのデータパケット31P,32Pは合流
部21の入力ポートI1,I2にそれぞれ送られる。最初の時
点では、これらのデータパケット31P,32Pが出力ポート0
1,02からそれぞれデータパケット37P,38Pとしてそのま
ま対データ検出部2に送られる。上記の動作が繰返され
る。対データ検出部2で同じ行先情報を有する2組のデ
ータパケットが検出されると、対データ検出部2から1
組のデータパケット41P,42Pが出力される。
分岐部22は、これらのデータパケット41P,42Pに関す
る内部処理を続けるか、あるいは、これらのデータパケ
ット41P,42Pを出力部24に送るかを選択する。内部での
処理が続けられる場合は、分岐部22はデータパケット41
Pを行先フィールドからなるデータパケット43Pと命令フ
ィールドからなるデータパケット45Pとに分離し、デー
タパケットト43Pをプログラム記憶部1に送り、データ
パケット45Pを演算処理部3に送る。また、分岐部22
は、データパケット42Pをデータ47Pとして演算処理部3
に送る。データパケット41P,42Pが出力部24に送られる
場合は、データパケット41Pは分離されない。出力部24
に送られたデータパケット41Pはデータパケット49Pとし
て出力され、出力部24に送られたデータパケット42Pは
データ50Pとして出力される。
演算処理部3は、データパケット45Pに格納される命
令情報に基づいて、データパケット47Pに格納される1
つまたは2つのオペランドデータに関する演算処理を行
ない、その演算結果を表すデータのみをデータパケット
48Pとして出力する。
一方、プログラム記憶部1では、データパケット43P
に格納される行先情報に基づくアドレス指定により、第
3図に示されるデータフロープログラム70aの次位の行
先情報71、命令情報72、コピー有/無情報73および定数
有/無情報74が読出される。データ伝送路36には、行先
情報、命令情報、およびフラグ(コピー有/無情報およ
び定数有/無情報)を含むデータパケット36Pが出力さ
れる。コピー有/無情報が「有」を示しているときに
は、データ伝送路35には、次のアドレスにある行先情報
および命令情報を含むデータパケット35PAが出力され
る。定数有/無情報が「有」を示すときには、データ伝
送路35には、次位のアドレスにある定数データ75(第3
図参照)を含むデータパケット35PBが出力される。コピ
ー有/無情報が「無」を示しかつ定数有/無情報が
「無」を示すときには、次のアドレスにある情報を含む
データパケットがデータ伝送路35に出力されるが、その
データパケットは合流部21で消去される。
以降、同様にして各データパケットが各処理部を順に
巡回することにより、データフロープログラム70aに従
う処理が進行する。
合流部21は、外部から与えられるデータパケットと内
部で処理されたデータパケットとを調停する。合流部21
から出力されるデータパケットは、次の4つの場合に分
類される。
(1) コピー有/無情報および定数有/無情報が共に
「無」を示す場合には、データパケット36Pがデータパ
ケット37Pとして出力ポート01から出力され、かつ、デ
ータパケット48Pがデータパケット38Pとして出力ポート
02から出力される。
(2) コピー有/無情報が「有」を示す場合には、デ
ータパケット36Pがデータパケット37Pとして出力ポート
01から出力され、かつ、データパケット48Pがデータパ
ケット38Pとして出力ポート02から出力される。同時
に、データパケット35PAがデータパケット39PAとして出
力ポート03から出力され、かつ、データパケット48Pが
データパケット40PBとして出力ポート04から出力され
る。
(3) 定数有/無情報が「有」を示す場合には、デー
タパケット36Pがデータパケット37Pとして出力ポート01
から出力され、かつ、データパケット48Pがデータパケ
ット38Pとして出力ポート02から出力される。同時に、
データパケット36Pがデータパケット39PBとして出力ポ
ート03から出力され、かつ、データパケット35PBがデー
タパケット40PBとして出力ポート04から出力される。
(4) 外部からデータパケット31P,32Pが与えられた
場合には、それらのデータパケット31P,32Pがそれぞれ
データパケット37P,38Pとして出力ポート01,02から出力
される。
内部処理されたデータパケット36Pと外部から与えら
れるデータパケット31Pとが競合するときには、内部処
理されたデータパケット36Pが優先的に出力ポート01か
ら出力される。優先されなかったデータパケットは、競
合相手がなくなるまで待たされる。
出力ポート02では、出力ポート01で内部処理されたデ
ータパケット36Pが選択されれば、演算処理部3から出
力されるデータパケット48Pが選択され、出力ポート01
で外部から与えられたデータパケット31Pが選択されれ
ば、外部から与えられたデータパケット32Pが選択され
る。データパケット38Pは、データパケット37Pと同期し
て出力される。選択されなかったデータパケットは待た
される。
一方、コピー有/無情報および定数有/無情報が共に
「無」を示すときには、出力ポート03からは何も出力さ
れない。また、出力ポート01で、外部から与えられたデ
ータパケット31Pが選択された場合には、出力ポート03
からの出力は待たされる。
出力ポート03でデータパケット35PAが選択されれば、
出力ポート04では、データパケット48Pが選択される。
また、出力ポート03でデータパケット36Pが選択されれ
ば、出力ポート04ではデータパケット35PBが選択され
る。データパケット40PA,40PBはデータパケット39PB,39
PAと同期して出力される。
ただし、出力ポート02とは異なり、出力ポート04で
は、データパケット35PA,48Pの組およびデータパケット
36P,35PBの組のうち、選択されなかった組は消去され
る。また、コピー有/無情報および定数有/無情報が共
に「無」を示す場合には、出力ポート04からは何も出力
されない。すなわち、上記の2組のデータパケットは共
に消去される。
なお、対データ検出部2から出力されるデータパケッ
ト42Pに関しては、対応する命令情報が1入力命令を示
す場合には、データ1フィールドのみにオペランドデー
タが格納され、対応する命令情報が2入力命令を示す場
合には、データ1フィールドおよびデータ2フィールド
にオペランドデータが格納される。
上記のように、コピー処理が行なわれる場合や定数が
出力される場合のように、行先情報および命令情報を含
むデータパケット36Pと共に他のデータパケット35PAま
たは35PBが同時に出力される場合でも、合流部21によ
り、それらのデータパケットが並列に対データ検出部2
に与えられる。したがって、分岐部22により分離された
データパケットに特別な識別情報を付与することなく、
プログラム記憶部1から読出された新たなデータパケッ
トを、演算処理部3により処理された対応するデータパ
ケットに結合させることが可能となる。
第14図は、この発明の他の実施例によるデータフロー
型情報処理装置の構成を示すブロック図である。
第14図の実施例が第1図の実施例と異なるのは次の点
である。第14図の実施例においては、対データ検出部2
の出力側には分岐部22が設けられておらず、プログラム
記憶部1および演算処理部3の出力側に分岐部25が設け
られている。また、出力部24は分岐部25の出力側に設け
られている。分岐部25は第1図の分岐部22と同様にパケ
ットバッファリング機能を有する。
入力部23、合流部21および対データ検出部2の構成お
よび動作は第1図に示される入力23、合流部21および対
データ検出部2の構成および動作と同様である。
対データ検出部2の一方の出力ポートにはデータ伝送
路41が接続されている。データ伝送路41はデータ伝送路
43およびデータ伝送路45に分岐し、データ伝送路43はプ
ログラム記憶部1の入力ポートに接続され、データ伝送
路45は演算処理部3の一方の入力ポートに接続されてい
る。データ伝送路41に与えられるデータパケット41Pは
データパケット43Pおよびデータパケット45Pに分離され
る。データパケット43Pはデータ伝送路43に与えられ、
データパケット45Pはデータ伝送路45に与えられる。
また、対データ検出部2の他方の出力ポートはデータ
伝送路42を介して演算処理部3の他方の入力ポートに接
続されている。データ伝送路42には、データパケット42
Pが与えられる。
プログラム記憶部1および演算処理部3の構成および
動作は、第1図に示されたプログラム記憶部1および演
算処理部3の構成および動作と同様である。
プログラム記憶部1の2つの出力ポートは、データ伝
送路36,35を介して分岐部25の2つの入力ポートi1,i2に
それぞれ接続されている。データ伝送路36には、データ
パケット36Pが与えられる。データ伝送路35には、デー
タパケット35PAまたはデータパケット35PBが与えられ
る。
一方、演算処理部3の出力ポートはデータ伝送路48を
介して分岐部25の入力ポートi3に接続されている。デー
タ伝送路48にはデータパケット48Pが与えられる。
分岐部25の出力ポートo1にはデータ伝送路36S,36Tが
接続されている。データ伝送路36Sは、合流部21の入力
ポートI1,I3に接続され、データ伝送路36Tは出力部24の
一方の入力ポートに接続されている。分岐部25の出力ポ
ートo2には、データ伝送路35Sが接続されている。デー
タ伝送路35Sは合流部21の入力ポート13,14に接続されて
いる。分岐部25の出力ポートo3にはデータ伝送路48S,48
Tが接続されている。データ伝送路48Sは合流部21の入力
ポートI2,I4に接続され、データ伝送路48Tは出力部24の
他方の入力ポートに接続されている。
出力部24の構成および動作は、第1図に示される出力
部24の構成および動作と同様である。
次に、第15図を参照しながら、第14図の実施例のデー
タフロー型情報処理装置の動作を説明する。
最初に入力部23に1組のデータパケット31P,32Pが入
力されてから、対データ検出部2から1組のデータパケ
ット41P,42Pが出力がされるまでの動作は、第13図を参
照して説明した動作と同様である。
対データ検出部2から出力されたデータパケット41P
は、データパケット43Pおよびデータ45Pに分離され、デ
ータパケット43Pがプログラム記憶部1に与えられ、デ
ータパケット45Pが演算処理部3に与えられる。対デー
タ検出部2から出力されたデータパケット42Pはそのま
ま演算処理部3に与えられる。
プログラム記憶部1および演算処理部3の動作は、第
13図を参照して説明した動作と同様である。データ伝送
路36には、データパケット36Pが出力され、データ伝送
路48にはデータパケット48Pが出力される。この場合、
コピー有/無情報が「有」を示しているときには、デー
タ伝送路35には、データパケット35PAが出力される。定
数有/無情報が「有」を示しているときには、データ伝
送路35には、データパケット35PBが出力される。コピー
有/無情報が「無」を示しかつ定数有/無情報が「無」
を示すときには、データ伝送路35には何も出力されな
い。
分岐部25は、これらのデータパケット36P,48Pに関す
る内部処理を続けるか、あるいは、これらのデータパケ
ット36P,48Pを出力部24に送るかを選択する。内部での
処理が続けられる場合は、分岐部25は、データパケット
36P,48Pを合流部21の入力ポートI1,I2にそれぞれ送る。
データパケット36P,48Pが出力部24に送られると、それ
らのデータパケットはそれぞれデータパケット49P,50P
として出力部24から外部に出力される。
なお、データパケット31Pおよび32Pは、原則として2
つで1組となり、入力部23に同時に入力される。また、
同様に、データパケット49Pおよび50Pは、原則として2
つで1組となり、出力部24から同時に出力される。
第15図の実施例においても、コピー処理が行なわれる
場合や定数が出力される場合のように、行先情報および
命令情報を含むデータパケット36Pと共に他のデータパ
ケット35PAまたは35PBが同時に出力される場合でも、合
流部21により、それらのデータパケットが並列に対デー
タ検出部2に与えられる。したがって、対データ検出部
2から出力されて分離されたデータパケットに特別な識
別情報を付与することなく、プログラム記憶部1から読
出された新たなデータパケットを、演算処理部3により
処理された対応するデータパケットに結合させることが
可能となる。
第1図および対14図の実施例では、各処理部にその処
理部で必要とされる情報のみを含むデータパケットが送
られるので、データパケットを伝送するためのデータ伝
送路を構成するデータ線の幅を縮小することができる。
なお、通常、第1図の実施例のプログラム記憶部1は
情報処理装置の外部に設けられ、第14図の実施例のプロ
グラム記憶部1は情報処理装置の内部に設けられる。し
かしながら、それに限定されず、第1図の実施例のプロ
グラム記憶部1を情報処理装置の内部に設けることも可
能である。
[発明の効果] 以上のように第1、第2および第3の発明によれば、
情報処理装置内の各処理部にその処理部で必要とされる
最小限のデータパケットが送られるので、各処理部間を
つなぐデータ線の幅を縮小することができる。
したがって、パケットのサイズが縮小され、情報処理
装置をLSI化した際のチップ面積も縮小することができ
る。
【図面の簡単な説明】
第1図はこの発明の一実施例によるデータフロー型情報
処理装置の構成を示すブロック図である。第2図は同実
施例に含まれる合流部の構成を示す図である。第3図は
同実施例により処理されるデータフロープログラムを示
す図である。第4図、第5図、第6図、第7図、第8
図、第9図、第10図、第11図および第12図は同実施例に
より処理されるデータパケットのフィールド構成を示す
図である。第13図は同実施例の動作を説明するための図
である。第14図はこの発明の他の実施例によるデータフ
ロー型情報処理装置の構成を示すブロック図である。第
15図は同実施例の動作を説明するための図である。第16
図は従来のデータフロー型情報処理装置の構成の一例を
示す図である。第17図はデータフロー型情報処理装置に
おいて処理されるデータパケットのフィールド構成を示
す図である。第18図はデータフロー型情報処理装置のプ
ログラム記憶部に記憶されるデータフロープログラムの
一部を示す図である。第19図はコピー処理を含むデータ
フロープログラムの一部を示す図である。第20図は第16
図の情報処理装置の各データ伝送路におけるデータパケ
ットの流量を示す図である。第21図は従来のデータフロ
ー型情報処理装置の構成の他の例を示す図である。第22
図は第21図の情報処理装置の各データ伝送路におけるデ
ータパケットの流量を示す図である。 図において、1はプログラム記憶部、2は対データ検出
部、3は演算処理部、21は合流部、22,25は分岐部、I1,
I2,I3,I4は入力ポート、01,02,03,04は出力ポートを示
す。 なお、各図中同一符号は同一または相当部分を示す。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】複数組の行先情報および命令情報を含むデ
    ータフロープログラムに基づいて情報処理を行なうデー
    タフロー型情報処理装置であって、 前記データフロープログラムを記憶し、入力された行先
    情報に基づいて前記データフロープログラムから少なく
    とも次位の行先情報および命令情報を読出すプログラム
    記憶手段、 入力された命令情報に基づいて、入力されたデータに関
    する演算処理を行ない、演算結果を示すデータを出力す
    る演算処理手段、 前記プログラム記憶手段から読出された行先情報および
    命令情報を前記演算処理手段から出力されたデータと合
    流させる合流手段、 前記合流手段から出力された行先情報および命令情報を
    それらの情報に対応するデータとともに受け、同じ行先
    情報に対応する1または複数のデータを行先情報および
    命令情報とともに出力する対データ検出手段、および 前記対データ検出手段からの出力のうち、行先情報を前
    記プログラム記憶手段に与え、命令情報およびデータを
    前記演算処理手段に与える供給手段を備える、データフ
    ロー型情報処理装置。
  2. 【請求項2】複数組の行先情報および命令情報を含むデ
    ータフロープログラムに基づいて情報処理を行なうデー
    タフロー型情報処理装置であって、 前記データフロープログラムを記憶し、入力された行先
    情報に基づいて前記データフロープログラムから少なく
    とも次位の行先情報および命令情報を読出すプログラム
    記憶手段、 入力された命令情報に基づいて、入力されたデータに関
    する演算処理を行ない、演算結果を示すデータを出力す
    る演算処理手段、 前記プログラム記憶手段から読出された行先情報および
    命令情報を前記演算処理手段から出力されたデータと合
    流させる合流手段、 前記合流手段から出力された行先情報および命令情報を
    それらの情報に対応するデータとともに受け、同じ行先
    情報に対応する1または複数のデータを行先情報および
    命令情報とともに出力する対データ検出手段、および 前記対データ検出手段からの出力のうち、行先情報を前
    記プログラム記憶手段または外部に選択的に出力しかつ
    命令情報およびデータを前記演算処理手段または外部に
    選択的に出力する分岐手段を備える、データフロー型情
    報処理装置。
  3. 【請求項3】複数組の行先情報および命令情報を含むデ
    ータフロープログラムに基づいて情報処理を行なうデー
    タフロー型情報処理装置であって、 前記データフロープログラムを記憶し、入力された行先
    情報に基づいて前記データフロープログラムから少なく
    とも次位の行先情報および命令情報を読出すプログラム
    記憶手段、 入力された命令情報に基づいて、入力されたデータに関
    する演算処理を行ない、演算結果を示すデータを出力す
    る演算処理手段、 入力された行先情報および命令情報を入力されたデータ
    と合流させる合流手段、 前記プログラム記憶手段から読出された行先情報および
    命令情報並びに前記演算処理手段から出力されたデータ
    を前記合流手段または外部に選択的に出力する分岐手
    段、 前記合流手段から出力された行先情報および命令情報を
    それらの情報に対応するデータとともに受け、同じ行先
    情報に対応する1または複数のデータを行先情報および
    命令情報とともに出力する対データ検出手段、および 前記対データ検出手段からの出力のうち、行先情報を前
    記プログラム記憶手段に与え、命令情報およびデータを
    前記演算処理手段に与える伝送手段を備える、データフ
    ロー型情報処理装置。
JP2134782A 1990-02-27 1990-05-24 データフロー型情報処理装置 Expired - Fee Related JP2568452B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2134782A JP2568452B2 (ja) 1990-02-27 1990-05-24 データフロー型情報処理装置
US08/161,086 US5448745A (en) 1990-02-27 1993-12-03 Data flow processor with simultaneous data and instruction readout from memory for simultaneous processing of pairs of data packets in a copy operation

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2-49051 1990-02-27
JP4905190 1990-02-27
JP2134782A JP2568452B2 (ja) 1990-02-27 1990-05-24 データフロー型情報処理装置

Publications (2)

Publication Number Publication Date
JPH03278192A JPH03278192A (ja) 1991-12-09
JP2568452B2 true JP2568452B2 (ja) 1997-01-08

Family

ID=26389402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2134782A Expired - Fee Related JP2568452B2 (ja) 1990-02-27 1990-05-24 データフロー型情報処理装置

Country Status (2)

Country Link
US (1) US5448745A (ja)
JP (1) JP2568452B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628499A (ja) * 1992-07-07 1994-02-04 Sharp Corp データ駆動型情報処理装置
JPH06162228A (ja) * 1992-11-26 1994-06-10 Sharp Corp データフロープロセッサ装置
JP3285430B2 (ja) * 1993-09-02 2002-05-27 シャープ株式会社 データ駆動型情報処理装置
JP3698754B2 (ja) * 1995-04-12 2005-09-21 シャープ株式会社 データ駆動型情報処理装置
JP3677315B2 (ja) * 1995-06-01 2005-07-27 シャープ株式会社 データ駆動型情報処理装置
JP3720094B2 (ja) * 1995-10-18 2005-11-24 シャープ株式会社 データ駆動型情報処理装置
JP2004503872A (ja) * 2000-06-13 2004-02-05 シネルジェスティック コンピューティング システムズ エーピーエス 共同利用コンピュータシステム
US6976154B1 (en) * 2001-11-07 2005-12-13 Juniper Networks, Inc. Pipelined processor for examining packet header information
US9330060B1 (en) * 2003-04-15 2016-05-03 Nvidia Corporation Method and device for encoding and decoding video image data
JP5057256B2 (ja) * 2009-12-02 2012-10-24 株式会社Mush−A データ処理装置、データ処理システムおよびデータ処理方法
CN104750494A (zh) * 2014-12-26 2015-07-01 深圳市微纳集成电路与系统应用研究院 处理器及其音频处理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3962706A (en) * 1974-03-29 1976-06-08 Massachusetts Institute Of Technology Data processing apparatus for highly parallel execution of stored programs
US4145733A (en) * 1974-03-29 1979-03-20 Massachusetts Institute Of Technology Data processing apparatus for highly parallel execution of stored programs
US4153932A (en) * 1974-03-29 1979-05-08 Massachusetts Institute Of Technology Data processing apparatus for highly parallel execution of stored programs
US4149240A (en) * 1974-03-29 1979-04-10 Massachusetts Institute Of Technology Data processing apparatus for highly parallel execution of data structure operations
US4814978A (en) * 1986-07-15 1989-03-21 Dataflow Computer Corporation Dataflow processing element, multiprocessor, and processes
JPH06101044B2 (ja) * 1988-01-23 1994-12-12 シャープ株式会社 デッドロック回避実行制御方式
JPH01188951A (ja) * 1988-01-23 1989-07-28 Sharp Corp データフロープログラムの実行制御方式

Also Published As

Publication number Publication date
JPH03278192A (ja) 1991-12-09
US5448745A (en) 1995-09-05

Similar Documents

Publication Publication Date Title
CN100414535C (zh) 可重配置的集成电路器件
US4943909A (en) Computational origami
JP2568452B2 (ja) データフロー型情報処理装置
US7350054B2 (en) Processor having array of processing elements whose individual operations and mutual connections are variable
JPH0922404A (ja) 同報通信プロセッサ命令を備えたアレイ・プロセッサ通信アーキテクチャ
JPS63147258A (ja) マルチノード再構成可能パイプラインコンピュータ
KR20160105774A (ko) 파이프라인 설정가능한 프로세서
JPH0432426B2 (ja)
JPH0668053A (ja) 並列計算機
JP5170579B2 (ja) 再構成可能なデバイス
KR100288170B1 (ko) 레지스터 화일군을 공유하는 연산 유닛을 갖춘 데이타 처리기
JPH01108643A (ja) 情報処理装置
JPH0254383A (ja) アレイプロセッサ
JPH0648486B2 (ja) ベクトルデ−タ処理装置
JP2632074B2 (ja) データフロー型情報処理装置
US5765015A (en) Slide network for an array processor
Raimbault et al. Fine grain parallelism on a MIMD machine using FPGAs
JP2745250B2 (ja) データフロー型情報処理装置
US5497344A (en) Data flow type information processor
EP0570952A2 (en) Slide network for an array processor
JPH0782478B2 (ja) マルチプロセツサシステム
JP3389261B2 (ja) データ駆動型情報処理装置
JPH06101046B2 (ja) データフロー型情報処理装置
JP2001167084A (ja) ベクトル演算処理装置及びベクトルデータ移送方法
JPH09106346A (ja) 並列計算機

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071003

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees