JPH0648983Y2 - 基準点可変型の圧縮回路 - Google Patents
基準点可変型の圧縮回路Info
- Publication number
- JPH0648983Y2 JPH0648983Y2 JP16848388U JP16848388U JPH0648983Y2 JP H0648983 Y2 JPH0648983 Y2 JP H0648983Y2 JP 16848388 U JP16848388 U JP 16848388U JP 16848388 U JP16848388 U JP 16848388U JP H0648983 Y2 JPH0648983 Y2 JP H0648983Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- variable
- current
- output
- variable gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、移動電話等の通信機や音響機器のノイズリダ
クションに好適な圧縮回路に関するものであって、入出
力電圧圧縮比が１対１である基準点の可変が可能な基準
点可変型の圧縮回路に係るものである。
クションに好適な圧縮回路に関するものであって、入出
力電圧圧縮比が１対１である基準点の可変が可能な基準
点可変型の圧縮回路に係るものである。
第３図に図示されるように従来の圧縮回路は、主に反転
増幅型の演算増幅回路３と、演算増幅回路３からの出力
信号が供給される可変利得回路４及び整流平滑回路５と
から構成されており、可変利得回路４の出力端子は、演
算増幅回路３の反転入力端子に接続されている。１は入
力端子、２は出力端子であり、C1,C3,C4はカップリング
・コンデンサである。C2はバイパス・コンデンサであ
り、９は演算増幅回路３の非反転入力端子に供給される
基準電圧源である。
増幅型の演算増幅回路３と、演算増幅回路３からの出力
信号が供給される可変利得回路４及び整流平滑回路５と
から構成されており、可変利得回路４の出力端子は、演
算増幅回路３の反転入力端子に接続されている。１は入
力端子、２は出力端子であり、C1,C3,C4はカップリング
・コンデンサである。C2はバイパス・コンデンサであ
り、９は演算増幅回路３の非反転入力端子に供給される
基準電圧源である。
斯かる従来の圧縮回路は、自動車電話等の通信機等に用
いられるものであって、入力信号を所定のレベルに圧縮
して出力する回路である。演算増幅回路３からの出力
は、整流平滑回路５によって整流され、その直流レベル
に応じた利得制御電流IGが可変利得回路４の利得制御段
に流し込まれるか、或いは引き込まれて可変利得回路４
が制御されている。又、可変利得回路４には、バイアス
電流I0が流され、且つ、可変利得回路４を介して得られ
る出力電流IOUTが、演算増幅回路３の入力段から引き込
まれるか、或いは流し込まれる。このように可変利得回
路４により演算増幅回路３の入出力端子間の利得を調整
して演算増幅回路３に帰還を掛けて入力信号レベルを所
定のレベルに圧縮して出力信号を導出するものである。
いられるものであって、入力信号を所定のレベルに圧縮
して出力する回路である。演算増幅回路３からの出力
は、整流平滑回路５によって整流され、その直流レベル
に応じた利得制御電流IGが可変利得回路４の利得制御段
に流し込まれるか、或いは引き込まれて可変利得回路４
が制御されている。又、可変利得回路４には、バイアス
電流I0が流され、且つ、可変利得回路４を介して得られ
る出力電流IOUTが、演算増幅回路３の入力段から引き込
まれるか、或いは流し込まれる。このように可変利得回
路４により演算増幅回路３の入出力端子間の利得を調整
して演算増幅回路３に帰還を掛けて入力信号レベルを所
定のレベルに圧縮して出力信号を導出するものである。
可変利得回路４には、演算増幅回路３からカップリング
・コンデンサC3と抵抗R2を介して出力電流が供給される
と共に、演算増幅回路３の出力電圧VOUTに応じた利得制
御電流IGが整流平滑回路５を介して引き込まれるか、或
いは流し込まれている。可変利得回路４は、利得制御電
流IGの直流レベルに応じた出力電流IOUTを演算増幅回路
３の反転入力端子側から引き込まれるか、或いは流し込
むことによって、演算増幅回路３の入出力端子間の利得
を制御する制御回路である。可変利得回路４からの出力
電流IOUTは、次式のように表される。
・コンデンサC3と抵抗R2を介して出力電流が供給される
と共に、演算増幅回路３の出力電圧VOUTに応じた利得制
御電流IGが整流平滑回路５を介して引き込まれるか、或
いは流し込まれている。可変利得回路４は、利得制御電
流IGの直流レベルに応じた出力電流IOUTを演算増幅回路
３の反転入力端子側から引き込まれるか、或いは流し込
むことによって、演算増幅回路３の入出力端子間の利得
を制御する制御回路である。可変利得回路４からの出力
電流IOUTは、次式のように表される。
（但し、I0は、可変利得回路４を形成する増幅器のバイ
アス電流，R2は、抵抗R2の抵抗値を示すものとする。） 又、利得制御電流IGは、演算増幅器３の出力電圧VOUTと
抵抗R1によって求められる。
アス電流，R2は、抵抗R2の抵抗値を示すものとする。） 又、利得制御電流IGは、演算増幅器３の出力電圧VOUTと
抵抗R1によって求められる。
IG＝VOUT／R1 ………………（２） （但し、R1は、抵抗R1の抵抗値である。） 又、入力端子１に印加される入力信号電圧をVIN、抵抗R
3を流れる入力信号電流をIINとすると、可変利得回路４
からの出力電流IOUTは入力信号電流IINに等しいから次
式のように表される。
3を流れる入力信号電流をIINとすると、可変利得回路４
からの出力電流IOUTは入力信号電流IINに等しいから次
式のように表される。
IOUT＝VIN／R3 ……………（３） 従って、（１）（２）（３）式から次式が求まる。
（４）式は、両辺に対数をとると次式のように表され
る。
る。
なお、Ｋ＝I0・R1・R2／R3である。
21ogVOUT＝logVIN＋logK …………（５） 又、（５）式をデシベルで換算すると、次式のように表
される。
される。
2|VOUT｜dB＝｜VIN｜dB＋|K|dB …………（６） （６）式から明らかなように、入力電圧VINと出力電圧V
OUTの関係をデジベル換算してみると、その入出力電圧
比が約1/2となっている。
OUTの関係をデジベル換算してみると、その入出力電圧
比が約1/2となっている。
斯かる圧縮回路の入出力特性は、演算増幅回路３に可変
利得回路４によって帰還を掛けることにより、第４図の
（イ）に図示されるように入力信号レベルに対して出力
信号レベルの比が、1/2に固定された値に設定されてい
る。即ち、第４図の横軸が入力信号レベルであり、縦軸
が出力信号レベルであり、通常の圧縮回路の入出力特性
は、圧縮回路の入出力電圧比が１対１となる基準電圧点
Ｐ（以下、リファレンス点と称する。）が固定されてお
り、1/2ルールに従っている。このようにリファレンス
点が固定された圧縮回路にあっては、自動車電話等の通
信機器や音響機器等の限られた用途、或いは、入力信号
の振幅レベルのバラツキがある場合には、従来の圧縮回
路では対応できない欠点があり、内部回路を変更するこ
となく多様な圧縮回路に利用できるようにする必要性が
ある。
利得回路４によって帰還を掛けることにより、第４図の
（イ）に図示されるように入力信号レベルに対して出力
信号レベルの比が、1/2に固定された値に設定されてい
る。即ち、第４図の横軸が入力信号レベルであり、縦軸
が出力信号レベルであり、通常の圧縮回路の入出力特性
は、圧縮回路の入出力電圧比が１対１となる基準電圧点
Ｐ（以下、リファレンス点と称する。）が固定されてお
り、1/2ルールに従っている。このようにリファレンス
点が固定された圧縮回路にあっては、自動車電話等の通
信機器や音響機器等の限られた用途、或いは、入力信号
の振幅レベルのバラツキがある場合には、従来の圧縮回
路では対応できない欠点があり、内部回路を変更するこ
となく多様な圧縮回路に利用できるようにする必要性が
ある。
本考案の主な目的は、リファレンス点が移動できる簡便
な回路からなる圧縮回路を提供するものである。
な回路からなる圧縮回路を提供するものである。
本考案は、上述の如き課題を解決しようとするものであ
って、入力信号が入力される反転増幅型の演算増幅回路
と、その演算増幅回路から直流成分を平滑して利得制御
電流を得る為の整流平滑回路と、その整流平滑回路から
供給される利得制御電流によって利得が制御され、この
演算増幅回路に帰還を掛ける可変利得回路とから構成さ
れ、該整流平滑回路と該可変利得回路との間に切り換え
用のトランジスタスイッチが設けられ、該トランジスタ
スイッチの共通電極が該可変利得回路の利得制御段に接
続され、該トランジスタスイッチの一方の電極が該整流
平滑回路の出力端子に接続され、該トランジスタスイッ
チの他方の電極が第１の可変電流源回路に接続され、且
つ該可変利得回路のバイアス電流を可変する第２の可変
電流源回路を具えたものである。
って、入力信号が入力される反転増幅型の演算増幅回路
と、その演算増幅回路から直流成分を平滑して利得制御
電流を得る為の整流平滑回路と、その整流平滑回路から
供給される利得制御電流によって利得が制御され、この
演算増幅回路に帰還を掛ける可変利得回路とから構成さ
れ、該整流平滑回路と該可変利得回路との間に切り換え
用のトランジスタスイッチが設けられ、該トランジスタ
スイッチの共通電極が該可変利得回路の利得制御段に接
続され、該トランジスタスイッチの一方の電極が該整流
平滑回路の出力端子に接続され、該トランジスタスイッ
チの他方の電極が第１の可変電流源回路に接続され、且
つ該可変利得回路のバイアス電流を可変する第２の可変
電流源回路を具えたものである。
本考案の圧縮回路は、可変利得回路４のバイアス電流、
及びその利得制御段に供給される電流を、トランジスタ
スイッチ回路により固有の整流平滑回路からの利得制御
電流と可変電流源回路からの電流とを切り換えて制御す
ることによって、可変利得回路４を制御することによ
り、リファレンス点を移動するものである。
及びその利得制御段に供給される電流を、トランジスタ
スイッチ回路により固有の整流平滑回路からの利得制御
電流と可変電流源回路からの電流とを切り換えて制御す
ることによって、可変利得回路４を制御することによ
り、リファレンス点を移動するものである。
本考案の圧縮回路は、第１図に図示されるように第３図
の従来の圧縮回路に加え、可変電流源回路7,8と等価回
路で示したトランジスタ回路で構成されたスイッチ６を
具えており、整流平滑回路５の出力端がスイッチ６の一
方の電極6aに接続され、スイッチ６の共通接続点6cが可
変利得回路４に接続されている。スイッチ６の他の電極
6bは、可変電流源回路８に接続されている。可変電流源
回路７の出力端子も可変利得回路４に接続されている。
又、可変電流源回路7,8から可変利得回路４に供給され
るバイアス電流I0，可変電流ITは同時に設定される。
の従来の圧縮回路に加え、可変電流源回路7,8と等価回
路で示したトランジスタ回路で構成されたスイッチ６を
具えており、整流平滑回路５の出力端がスイッチ６の一
方の電極6aに接続され、スイッチ６の共通接続点6cが可
変利得回路４に接続されている。スイッチ６の他の電極
6bは、可変電流源回路８に接続されている。可変電流源
回路７の出力端子も可変利得回路４に接続されている。
又、可変電流源回路7,8から可変利得回路４に供給され
るバイアス電流I0，可変電流ITは同時に設定される。
第２図は、本考案の基準点可変型の圧縮回路の一具体例
を示す回路図である。
を示す回路図である。
図に於いて、可変利得回路４には、演算増幅器３の出力
電圧VOUTがコンデンサC3と抵抗R2を介して供給されてお
り、抵抗R2の他端がダイオード接続されたトランジスタ
Q12のベース・コレクタに接続され、トランジスタQ12の
コレクタが演算増幅器A1の反転入力端子に接続されると
共にトランジスタQ11のコレクタに接続されている。ト
ランジスタQ12とエミッタを共通とするトランジスタQ13
のコレクタにダイオードD1のカソードが接続され、トラ
ンジスタQ11のエミッタとダイオードD1のアノードが電
源電圧Ｂに接続されている。トランジスタQ12,Q13の共
通接続されたエミッタは、トランジスタQ14のコレクタ
に接続されて、そのエミッタが接地されている。演算増
幅器A1の非反転入力端子は、基準電圧源10に接続され、
その出力端子は、トランジスタQ13,Q15のベースに接続
されている。トランジスタQ16のベースは、基準電圧源1
0に接続されている。トランジスタQ15,Q16からなる差動
対は、可変利得回路４の利得制御段である。一方、トラ
ンジスタQ15,Q16のコレクタの夫々は、電流ミラー回路
を構成するトランジスタQ17,Q18に接続され、トランジ
スタQ15,Q16のエミッタが共通接続されて電流ミラー回
路12,13に接続されている。又、トランジスタQ15のコレ
クタは、抵抗R9を介して演算増幅器３の非反転入力端子
に接続されている。
電圧VOUTがコンデンサC3と抵抗R2を介して供給されてお
り、抵抗R2の他端がダイオード接続されたトランジスタ
Q12のベース・コレクタに接続され、トランジスタQ12の
コレクタが演算増幅器A1の反転入力端子に接続されると
共にトランジスタQ11のコレクタに接続されている。ト
ランジスタQ12とエミッタを共通とするトランジスタQ13
のコレクタにダイオードD1のカソードが接続され、トラ
ンジスタQ11のエミッタとダイオードD1のアノードが電
源電圧Ｂに接続されている。トランジスタQ12,Q13の共
通接続されたエミッタは、トランジスタQ14のコレクタ
に接続されて、そのエミッタが接地されている。演算増
幅器A1の非反転入力端子は、基準電圧源10に接続され、
その出力端子は、トランジスタQ13,Q15のベースに接続
されている。トランジスタQ16のベースは、基準電圧源1
0に接続されている。トランジスタQ15,Q16からなる差動
対は、可変利得回路４の利得制御段である。一方、トラ
ンジスタQ15,Q16のコレクタの夫々は、電流ミラー回路
を構成するトランジスタQ17,Q18に接続され、トランジ
スタQ15,Q16のエミッタが共通接続されて電流ミラー回
路12,13に接続されている。又、トランジスタQ15のコレ
クタは、抵抗R9を介して演算増幅器３の非反転入力端子
に接続されている。
整流平滑回路５によって抵抗R1を介して入力される信号
成分のみが整流平滑されてトランジスタQ9,Q10からなる
電流ミラー回路12に供給される。可変電流源回路7,8
は、定電流源回路11が接続されているダイオード接続さ
れたトランジスタQ1とベースを共通とするトランジスタ
Q2,Q3からなる共通の電流ミラー回路から構成され、ト
ランジスタQ1のエミッタが端子14に接続され、その端子
14と端子15間に抵抗R6が接続され、トランジスタQ2,Q3
のエミッタに抵抗R7,R8が接続されている。抵抗R6は、
外付けとなっており、その抵抗値を変えることによって
バイアス電流I0が設定されている。無論、抵抗R6は、固
定抵抗でよく、外付けの抵抗を所望の値の抵抗に置き換
えることで、リファレンス点Ｐの移動ができる。トラン
ジスタQ2のコレクタには、ダイオード接続されたトラン
ジスタQ4のコレクタ・ベースに接続され、トランジスタ
Q4とQ11は、互いにベースを共通として電流ミラー回路
を構成しており、バイアス電流I0が供給されている。
又、可変利得回路４のトランジスタQ14は、トランジス
タQ1〜Q3とベースを共通として電流ミラー回路を構成し
ており、２I0の電流が流れるように設定されている。ト
ランジスタQ3のコレクタがトランジスタQ5のベース・コ
レクタに接続され、電流ミラー回路を構成するトランジ
スタQ5,Q6の出力側のトランジスタQ6のコレクタがダイ
オード接続されたトランジスタQ7のアノードに接続され
ている。トランジスタQ7,Q8は、電流ミラー回路13を構
成している。トランジスタQ8,Q9のコレクタは共通接続
されて可変利得回路４に接続され、トランジスタ回路か
ら構成されたスイッチ６の動作によって、可変利得回路
４に電流IT或いはIGが供給されるようになされている。
成分のみが整流平滑されてトランジスタQ9,Q10からなる
電流ミラー回路12に供給される。可変電流源回路7,8
は、定電流源回路11が接続されているダイオード接続さ
れたトランジスタQ1とベースを共通とするトランジスタ
Q2,Q3からなる共通の電流ミラー回路から構成され、ト
ランジスタQ1のエミッタが端子14に接続され、その端子
14と端子15間に抵抗R6が接続され、トランジスタQ2,Q3
のエミッタに抵抗R7,R8が接続されている。抵抗R6は、
外付けとなっており、その抵抗値を変えることによって
バイアス電流I0が設定されている。無論、抵抗R6は、固
定抵抗でよく、外付けの抵抗を所望の値の抵抗に置き換
えることで、リファレンス点Ｐの移動ができる。トラン
ジスタQ2のコレクタには、ダイオード接続されたトラン
ジスタQ4のコレクタ・ベースに接続され、トランジスタ
Q4とQ11は、互いにベースを共通として電流ミラー回路
を構成しており、バイアス電流I0が供給されている。
又、可変利得回路４のトランジスタQ14は、トランジス
タQ1〜Q3とベースを共通として電流ミラー回路を構成し
ており、２I0の電流が流れるように設定されている。ト
ランジスタQ3のコレクタがトランジスタQ5のベース・コ
レクタに接続され、電流ミラー回路を構成するトランジ
スタQ5,Q6の出力側のトランジスタQ6のコレクタがダイ
オード接続されたトランジスタQ7のアノードに接続され
ている。トランジスタQ7,Q8は、電流ミラー回路13を構
成している。トランジスタQ8,Q9のコレクタは共通接続
されて可変利得回路４に接続され、トランジスタ回路か
ら構成されたスイッチ６の動作によって、可変利得回路
４に電流IT或いはIGが供給されるようになされている。
トランジスタ回路等から構成されたスイッチ６は、電流
ミラー回路12のバイアス側のトランジスタQ10のベース
・コレクタがスイッチ６の一方の電極6aに接続され、電
流ミラー回路13のバイアス側のトランジスタQ7のベース
・コレクタがスイッチ６の他方の電極6bに接続され、ス
イッチ６の共通接続点6cが抵抗を介して接地されてい
る。
ミラー回路12のバイアス側のトランジスタQ10のベース
・コレクタがスイッチ６の一方の電極6aに接続され、電
流ミラー回路13のバイアス側のトランジスタQ7のベース
・コレクタがスイッチ６の他方の電極6bに接続され、ス
イッチ６の共通接続点6cが抵抗を介して接地されてい
る。
さて、第１図の実施例に基づいて本考案の基準点可変型
の圧縮回路の動作について説明する。
の圧縮回路の動作について説明する。
先ず、本考案の基準点可変型の圧縮回路の入力電圧と出
力電圧との関係を示すと、バイアス電流I0を可変するも
のとすると、その時の可変電流を（I0＋Δｉ）とすると
（４）式から次式のような関係式で表される。
力電圧との関係を示すと、バイアス電流I0を可変するも
のとすると、その時の可変電流を（I0＋Δｉ）とすると
（４）式から次式のような関係式で表される。
しかし、斯かる圧縮回路は、バイアス電流I0を可変した
としても入出力信号の圧縮比は、次式で示されるように
１対1/2の比となっている。（７）式の両辺に対数をと
り、デシベルで変換すると次式のように表されることか
ら実証される。
としても入出力信号の圧縮比は、次式で示されるように
１対1/2の比となっている。（７）式の両辺に対数をと
り、デシベルで変換すると次式のように表されることか
ら実証される。
2logVOUT＝logVIN＋logK1 2|VOUT｜dB＝｜VIN｜dB＋K1｜dB …………（８） なお、K1＝（I0＋Δｉ）R1R2／R3である。
（８）式から明らかなようにバイアス電流I0を可変とし
たとしても入出力信号の圧縮比が１対1/2となってい
る。
たとしても入出力信号の圧縮比が１対1/2となってい
る。
従って、抵抗R1乃至R3は、半導体集積回路内に形成され
るので、調整することが困難であるが、可変利得回路４
のバイアス電流I0は、調整することが可能である。即
ち、可変電流源回路７から可変利得回路４に供給される
バイアス電流I0を調整することで、入力電圧VINと出力
電圧VOUTとが等しくなるリファレンス点Ｐを変えること
ができる。バイアス電流I0の値は、第２図に示されるよ
うにトランジスタQ1のエミッタに接続する外付の抵抗R6
の値を調整することで、設定することが可能であり、設
定されたバイアス電流I0は、トランジスタQ2のコレクタ
電流としてダイオード接続されたトランジスQ4に供給さ
れ、そのミラー電流としてトランジスタQ11に流れる。
又、可変利得回路４のトランジスタQ14にも電流２I0が
同時に流れるように調整される。
るので、調整することが困難であるが、可変利得回路４
のバイアス電流I0は、調整することが可能である。即
ち、可変電流源回路７から可変利得回路４に供給される
バイアス電流I0を調整することで、入力電圧VINと出力
電圧VOUTとが等しくなるリファレンス点Ｐを変えること
ができる。バイアス電流I0の値は、第２図に示されるよ
うにトランジスタQ1のエミッタに接続する外付の抵抗R6
の値を調整することで、設定することが可能であり、設
定されたバイアス電流I0は、トランジスタQ2のコレクタ
電流としてダイオード接続されたトランジスQ4に供給さ
れ、そのミラー電流としてトランジスタQ11に流れる。
又、可変利得回路４のトランジスタQ14にも電流２I0が
同時に流れるように調整される。
スイッチ６の接点が電極6aに接続されている場合、可変
利得回路４の利得制御段に利得制御電流ITが供給され、
可変利得回路４の信号入力段に、抵抗R6を所定の値に設
定することによって（I0＋Δｉ）のバイアス電流を供給
して、リファレンス点Ｐを移動させることができる。
又、スイッチ６を作動させてスイッチの接点を6aから6b
に切り換えると、整流平滑回路５からの電流IGがスイッ
チ６を介して利得制御回路４に供給される。
利得回路４の利得制御段に利得制御電流ITが供給され、
可変利得回路４の信号入力段に、抵抗R6を所定の値に設
定することによって（I0＋Δｉ）のバイアス電流を供給
して、リファレンス点Ｐを移動させることができる。
又、スイッチ６を作動させてスイッチの接点を6aから6b
に切り換えると、整流平滑回路５からの電流IGがスイッ
チ６を介して利得制御回路４に供給される。
スイッチ６の接点が電極6aに接続されている場合の入出
力の関係は、（１）式においてIGをITに置き換え、さら
に（３）式との関係から、次式のように求められる。
力の関係は、（１）式においてIGをITに置き換え、さら
に（３）式との関係から、次式のように求められる。
（10）式から、K2＝I0R2／ITR3とすると、｜VOUT｜dB＝
｜VIN｜dB＋｜K2｜dBの関係が成立する。即ち、入出力
電圧比が１対１となる。
｜VIN｜dB＋｜K2｜dBの関係が成立する。即ち、入出力
電圧比が１対１となる。
（８）式より明らかなように本考案の圧縮回路は、入力
電圧VINと出力電圧VOUTの圧縮比は、可変電流源回路７
から出力される電流（I0＋Δｉ）を制御することによっ
て、第４図の示すように勾配は等しく保った状態で
（イ）から（ロ）にリファレンス点Ｐを移動させること
が可能である。
電圧VINと出力電圧VOUTの圧縮比は、可変電流源回路７
から出力される電流（I0＋Δｉ）を制御することによっ
て、第４図の示すように勾配は等しく保った状態で
（イ）から（ロ）にリファレンス点Ｐを移動させること
が可能である。
本考案の基準点可変型の圧縮回路は、極めて簡便な回路
により入力電圧対出力電圧比が１となるリファレンス点
Ｐの移動が可能なものであって、自動車電話用の圧縮回
路のみならずコードレスホーン等の用途のノイズリダク
ション回路の圧縮回路として用いることができる極めて
効果的なものである。信号入力レベルの異なるシステム
に用いられる場合にも極めて効果的なものであり、圧縮
及び伸長の基準点を可変することで対応できる利点があ
る。
により入力電圧対出力電圧比が１となるリファレンス点
Ｐの移動が可能なものであって、自動車電話用の圧縮回
路のみならずコードレスホーン等の用途のノイズリダク
ション回路の圧縮回路として用いることができる極めて
効果的なものである。信号入力レベルの異なるシステム
に用いられる場合にも極めて効果的なものであり、圧縮
及び伸長の基準点を可変することで対応できる利点があ
る。
第１図は、本考案の基準点可変型の圧縮回路に係る実施
例を示すブロック図、第２図は、本考案の基準点可変型
の圧縮回路に係る一具体例を示す回路図、第３図は、従
来の圧縮回路を示す為の回路図、第４図は、本考案の基
準点可変型の圧縮回路の入出力特性を説明する為の図で
ある。 3:演算増幅回路,4:可変利得回路,5:整流平滑回路,6:ス
イッチ,7,8:可変電流源回路,9,10:基準電圧源,12,13:電
流ミラー回路,R1乃至R9:抵抗,Q1乃至Q18:トランジスタ,
A1:反転増幅器
例を示すブロック図、第２図は、本考案の基準点可変型
の圧縮回路に係る一具体例を示す回路図、第３図は、従
来の圧縮回路を示す為の回路図、第４図は、本考案の基
準点可変型の圧縮回路の入出力特性を説明する為の図で
ある。 3:演算増幅回路,4:可変利得回路,5:整流平滑回路,6:ス
イッチ,7,8:可変電流源回路,9,10:基準電圧源,12,13:電
流ミラー回路,R1乃至R9:抵抗,Q1乃至Q18:トランジスタ,
A1:反転増幅器
Claims (1)
- 【請求項１】入力信号が入力される反転増幅型の演算増
幅回路と、該演算増幅回路からの出力信号成分が夫々第
１と第２の抵抗を介して供給される可変利得回路と整流
平滑回路とを具え、該整流平滑回路の出力である利得制
御電流により該可変利得回路の利得が制御され、且つ該
可変利得回路の出力が該演算増幅回路の反転入力端子に
接続されてなる圧縮回路に於いて、該整流平滑回路と該
可変利得回路との間に切り換え用のスイッチが設けら
れ、該スイッチの共通電極が該可変利得回路の利得制御
段に接続され、該スイッチの一方の第１の電極が該整流
平滑回路の出力端子に接続され、該スイッチの一方の第
２の電極が第１の可変電流源回路に接続され、且つ該可
変利得回路のバイアス電流を設定する為にその信号入力
段に第２の可変電流源回路が接続されており、第２の可
変電流源回路のバイアス電流と第１の可変電流源回路の
可変電流が同時に可変可能にしてあることを特徴とする
基準点可変型の圧縮回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16848388U JPH0648983Y2 (ja) | 1988-12-27 | 1988-12-27 | 基準点可変型の圧縮回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16848388U JPH0648983Y2 (ja) | 1988-12-27 | 1988-12-27 | 基準点可変型の圧縮回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0288319U JPH0288319U (ja) | 1990-07-12 |
| JPH0648983Y2 true JPH0648983Y2 (ja) | 1994-12-12 |
Family
ID=31457700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16848388U Expired - Fee Related JPH0648983Y2 (ja) | 1988-12-27 | 1988-12-27 | 基準点可変型の圧縮回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0648983Y2 (ja) |
-
1988
- 1988-12-27 JP JP16848388U patent/JPH0648983Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0288319U (ja) | 1990-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0830731A1 (en) | Signal conditioning circuit for compressing audio signals | |
| US4989242A (en) | Control device for a hand-free alternate operating telephone set | |
| JPS59218015A (ja) | カレントミラ−回路 | |
| US4100433A (en) | Voltage to current converter circuit | |
| JPH0648983Y2 (ja) | 基準点可変型の圧縮回路 | |
| US4868517A (en) | Variolosser | |
| JPS6135058A (ja) | 電流特性整形回路 | |
| US3124760A (en) | Transistor amplifies with variable | |
| US3805177A (en) | Amplifier circuit having variable automatic gain control | |
| US4945314A (en) | Amplifier arrangement with saturation detection | |
| JPH06104689A (ja) | 受信機 | |
| JPS631768B2 (ja) | ||
| JPH0648982Y2 (ja) | 圧縮比可変型の圧縮回路 | |
| US5321746A (en) | Adjustable gain range current mirror | |
| JP3517760B2 (ja) | 可変利得増幅器 | |
| JP2719251B2 (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
| CA1294892C (en) | Variolosser | |
| KR910000688B1 (ko) | 감쇠기 제어 회로 | |
| JPS6228887B2 (ja) | ||
| US5701353A (en) | Audio signal processing circuit for compressing or expanding audio signal in which output DC voltage is controlled in response to reference voltage | |
| JPH04322516A (ja) | 電流のしきい値を検出する回路 | |
| JPS6013327B2 (ja) | 直流制御型出力レベル調整回路 | |
| JPH066612Y2 (ja) | 可変利得回路 | |
| US3600697A (en) | Electronic compressor network | |
| USRE36934E (en) | Control device for a hands-free telephone set |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |