JPH0649936B2 - バイアススパツタリング装置 - Google Patents
バイアススパツタリング装置Info
- Publication number
- JPH0649936B2 JPH0649936B2 JP61029191A JP2919186A JPH0649936B2 JP H0649936 B2 JPH0649936 B2 JP H0649936B2 JP 61029191 A JP61029191 A JP 61029191A JP 2919186 A JP2919186 A JP 2919186A JP H0649936 B2 JPH0649936 B2 JP H0649936B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- dielectric loss
- bias
- bias sputtering
- adjusting member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 37
- 238000004544 sputter deposition Methods 0.000 claims description 32
- 238000009826 distribution Methods 0.000 claims description 24
- 239000010408 film Substances 0.000 claims description 22
- 239000010409 thin film Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 4
- 229910010293 ceramic material Inorganic materials 0.000 claims 1
- 239000011368 organic material Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 description 16
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- -1 argon ions Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、減圧下のグロー放電によって発生するプラズ
マのイオンのスパッタリング作用を利用して、半導体基
板などの基板上に、導電性，絶縁性の薄膜を形成するバ
イアススパッタリング装置に関する。
マのイオンのスパッタリング作用を利用して、半導体基
板などの基板上に、導電性，絶縁性の薄膜を形成するバ
イアススパッタリング装置に関する。
（従来技術とその問題点） バイアススパッタリングによって、基板表面にＡｌやSi
O2の薄膜を形成する技術は周知である。殊に、パターニ
ングの終った半導体基板上に、ステップカバレージ性の
良いSiO2薄膜、または更にすゝんで、ステップを完全に
埋めた、表面の平面性の良いSiO2薄膜を形成したいとき
などにバイアススパッタリング技術はすぐれた能力を発
揮し、半導体装置製造上ますます重要視されている。
O2の薄膜を形成する技術は周知である。殊に、パターニ
ングの終った半導体基板上に、ステップカバレージ性の
良いSiO2薄膜、または更にすゝんで、ステップを完全に
埋めた、表面の平面性の良いSiO2薄膜を形成したいとき
などにバイアススパッタリング技術はすぐれた能力を発
揮し、半導体装置製造上ますます重要視されている。
第４図に従来のバイアススパッタリング装置の概要の正
面断面図を示す。接地された真空容器１には、それぞれ
絶縁材２１，３１を介して、ターゲット５を保持し磁石
２２を内蔵する陰極２と、基板４を保持するバイアス電
極３と、が取付けられている。陰極２は、整合器９を介
して高周波電源７に接続され、バイアス電極３は、整合
器１０を介して高周波電源８に接続されている。２３，
３３は両電極のシールド板である。
面断面図を示す。接地された真空容器１には、それぞれ
絶縁材２１，３１を介して、ターゲット５を保持し磁石
２２を内蔵する陰極２と、基板４を保持するバイアス電
極３と、が取付けられている。陰極２は、整合器９を介
して高周波電源７に接続され、バイアス電極３は、整合
器１０を介して高周波電源８に接続されている。２３，
３３は両電極のシールド板である。
図示しないガス導入系から、所定流量の所定ガスが導入
され、図示しない排気系から排気されて、真空容器内の
圧力が所定値に保たれ、両高周波電源７，８から高周波
電力が両電極に印加されるとき、両電極間の空間にグロ
ー放電を生じ、プラズマ中のイオンによってターゲット
５がスパッタリングされ、それと同材質の薄膜が基板４
上に堆積する。
され、図示しない排気系から排気されて、真空容器内の
圧力が所定値に保たれ、両高周波電源７，８から高周波
電力が両電極に印加されるとき、両電極間の空間にグロ
ー放電を生じ、プラズマ中のイオンによってターゲット
５がスパッタリングされ、それと同材質の薄膜が基板４
上に堆積する。
周知のように、バイアススパッタリングにおいては、上
記の薄膜の堆積はエッチングと同時に進行する。基板４
の表面への「潜在的な膜堆積量」と、表面の「エッチン
グ量」との差が、「実効的な薄膜堆積量」となるもので
ある。
記の薄膜の堆積はエッチングと同時に進行する。基板４
の表面への「潜在的な膜堆積量」と、表面の「エッチン
グ量」との差が、「実効的な薄膜堆積量」となるもので
ある。
（バイアススパッタリングのすぐれたステップカバレー
ジ性は、このエッチング動作によってもたらされること
は周知である）。
ジ性は、このエッチング動作によってもたらされること
は周知である）。
第２図の曲線Ａは、従来の装置を用いてSiO2のバイアス
スパッタリング（従ってターゲット材料はSiO2）を行う
場合の、基板４の表面のエッチング速度分布の１例を示
す。縦軸にエッチング速度 ／min、横軸に基板４の表面の中心（第４図の中心線３
０の位置）からの距離をとっている。
スパッタリング（従ってターゲット材料はSiO2）を行う
場合の、基板４の表面のエッチング速度分布の１例を示
す。縦軸にエッチング速度 ／min、横軸に基板４の表面の中心（第４図の中心線３
０の位置）からの距離をとっている。
（このときのターゲット５は直径１０″，厚さ6.5mm、
基板４は直径４″のシリコンウエハ、両電極間距離は６
５mmであり、使用ガスはアルゴン、圧力は５×１０-3To
rr、陰極２には13.56ＭHzの1.9Ｗ／cm2、バスアス電極
３には13.56ＭHzの12.8Ｗ／cm2の高周波電力を投入。） この例によれば、エッチング速度の分布は直径８０mm内
で±１８％であるが、この値はほゞ一般的な従来装置の
値と言うことができる。この曲線Ａは、第４図の装置で
電源８を殺し、バイアス電極３をアース電位に落して、
電源７のみを生かしてスパッタリングを行ったときの基
板４の表面のSiO2堆積膜膜厚toから、電源８をも生かし
て正規のバイアススパッタリングを行ったときの、同様
のSiO2堆積膜膜厚ｔを差引いて得た（to-t）のグラフで
ある。
基板４は直径４″のシリコンウエハ、両電極間距離は６
５mmであり、使用ガスはアルゴン、圧力は５×１０-3To
rr、陰極２には13.56ＭHzの1.9Ｗ／cm2、バスアス電極
３には13.56ＭHzの12.8Ｗ／cm2の高周波電力を投入。） この例によれば、エッチング速度の分布は直径８０mm内
で±１８％であるが、この値はほゞ一般的な従来装置の
値と言うことができる。この曲線Ａは、第４図の装置で
電源８を殺し、バイアス電極３をアース電位に落して、
電源７のみを生かしてスパッタリングを行ったときの基
板４の表面のSiO2堆積膜膜厚toから、電源８をも生かし
て正規のバイアススパッタリングを行ったときの、同様
のSiO2堆積膜膜厚ｔを差引いて得た（to-t）のグラフで
ある。
一般に、基板４の表面への「潜在的な膜堆積」の膜厚分
布の方は、「エッチング量」の分布と比較すると遥かに
良好であり、そのため、「実効的な薄膜堆積」の膜厚分
布は、「エッチング量」の分布即ち先述のＡ曲線の時間
積分に支配され、そのため、従来の装置のバイアススパ
ッタリングで得られる基板４の表面の薄膜の膜厚分布は
一般に極めて悪いものとなる。そしてもし、より良好な
膜厚分布を得ようとすれば、印加するバイアス電圧の大
きさ、基板４の直径、等の諸条件は極めて強い制約を受
け、しかも、得られる結果はあまり芳しいものでないと
いう問題を抱えている。
布の方は、「エッチング量」の分布と比較すると遥かに
良好であり、そのため、「実効的な薄膜堆積」の膜厚分
布は、「エッチング量」の分布即ち先述のＡ曲線の時間
積分に支配され、そのため、従来の装置のバイアススパ
ッタリングで得られる基板４の表面の薄膜の膜厚分布は
一般に極めて悪いものとなる。そしてもし、より良好な
膜厚分布を得ようとすれば、印加するバイアス電圧の大
きさ、基板４の直径、等の諸条件は極めて強い制約を受
け、しかも、得られる結果はあまり芳しいものでないと
いう問題を抱えている。
（発明の目的） 本発明は、基板表面に堆積する薄膜の膜厚分布の良好な
バイアススパッタリング装置の提供を目的とする。
バイアススパッタリング装置の提供を目的とする。
（発明の構成） 本発明は、真空容器内に、ターゲットを保持する陰極
と、基板を保持するバイアス電極とを対向設置し、放電
で生ずるプラズマのイオンのスパッタリング作用を利用
して、該ターゲットの材料の薄膜を該基板表面に堆積す
るバイアススパッタリング装置において、該基板と該バ
イアス電極の間に、基板表面の誘電損失の分布を調整し
て該基板表面の堆積膜の膜厚分布を調整する部材であっ
てバイアス電極より高い誘電損失を生じる誘電損失調整
部材が設けられているバイアススパッタリング装置によ
って前記目的を達成したものである。
と、基板を保持するバイアス電極とを対向設置し、放電
で生ずるプラズマのイオンのスパッタリング作用を利用
して、該ターゲットの材料の薄膜を該基板表面に堆積す
るバイアススパッタリング装置において、該基板と該バ
イアス電極の間に、基板表面の誘電損失の分布を調整し
て該基板表面の堆積膜の膜厚分布を調整する部材であっ
てバイアス電極より高い誘電損失を生じる誘電損失調整
部材が設けられているバイアススパッタリング装置によ
って前記目的を達成したものである。
（実施例） 以下、本発明の実施例を図に基いて説明する。第１図は
本発明の実施例のバイアススパッタリング装置の概要の
正面断面図を示すものであって、第４図と同じ部材には
同じ符号を付してあり、その説明は省略する。
本発明の実施例のバイアススパッタリング装置の概要の
正面断面図を示すものであって、第４図と同じ部材には
同じ符号を付してあり、その説明は省略する。
第１図が第４図と異なる部分は、基板４の裏面とバイア
ス電極３の表面６との間に挿入された２mm厚さの石英板
４１と誘電損失調整部材４２が存在することである。本
実施例で使用された誘電損失調整部材４２は、均一な厚
さの平板状の部材の中央部をくり貫いたような形状のも
のである。即ち、誘電損失調整部材４２は、中央部に大
きな開口を有する他は厚さの一定な環状板である。そし
て、その厚さは、0.2mm〜0.5mm程度の範囲で適宜選定さ
れるが、例えば0.3mmの厚さが好適に採用される。
ス電極３の表面６との間に挿入された２mm厚さの石英板
４１と誘電損失調整部材４２が存在することである。本
実施例で使用された誘電損失調整部材４２は、均一な厚
さの平板状の部材の中央部をくり貫いたような形状のも
のである。即ち、誘電損失調整部材４２は、中央部に大
きな開口を有する他は厚さの一定な環状板である。そし
て、その厚さは、0.2mm〜0.5mm程度の範囲で適宜選定さ
れるが、例えば0.3mmの厚さが好適に採用される。
第１図の装置を使って、先述したと同様にSiO2膜のバイ
アススパッタリングをした場合に得られる先述同様のエ
ッチング速度分布を、曲線Ｂとして第２図に竝記した。
曲線Ｂはエッチング速度が直径９０mmの基板上で±９％
以内に改善されることを示している。本例の装置ではポ
リイミド樹脂製の誘電損失調整部材４２の厚さを、0.2m
m〜0.5mmの間に選定するとき膜厚分布改善の効果が認め
られ、この範囲の外では、第１図の曲線Ａに示すものと
同様のエッチング速度の分布を示し、あまり効果は無か
なった。また場合によっては、エッチング速度のばらつ
きが大きくなってさらに不均一となり、逆効果を示す結
果となった。
アススパッタリングをした場合に得られる先述同様のエ
ッチング速度分布を、曲線Ｂとして第２図に竝記した。
曲線Ｂはエッチング速度が直径９０mmの基板上で±９％
以内に改善されることを示している。本例の装置ではポ
リイミド樹脂製の誘電損失調整部材４２の厚さを、0.2m
m〜0.5mmの間に選定するとき膜厚分布改善の効果が認め
られ、この範囲の外では、第１図の曲線Ａに示すものと
同様のエッチング速度の分布を示し、あまり効果は無か
なった。また場合によっては、エッチング速度のばらつ
きが大きくなってさらに不均一となり、逆効果を示す結
果となった。
ポリイミド樹脂製の誘電損失調整部材４２の表面がプラ
ズマに晒されると、エッチングされて汚染物質を生じ、
基板表面の堆積膜に混入して薄膜の品質を低下させるの
で、石英板４１が環状板４２の表面を覆うようにして置
かれている。覆い用の板４１としてターゲット５と同材
質の材料を選ぶとき前記の汚染が防止される理由は説明
するまでもなく明らかである。
ズマに晒されると、エッチングされて汚染物質を生じ、
基板表面の堆積膜に混入して薄膜の品質を低下させるの
で、石英板４１が環状板４２の表面を覆うようにして置
かれている。覆い用の板４１としてターゲット５と同材
質の材料を選ぶとき前記の汚染が防止される理由は説明
するまでもなく明らかである。
ポリイミド樹脂製の誘電損失調整部材４２を挿入すると
きに、何故エッチング速度分布が曲線Ａから曲線Ｂに改
善されるか、その理論的な理由は明らかでない。しか
し、ポリイミド樹脂の代りに、高誘電損失材料、例えば
tonδの大きい種類のアルミナ環状板の適宜厚さのもの
でも同様の改善効果が得られ、誘電損失の小さい石英板
では殆んど改善されないなどから、基板表面の誘電損失
の分布がエッチング速度分布と密接に関連することは明
らかとなっている。そして基板部のみを第３図に略示す
るように、高誘電損失で板状の誘電損失調整部材４２
の、厚さを不等厚に調整して基板裏面の誘電損失値を微
細に調節し、それによって堆積膜の膜厚分布を均一化す
ることも可能であることが判明した。
きに、何故エッチング速度分布が曲線Ａから曲線Ｂに改
善されるか、その理論的な理由は明らかでない。しか
し、ポリイミド樹脂の代りに、高誘電損失材料、例えば
tonδの大きい種類のアルミナ環状板の適宜厚さのもの
でも同様の改善効果が得られ、誘電損失の小さい石英板
では殆んど改善されないなどから、基板表面の誘電損失
の分布がエッチング速度分布と密接に関連することは明
らかとなっている。そして基板部のみを第３図に略示す
るように、高誘電損失で板状の誘電損失調整部材４２
の、厚さを不等厚に調整して基板裏面の誘電損失値を微
細に調節し、それによって堆積膜の膜厚分布を均一化す
ることも可能であることが判明した。
なお高誘電損失で板状の誘電損失調整部材４２は、膜堆
積工程の高周波電力で加熱されること、基板がアルゴン
イオンでエッチングされることによって高温になる。従
って、こゝには耐熱材料を使用する必要がある。
積工程の高周波電力で加熱されること、基板がアルゴン
イオンでエッチングされることによって高温になる。従
って、こゝには耐熱材料を使用する必要がある。
上記の構成のバイアススパッタリング装置を用いるとき
は、エッチング速度の分布を自由に調節できるため、前
記した「潜在的な膜堆積」の膜厚分布をもこれで補正
し、理想的な「実効的な膜堆積」の膜厚分布を現出する
ことができる。
は、エッチング速度の分布を自由に調節できるため、前
記した「潜在的な膜堆積」の膜厚分布をもこれで補正
し、理想的な「実効的な膜堆積」の膜厚分布を現出する
ことができる。
さらに、バイアススパッタリングにおけるバイアスの深
さ（それはバイアス電極３に印加される高周波電圧の大
きさである）を充分に大きくすることが可能となり、前
述したバイアススパッタリング特有の機能、即ちステッ
プカバレージ性のよい膜生成の機能や、ステップを完全
に埋めて更に表面の平面性を良くした膜生成を行なう機
能を、極めて高いものにすることができる。
さ（それはバイアス電極３に印加される高周波電圧の大
きさである）を充分に大きくすることが可能となり、前
述したバイアススパッタリング特有の機能、即ちステッ
プカバレージ性のよい膜生成の機能や、ステップを完全
に埋めて更に表面の平面性を良くした膜生成を行なう機
能を、極めて高いものにすることができる。
なお、上記の実施例は電極構成が平行平面型である場合
であったが、同軸円筒型構成でも同様の効果が得られ
る。
であったが、同軸円筒型構成でも同様の効果が得られ
る。
（発明の効果） 本発明は、基板表面に堆積する薄膜の膜厚分布の良好な
バイアススパッタリング装置を提供する効果がある。
バイアススパッタリング装置を提供する効果がある。
第１図は、本発明の実施例のバイアススパッタリング装
置の概要を示す正面断面図。 第２図は、従来及び本発明の実施例のバイアススパッタ
リング時の基板表面のエッチング速度分布を示す図。 第３図は本発明の別の実施例の、基板部の正面断面図。 第４図は従来のバイアススパッタリング装置の概要の正
面断面図。 １……真空容器、２……陰極、３……バイアス電極、４
……基板、５……ターゲット、７，８……高周波電源、
４２……誘電損失調整部材。
置の概要を示す正面断面図。 第２図は、従来及び本発明の実施例のバイアススパッタ
リング時の基板表面のエッチング速度分布を示す図。 第３図は本発明の別の実施例の、基板部の正面断面図。 第４図は従来のバイアススパッタリング装置の概要の正
面断面図。 １……真空容器、２……陰極、３……バイアス電極、４
……基板、５……ターゲット、７，８……高周波電源、
４２……誘電損失調整部材。
Claims (6)
- 【請求項１】真空容器内に、ターゲットを保持する陰極
と、基板を保持するバイアス電極とを対向設置し、放電
で生ずるプラズマのイオンのスパッタリング作用を利用
して、該ターゲットの材料の薄膜を該基板表面に堆積す
るバイアススパッタリング装置において、該基板と該バ
イアス電極の間に、基板表面の誘電損失の分布を調整し
て該基板表面の堆積膜の膜厚分布を調整する部材であっ
てバイアス電極より高い誘電損失を生じる誘電損失調整
部材が設けられていることを特徴とするバイアススパッ
タリング装置。 - 【請求項２】前記誘電損失調整部材のプラズマに露出す
る表面は、ターゲットと同質の材料で覆われている特許
請求の範囲第１項記載のバイアススパッタリング装置。 - 【請求項３】前記誘電損失調整部材は、基板の表面にお
いて局在的である特許請求の範囲第１又は２項記載のバ
イアススパッタリング装置。 - 【請求項４】前記誘電損失調整部材は、基板の裏面に於
て不等厚である特許請求の範囲第１又は２項記載のバイ
アススパッタリング装置。 - 【請求項５】前記誘電損失調整部材は、有機材料である
特許請求の範囲第１又は２項記載のバイアススパッタリ
ング装置。 - 【請求項６】前記誘電損失調整部材は、セラミック材料
である特許請求の範囲第１又は２項記載のバイアススパ
ッタリング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61029191A JPH0649936B2 (ja) | 1986-02-13 | 1986-02-13 | バイアススパツタリング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61029191A JPH0649936B2 (ja) | 1986-02-13 | 1986-02-13 | バイアススパツタリング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62188777A JPS62188777A (ja) | 1987-08-18 |
| JPH0649936B2 true JPH0649936B2 (ja) | 1994-06-29 |
Family
ID=12269306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61029191A Expired - Lifetime JPH0649936B2 (ja) | 1986-02-13 | 1986-02-13 | バイアススパツタリング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0649936B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0772344B2 (ja) * | 1988-06-23 | 1995-08-02 | 帝人株式会社 | 対向ターゲット式スパッタ装置 |
| JPH0788575B2 (ja) * | 1991-06-14 | 1995-09-27 | 株式会社芝浦製作所 | スパッタリング装置 |
| JPH0788574B2 (ja) * | 1991-06-14 | 1995-09-27 | 株式会社芝浦製作所 | 反応性高周波スパッタリング装置 |
| JPH0816267B2 (ja) * | 1991-06-14 | 1996-02-21 | 株式会社芝浦製作所 | 反応性高周波バイアススパッタリング装置 |
| JPH0943929A (ja) * | 1995-05-19 | 1997-02-14 | Matsushita Electric Ind Co Ltd | 電子写真複写装置 |
| JP2002004042A (ja) * | 2000-06-21 | 2002-01-09 | Semiconductor Leading Edge Technologies Inc | Ｒｆスパッタリング装置 |
| CN104947048A (zh) * | 2015-05-14 | 2015-09-30 | 宁波时代全芯科技有限公司 | 镀膜装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0243824B2 (ja) * | 1985-02-22 | 1990-10-01 | Hitachi Ltd | Supatsutaringusochi |
-
1986
- 1986-02-13 JP JP61029191A patent/JPH0649936B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62188777A (ja) | 1987-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Davidse et al. | Dielectric thin films through rf sputtering | |
| JP4180913B2 (ja) | プラズマ処理の均一性のためのステップのある上部電極 | |
| US6596550B2 (en) | Method for monitoring substrate biasing during plasma processing of a substrate | |
| US5232571A (en) | Aluminum nitride deposition using an AlN/Al sputter cycle technique | |
| US20040040931A1 (en) | Plasma processing method and plasma processor | |
| US4362611A (en) | Quadrupole R.F. sputtering system having an anode/cathode shield and a floating target shield | |
| US20040134618A1 (en) | Plasma processing apparatus and focus ring | |
| US4818359A (en) | Low contamination RF sputter deposition apparatus | |
| JPH08316210A (ja) | プラズマ処理方法及び装置 | |
| TW518690B (en) | Plasma processing apparatus and its electrode plate, its electrode supporting body and its shield ring | |
| US6153068A (en) | Parallel plate sputtering device with RF powered auxiliary electrodes and applied external magnetic field | |
| KR100579606B1 (ko) | 플라즈마 처리방법 및 플라즈마 처리장치 | |
| JPH0649936B2 (ja) | バイアススパツタリング装置 | |
| US4802968A (en) | RF plasma processing apparatus | |
| JP3437961B2 (ja) | 基板のプラズマ処理中に基板のバイアスを監視するための改善された装置および方法 | |
| JP4666817B2 (ja) | 高誘電体のエッチング装置 | |
| JP2761875B2 (ja) | バイアススパッタリング法による堆積膜形成装置 | |
| JPH06291064A (ja) | プラズマ処理装置 | |
| GB2286200A (en) | Plasma treatment of substrates having non planar surfaces; contoured electrodes | |
| JP3480254B2 (ja) | ドライエッチング方法、ドライエッチング装置、液晶表示体の製造方法および半導体の製造方法 | |
| JP3529308B2 (ja) | スパッタ装置及びスパッタ方法 | |
| JPS59199038A (ja) | 絶縁体薄膜の形成方法 | |
| JPH03215664A (ja) | 薄膜形成装置 | |
| JP2553256B2 (ja) | プラズマ気相成長方法 | |
| JPH08199355A (ja) | スパッタリング装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |