JPH0650045Y2 - DC AC addition circuit - Google Patents
DC AC addition circuitInfo
- Publication number
- JPH0650045Y2 JPH0650045Y2 JP1988069684U JP6968488U JPH0650045Y2 JP H0650045 Y2 JPH0650045 Y2 JP H0650045Y2 JP 1988069684 U JP1988069684 U JP 1988069684U JP 6968488 U JP6968488 U JP 6968488U JP H0650045 Y2 JPH0650045 Y2 JP H0650045Y2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- voltage
- input terminal
- inverting input
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は単一電源動作の演算増幅器を用いて直流入力電
圧と交流入力電圧とを加算する直流交流加算回路に関す
る。DETAILED DESCRIPTION OF THE INVENTION (Industrial field of application) The present invention relates to a DC / AC adder circuit that adds a DC input voltage and an AC input voltage using an operational amplifier that operates with a single power supply.
（従来の技術） 第３図は、単一電源で動作する演算増幅器を用いた場合
の、直列キャパシタを第１の演算増幅器５と第２の演算
増幅器６との間に使用しないで（以下キャパシタレスと
いう）、直流入力電圧と交流入力電圧とを加算する、従
来の直流交流加算回路である。図において、１は直流電
圧入力端子、２は交流電圧入力端子、３は第１の演算増
幅器５の非反転入力端子、４は直流交流加算出力端子、
５は第１の演算増幅器、６は第２の演算増幅器である。(Prior Art) FIG. 3 shows a case in which a series capacitor is not used between the first operational amplifier 5 and the second operational amplifier 6 when an operational amplifier operating with a single power supply is used (hereinafter referred to as a capacitor). The conventional DC / AC adder circuit adds a DC input voltage and an AC input voltage. In the figure, 1 is a DC voltage input terminal, 2 is an AC voltage input terminal, 3 is a non-inverting input terminal of the first operational amplifier 5, 4 is a DC / AC addition output terminal,
Reference numeral 5 is a first operational amplifier, and 6 is a second operational amplifier.
この従来の直流交流加算回路において、次にその動作を
説明する。The operation of the conventional DC / AC adder circuit will be described below.
第１の演算増幅器５の出力電圧V3と直流入力電圧V1とを
加算した第２の演算増幅器６の出力電圧V0は、抵抗R3，
R4R5，R6をR3＝R4＝R5＝R6とすれば、次式のようにな
る。The output voltage V 0 of the second operational amplifier 6 obtained by adding the output voltage V 3 of the first operational amplifier 5 and the DC input voltage V 1 is the resistance R 3 ,
When R 4 R 5 and R 6 are R 3 = R 4 = R 5 = R 6 , the following equation is obtained.
V0＝V1＋V3 （１） また、インピーダンスZ1，Z2をZ1＝Z2とし、第１の演算
増幅器５の非反転入力端子３にこの演算増幅器が単一電
源で動作するものにあるために印加される直流基準電圧
をVRとすれば、第１の演算増幅器５の交流入力端子２は
図示しないキャパシタで直流阻止して交流結合されるの
で、交流入力電圧V2が反転入力端子に入力される前記第
１の演算増幅器５の出力電圧V3は、次式のようになる。V 0 = V 1 + V 3 (1) In addition, impedances Z 1 and Z 2 are Z 1 = Z 2, and the operational amplifier operates on a single power supply at the non-inverting input terminal 3 of the first operational amplifier 5. Therefore, if the DC reference voltage applied is V R , the AC input terminal 2 of the first operational amplifier 5 is blocked by a capacitor (not shown) and is AC coupled, so that the AC input voltage V 2 is inverted. The output voltage V 3 of the first operational amplifier 5 input to the input terminal is given by the following equation.
V3＝VR−v2 （２） なお、第１の演算増幅器５の非反転入力端子３は、接地
との間に大容量のキャパシタ（図示せず）が挿入されて
いて、交流的に充分に低いインピーダンスに保持され、
直流基準電圧VRが印加されている。この直流基準電圧VR
は、交流入力電圧v2に対して、VR＞v2となるように設定
されるので、第１の演算増幅器の出力電圧V3は、直流基
準電圧VRに交流入力出電圧v2が重畳した信号となる。V 3 = V R −v 2 (2) In addition, the non-inverting input terminal 3 of the first operational amplifier 5 has a large-capacity capacitor (not shown) inserted between it and the ground, so Maintained at a sufficiently low impedance,
DC reference voltage V R is applied. The DC reference voltage V R
Is set so that V R > v 2 with respect to the AC input voltage v 2 , the output voltage V 3 of the first operational amplifier is the DC reference voltage V R when the AC input output voltage v 2 is It becomes a superimposed signal.
前記（２）式を（１）式に代入すれば、第２の演算増幅
器６の出力電圧V0は、次式のようになる。By substituting the equation (2) into the equation (1), the output voltage V 0 of the second operational amplifier 6 is given by the following equation.
V0＝V1＋（−v2）＋VR （３） （３）式において、v2＝０とした場合の、第２の演算増
幅器６の入出力特性を第４図に示す。ここで、VSATは第
２の演算増幅器６の出力飽和電圧である。V 0 = V 1 + (− v 2 ) + V R (3) In the equation (3), the input / output characteristics of the second operational amplifier 6 when v 2 = 0 are shown in FIG. Here, V SAT is the output saturation voltage of the second operational amplifier 6.
（考案が解決しようとする課題） しかし、従来の直流交流加算回路は、次のような欠点を
有する。すなわち、（３）式から明らかなように、直流
基準電圧VRが余分に加算されているので、直流交流加算
電圧V0が直流入力電圧V1と交流入力電圧v2との正確な加
算になっていない。また、第４図からも明らかなよう
に、直流のダイナミックレンジが狭い。すなわち、第２
の演算増幅器６の出力電圧V0の直流領域が狭く、VR〜V
SATの範囲に限定される。同様に、交流のダイナミック
レンジも狭くなる。すなわち、VR＞v2なる条件があるの
で、直流のダイナミックレンジによって制約された直流
基準電圧VRよりも大きな振幅の交流電圧は扱えない。(Problems to be Solved by the Invention) However, the conventional DC / AC adder circuit has the following drawbacks. That is, as is apparent from the expression (3), since the DC reference voltage V R is added additionally, the DC / AC addition voltage V 0 is used for accurate addition of the DC input voltage V 1 and the AC input voltage v 2. is not. Further, as is clear from FIG. 4, the DC dynamic range is narrow. That is, the second
The DC region of the output voltage V 0 of the operational amplifier 6 is narrow and V R ~ V
Limited to SAT range. Similarly, the dynamic range of alternating current is also narrowed. That is, since there is a condition that V R > v 2 , an AC voltage having an amplitude larger than the DC reference voltage V R restricted by the DC dynamic range cannot be handled.
従って、本考案の目的は、上記のような欠点を無くし、
正確な加算機能を有し、直流および交流ともに広いダイ
ナミックレンジを有し、単一電源で動作する直流交流加
算回路を提供することである。Therefore, the object of the present invention is to eliminate the above drawbacks,
An object of the present invention is to provide a DC / AC adder circuit having an accurate adding function, having a wide dynamic range for both DC and AC, and operating with a single power source.
（課題を解決するための手段） 本考案は、単一電源で動作する演算増幅器を用いて、キ
ャパシタレスで直流入力電圧に交流入力電圧を加算する
直流交流加算回路であり、第１の演算増幅器の非反転入
力端子に印加される直流基準電圧を、抵抗を通じて第２
の演算増幅器の反転入力端子に印加するようにしたもの
である。(Means for Solving the Problem) The present invention is a DC / AC adder circuit that adds an AC input voltage to a DC input voltage without a capacitor by using an operational amplifier that operates with a single power supply. The DC reference voltage applied to the non-inverting input terminal of the
Is applied to the inverting input terminal of the operational amplifier.
（実施例） 第１図は本考案の一実施例を示す回路図である。(Embodiment) FIG. 1 is a circuit diagram showing an embodiment of the present invention.
図の添付符号は全て第３図と同一であり、同一のものを
示す。図において、第１の演算増幅器５の非反転入力端
子３は、接地との間に大容量のキャパシタ（図示せず）
で、交流的に充分に低いインピーダンスに保持されてい
る。第１図から明らかなように、抵抗R5の接続が第３図
と相違している。すなわち、第３図では抵抗R5の片端が
接地されているのに対して、第１図では抵抗R5の片端が
第１の演算増幅器５の非反転入力端子３に接続されてい
る。The reference numerals in the figure are the same as those in FIG. 3 and indicate the same elements. In the figure, the non-inverting input terminal 3 of the first operational amplifier 5 has a large-capacity capacitor (not shown) between it and the ground.
Therefore, the impedance is maintained sufficiently low in terms of alternating current. As apparent from FIG. 1, the connection of the resistor R 5 is different from that in FIG. That is, while one end of the resistor R 5 is grounded in FIG. 3, one end of the resistor R 5 is connected to the non-inverting input terminal 3 of the first operational amplifier 5 in FIG.
（作用） 抵抗R3，R4，R5，R6をR3＝R4＝R5＝R6とすれば、第２図
の演算増幅器６の出力電圧V0は、次式のようになる。(Operation) If the resistors R 3 , R 4 , R 5 , and R 6 are set to R 3 = R 4 = R 5 = R 6 , the output voltage V 0 of the operational amplifier 6 in FIG. Become.
V0＝V1＋V3−VR （４） また、インピーダンスZ1，Z2をZ1＝Z2とすれば、第１の
演算増幅器５の交流入力端子２は図示しないキャパシタ
で直流阻止して交流結合されるので、第１の演算増幅器
５の出力電圧V3は次のようになる。V 0 = V 1 + V 3 −V R (4) If the impedances Z 1 and Z 2 are Z 1 = Z 2 , the AC input terminal 2 of the first operational amplifier 5 is blocked by a capacitor (not shown). The output voltage V3 of the first operational amplifier 5 is as follows.
V3＝VR−v2 （５） ここで（５）式を（４）式に代入すれば、第２の演算増
幅器６の出力電圧V0は次式のようになる。V 3 = V R −v 2 (5) Here, by substituting the equation (5) into the equation (4), the output voltage V 0 of the second operational amplifier 6 becomes the following equation.
V0＝V1＋（−v2） （６） この（６）式が示すように、単一電源動作の演算増幅器
において、正負両極性になる交流電圧を扱うためには、
直流電圧に交流電圧を重畳する必要があり、そのため印
加される直流基準電圧VRが打ち消されていて、第２の演
算増幅器６の出力電圧V0は直流入力電圧V1と交流入力電
圧v2との正確な加算電圧となる。V 0 = V 1 + (− v 2 ) (6) As expressed by the equation (6), in order to handle an AC voltage having both positive and negative polarities in an operational amplifier operating with a single power source,
Since it is necessary to superimpose the AC voltage on the DC voltage, the applied DC reference voltage V R is canceled and the output voltage V 0 of the second operational amplifier 6 is the DC input voltage V 1 and the AC input voltage v 2 It becomes an accurate addition voltage with.
（６）式において、v2＝０とした場合の、第２の演算増
幅器６の入出力特性を第２図に示す。ここで、VSATは第
２の演算増幅器６の出力飽和電圧である。図が示すよう
に、第２の演算増幅器６の出力電圧V0の直線領域が０〜
VSATの範囲になっており、直流のダイナミックレンジが
第４図の従来のものに比べて広くなっている。さらに、
（６）式において直流基準電圧VRが式に現われていない
ことは、直流のダイナミックレンジに制約されずに、こ
の直流基準電圧VRを任意の値に設定することができるこ
とを示している。従って、交流電圧の振幅を演算増幅器
で扱える最大限まで利用できるように直流基準電圧V
Rを、出力飽和電圧VSATの1/2の電圧に設定することがで
きることから、交流のダイナミックレンジも広くなる。FIG. 2 shows the input / output characteristics of the second operational amplifier 6 when v 2 = 0 in the equation (6). Here, V SAT is the output saturation voltage of the second operational amplifier 6. As shown in the figure, the linear region of the output voltage V 0 of the second operational amplifier 6 is 0 to
It is in the range of V SAT , and the dynamic range of DC is wider than that of the conventional one in FIG. further,
The fact that the DC reference voltage V R does not appear in the formula (6) indicates that the DC reference voltage V R can be set to an arbitrary value without being restricted by the DC dynamic range. Therefore, in order to maximize the amplitude of the AC voltage that can be handled by the operational amplifier, the DC reference voltage V
Since R can be set to a voltage that is 1/2 the output saturation voltage V SAT , the AC dynamic range is also widened.
（考案の効果） 以上説明したように、本考案によれば、単一電源動作の
演算増幅器においても、直流入力電圧と交流入力電圧と
の正確な加算ができ、また、直流および交流のダイナミ
ックレンジが広くとれる等の利点がある。また、キャパ
シタレス加算であるので、直流に非常に近い周波数成分
を有する交流信号、例えばデジタル信号も取り扱うこと
ができる利点がある。このことは、例えば、PLLシンセ
サイザのループにデジタル信号で変調を掛けるために、
本考案による加算回路を使用することができる。(Effects of the Invention) As described above, according to the present invention, it is possible to accurately add a DC input voltage and an AC input voltage even in an operational amplifier that operates with a single power supply, and to obtain a dynamic range of DC and AC. Has the advantage that it can be widely used. Further, since the capacitorless addition is used, there is an advantage that an AC signal having a frequency component very close to DC, for example, a digital signal can be handled. This means, for example, to modulate the loop of a PLL synthesizer with a digital signal,
An adder circuit according to the invention can be used.
【図面の簡単な説明】 第１図は本考案の一実施例を示す回路図、第２図は本考
案による直流交流加算回路の入出力特性を示す図、第３
図は従来の直流交流加算回路の回路図、第４図は従来の
直流交流加算回路の入出力特性を示す図である。 １……直流電圧入力端子、２……交流電圧入力端子、３
……非反転入力端子、４……直流交流加算出力端子、５
……第１の演算増幅器、６……第２の演算増幅器、R3〜
R6……抵抗、Z1，Z2……インピーダンス、V0……直流交
流加算出力電圧、V1……直流入力電圧、v2……交流入力
電圧、V3……出力電圧、VR……直流基準電圧、Vcc……
電源電圧、VSAT……出力飽和電圧。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a diagram showing input / output characteristics of a DC / AC adder circuit according to the present invention, and FIG.
FIG. 4 is a circuit diagram of a conventional DC / AC adder circuit, and FIG. 4 is a diagram showing input / output characteristics of the conventional DC / AC adder circuit. 1 ... DC voltage input terminal, 2 ... AC voltage input terminal, 3
...... Non-inverting input terminal, 4 …… DC AC addition output terminal, 5
...... First operational amplifier, 6 …… Second operational amplifier, R 3 ~
R 6 ...... resistor, Z 1, Z 2 ...... impedance, V 0 ...... DC-AC sum output voltage, V 1 ...... DC input voltage, v 2 ...... AC input voltage, V 3 ...... output voltage, V R ...... DC reference voltage, V cc ……
Power supply voltage, V SAT …… Output saturation voltage.
Claims (1)
転入力端子に直流基準電圧を印加する単一電源動作の第
１の演算増幅器と、該第１の演算増幅器の出力電圧と直
流入力電圧とを抵抗接続加算して非反転入力端子に入力
する単一電源動作の第２の演算増幅器とから成る直流交
流加算回路において、前記第１の演算増幅器の非反転入
力端子と前記第２の演算増幅器の反転入力端子とを抵抗
接続して前記直流基準電圧を前記第２の演算増幅器の反
転入力端子に印加して前記第２の演算増幅器の非反転入
力端子の電圧から前記直流基準電圧を減算したことを特
徴とする直流交流加算回路。1. A first operational amplifier having a single power supply operation, wherein an AC input voltage is input to an inverting input terminal and a DC reference voltage is applied to a non-inverting input terminal, and an output voltage of the first operational amplifier and a DC input. A DC / AC adder circuit comprising a second operational amplifier that operates in a single power supply and adds the voltage to the non-inverting input terminal by resistance connection, and the non-inverting input terminal of the first operational amplifier and the second operational amplifier. The DC reference voltage is applied to the inverting input terminal of the second operational amplifier by resistance-connection with the inverting input terminal of the operational amplifier to obtain the DC reference voltage from the voltage of the non-inverting input terminal of the second operational amplifier. A DC / AC addition circuit characterized by subtraction.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988069684U JPH0650045Y2 (en) | 1988-05-26 | 1988-05-26 | DC AC addition circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988069684U JPH0650045Y2 (en) | 1988-05-26 | 1988-05-26 | DC AC addition circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01175353U JPH01175353U (en) | 1989-12-13 |
| JPH0650045Y2 true JPH0650045Y2 (en) | 1994-12-14 |
Family
ID=31294958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988069684U Expired - Lifetime JPH0650045Y2 (en) | 1988-05-26 | 1988-05-26 | DC AC addition circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650045Y2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55107306A (en) * | 1979-02-08 | 1980-08-18 | Matsushita Electric Ind Co Ltd | Operational amplifier |
| JPS5988756U (en) * | 1982-12-06 | 1984-06-15 | パイオニア株式会社 | anti-phase summing amplifier |
| JPS61195470A (en) * | 1985-02-25 | 1986-08-29 | Matsushita Electric Works Ltd | Adder circuit |
-
1988
- 1988-05-26 JP JP1988069684U patent/JPH0650045Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01175353U (en) | 1989-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0650045Y2 (en) | DC AC addition circuit | |
| JPS585594B2 (en) | rectifier circuit | |
| US4736152A (en) | Load current interference reducing apparatus | |
| JPH0230912Y2 (en) | ||
| JPS5916835Y2 (en) | Input circuit of electronic equipment | |
| JPS5821211Y2 (en) | Linear IC noise resistance circuit | |
| JP2993532B2 (en) | Excitation circuit of Wheatstone bridge type load cell | |
| JPS61104246A (en) | humidity detection circuit | |
| JPS622547Y2 (en) | ||
| JPS587736Y2 (en) | feedback amplifier circuit | |
| JP2529354B2 (en) | Voltage conversion circuit | |
| JP3123581B2 (en) | High-speed composite inverting amplifier | |
| JPH055501Y2 (en) | ||
| JP2957796B2 (en) | Phase shift circuit | |
| JPH0321054Y2 (en) | ||
| JPS5830321Y2 (en) | Detection circuit | |
| JPS5912803Y2 (en) | Detection device with temperature compensation | |
| JPS602349A (en) | Detect circuit | |
| JPH08125445A (en) | High frequency detection circuit | |
| JPS6016144Y2 (en) | Signal voltage divider circuit | |
| JPH0535922B2 (en) | ||
| JPH0522971Y2 (en) | ||
| JPS6336747Y2 (en) | ||
| JPS62154912A (en) | Filter circuit | |
| JPH0435510A (en) | High frequency detecting circuit |