JPH0321054Y2 - - Google Patents
Info
- Publication number
- JPH0321054Y2 JPH0321054Y2 JP19960082U JP19960082U JPH0321054Y2 JP H0321054 Y2 JPH0321054 Y2 JP H0321054Y2 JP 19960082 U JP19960082 U JP 19960082U JP 19960082 U JP19960082 U JP 19960082U JP H0321054 Y2 JPH0321054 Y2 JP H0321054Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mos inverter
- power supply
- resistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案はＣ−MOSインバータを使用した交流
増幅器に関する。[Detailed Description of the Invention] The present invention relates to an AC amplifier using a C-MOS inverter.
一般にＣ−MOSインバータなどの能動素子と
抵抗、コンデンサなどのインピーダンス素子とを
組み合わせて構成する交流増幅器は信号処理の目
的に応じて種々の電気装置に使用されている。こ
の交流増幅器の従来の回路構成の一例を第１図に
示す。第１図において、１は交流電源を全波整流
して平滑する直流電源回路であり、この直流電源
回路１の出力は抵抗R3を介してコンデンサC2と
ツエナーダイオードZDの並列回路で定電圧化され
てＣ−MOSインバータ２に供給される。３は入
力信号源であり、この入力信号源３の入力信号
VSは直流分カツト用コンデンサC1および抵抗R1
を介してＣ−MOSインバータ２の入力端に供給
される。入力信号源３の他端は直流電源回路１の
負極側に接続されている。Ｃ−MOSインバータ
２の入−出力端間には帰還抵抗R2が接続されて
いる。 AC amplifiers, which are generally constructed by combining active elements such as C-MOS inverters and impedance elements such as resistors and capacitors, are used in various electrical devices depending on the purpose of signal processing. An example of a conventional circuit configuration of this AC amplifier is shown in FIG. In Figure 1, 1 is a DC power supply circuit that full-wave rectifies and smoothes an AC power supply, and the output of this DC power supply circuit 1 is regulated by a parallel circuit of a capacitor C 2 and a Zener diode Z D via a resistor R 3 . The voltage is converted into a voltage and supplied to the C-MOS inverter 2. 3 is an input signal source, and the input signal of this input signal source 3 is
V S is the DC cut capacitor C 1 and the resistor R 1
It is supplied to the input terminal of the C-MOS inverter 2 via. The other end of the input signal source 3 is connected to the negative electrode side of the DC power supply circuit 1. A feedback resistor R2 is connected between the input and output terminals of the C-MOS inverter 2.
上記のように構成された回路において前記コン
デンサC1のインピーダンスは抵抗R1のインピー
ダンスに比べて充分に小さく、零とする。またツ
エナーダイオードZDの両端電圧は等価的に直流分
電圧VDCにリツプル分電圧VRが重畳したものにな
り、この為Ｃ−MOSインバータ２に供給される
電圧VDDはVDD＝VDC＋VR（VDCは直流分、VRは交
流分）として表わされる。Ｃ−MOSインバータ
２のスレツシヨールド電圧近辺における帰還抵抗
R2を無限大とした場合のオープンループゲイン
Ｇ（△V0／△V2）はR2／R1に比べて充分に大き
い値とする。但しV0はＣ−MOSインバータ２の
出力電圧、V2は抵抗R1とR2の共通接続点４の電
圧、すなわちＣ−MOSインバータ２の入力電圧
である。この場合オープンループゲインＧが充分
に大きいとするとＣ−MOSインバータ２のスレ
ツシヨールド電圧は入力電圧V2に等しいと考え
る事ができる。Ｃ−MOSインバータ２の入力電
圧V2は電源電圧VDDの変化に対して次の式で表わ
される。 In the circuit configured as described above, the impedance of the capacitor C 1 is sufficiently smaller than the impedance of the resistor R 1 and is set to zero. In addition, the voltage across the Zener diode Z D is equivalently the ripple voltage V R superimposed on the DC voltage V DC , and therefore the voltage V DD supplied to the C-MOS inverter 2 is V DD = V DC +V R (V DC is the DC component, V R is the AC component). Feedback resistance near the threshold voltage of C-MOS inverter 2
The open loop gain G (△V 0 /△V 2 ) when R 2 is set to infinity is a value that is sufficiently larger than R 2 /R 1 . However, V 0 is the output voltage of the C-MOS inverter 2 , and V 2 is the voltage at the common connection point 4 between the resistors R 1 and R 2 , that is, the input voltage of the C-MOS inverter 2 . In this case, if the open loop gain G is sufficiently large, the threshold voltage of the C-MOS inverter 2 can be considered to be equal to the input voltage V2 . The input voltage V2 of the C-MOS inverter 2 is expressed by the following equation with respect to the change in the power supply voltage VDD .
V2＝Ｋ・VDD＝Ｋ（VDC＋VR） …(1)
（但しＫは定数であり、一般的に0.3〜0.7の範
囲内で一定である。）
また回路の方程式は
V1−V2／R1＝V2−V0／R2…(2)で表わされる。ここで
V1はコンデンサC1と抵抗R1の間の電圧であり、
V1＝Vs−Ｋ・VR＋V2…(3)となる。この(3)式を前
記(2)式に代入すると、Vs−Ｋ・VR／R1＝
Ｋ（VDC＋VR）−V0／R2…(2)′となり、これにより出力
電圧V0は
V0＝−R2／R1Vs＋KVDC
＋（１＋R2／R1）・Ｋ・VR …(4)
となる。すなわち(4)式から明らかなように出力電
圧V0に交流分電圧VRが増幅されて現われてしま
う。こうした電源電圧のリツプル成分の出力側へ
の発生は第１図の交流増幅器に限らず、アクテイ
ブフイルタ等の各種増幅器に起り得る。このよう
に出力電圧V0にリツプル成分が現われるような
交流増幅器を電圧検出回路などの信号レベルを問
題とする回路に使用した場合は、出力信号が歪ん
だり、利得が変動したりする問題が生じる。 V 2 =K・V DD =K(V DC +V R )...(1) (However, K is a constant and is generally constant within the range of 0.3 to 0.7.) Also, the equation of the circuit is V 1 − It is expressed as V 2 /R 1 =V 2 −V 0 /R 2 (2). where V 1 is the voltage between capacitor C 1 and resistor R 1 ,
V 1 =Vs−K·V R +V 2 (3). Substituting this equation (3) into the above equation (2), we get Vs-K・V R /R 1 = K(V DC +V R )-V 0 /R 2 ...(2)', which results in the output voltage V 0 is V 0 =−R 2 /R 1 Vs+KV DC +(1+R 2 /R 1 )・K・V R (4). In other words, as is clear from equation (4), the AC component voltage V R is amplified and appears in the output voltage V 0 . The occurrence of such a ripple component of the power supply voltage on the output side is not limited to the AC amplifier shown in FIG. 1, but can occur in various types of amplifiers such as active filters. If an AC amplifier in which a ripple component appears in the output voltage V 0 is used in a circuit where the signal level is a problem, such as a voltage detection circuit, problems such as output signal distortion and gain fluctuation will occur. .
本考案は上記の点に鑑みなされたもので、交流
増幅器の入力側に電源リツプルによる電圧変化分
を補償する回路を設けることにより、電源側の電
圧変化が交流出力に現われないようにした交流増
幅器を提供することを目的としている。 The present invention was developed in view of the above points, and is an AC amplifier that prevents voltage changes on the power supply side from appearing in the AC output by providing a circuit on the input side of the AC amplifier to compensate for voltage changes due to power supply ripples. is intended to provide.
以下、図面を参照しながら本考案の一実施例を
説明する。第２図は本考案をＣ−MOSインバー
タを使用した増幅器に適用した回路図である。第
２図において、第１図と異なる部分はＣ−MOS
インバータ２の入力側の共通接続点４に抵抗R4
と直流分カツト用コンデンサC3との直列回路を
設け、この直列回路の他端は直流電源回路１の正
極側VDDに接続した点にある。前記コンデンサC3
のインピーダンスは抵抗R4のインピーダンスに
比べて充分に小さく、零とする。他の部分につい
ては第１図と同一であるので、その説明は省略す
る。いま回路の方程式はV1−V2／R1＋V3−V2／R4＝
V2−V0／R2…(5)で表わされる。但しV3はコンデン
サC3と抵抗R4の間の電圧であり、V3＝（１−
Ｋ）・VR＋V2…(6)で表わされる。この(6)式および
前記(1)，(3)式を(5)式に代入すると、
Vs−KVR／R1＋（１−Ｋ）・VR／R4
＝Ｋ（VDC＋VR）−V0／R2 …(5)′
となる。これにより出力電圧V0は
V0＝−R2／R1Vs＋KVDC
＋｛（R2／R1＋R2／R4＋１）Ｋ−R2／R4｝VR …(7)
なる式で求められる。この(7)式においてリツプル
分電圧VRを除去するには、
（R2／R1＋R2／R4＋１）Ｋ−R2／R4＝０…(8)とすれ
ば良
い。よつて(8)式から抵抗R4は、
R4＝R1・R2／R1＋R2・１−Ｋ／Ｋ…(9)となる。上記(
9)式
のように抵抗R4の値を決めておけば出力電圧V0
は、
V0＝−R2／R1Vs＋KVDC…(10)となり、前記Ｃ−
MOSインバータ２の出力にはリツプル成分が全
く含まれなくなる。 An embodiment of the present invention will be described below with reference to the drawings. FIG. 2 is a circuit diagram in which the present invention is applied to an amplifier using a C-MOS inverter. In Figure 2, the parts that differ from Figure 1 are C-MOS
Resistor R 4 is connected to the common connection point 4 on the input side of inverter 2.
A series circuit is provided with a capacitor C 3 for cutting DC current, and the other end of this series circuit is connected to the positive side V DD of the DC power supply circuit 1 . Said capacitor C 3
The impedance of R is sufficiently smaller than the impedance of resistor R4 , and is assumed to be zero. Since the other parts are the same as those in FIG. 1, their explanation will be omitted. The equation of the circuit is now expressed as V 1 −V 2 /R 1 +V 3 −V 2 /R 4 =V 2 −V 0 /R 2 (5). However, V 3 is the voltage between capacitor C 3 and resistor R 4 , and V 3 = (1-
K)・V R +V 2 ...(6). Substituting this equation (6) and the above equations (1) and (3) into equation (5), we get Vs−KV R /R 1 +(1−K)・V R /R 4 =K(V DC +V R )−V 0 /R 2 …(5)′. As a result, the output voltage V 0 is calculated using the following formula: V 0 = -R 2 /R 1 Vs + KV DC + {(R 2 /R 1 +R 2 /R 4 +1)K-R 2 /R 4 }V R ...(7) Desired. In order to remove the ripple voltage V R in this equation (7), it is sufficient to set (R 2 /R 1 +R 2 /R 4 +1)K-R 2 /R 4 =0 (8). Therefore, from equation (8), the resistance R 4 becomes R 4 =R 1 ·R 2 /R 1 +R 2 ·1−K/K (9). the above(
If the value of resistor R 4 is determined as shown in equation 9), the output voltage V 0
V 0 =-R 2 /R 1 Vs+KV DC (10), and the output of the C-MOS inverter 2 does not contain any ripple components.
また前記(7)式において帰還抵抗R2の値は１よ
りも非常に大きな値に設定した場合は(7)式の１は
省略できるので出力電圧V0′は、
V0′＝−R2／R1Vs＋Ｋ・VDC
＋｛（R2／R1＋R2／R4）Ｋ−R2／R4｝VR …(7)′
なる式で求められる。この(7)′式においてリツプ
ル分電圧VRを除去するには、
（R2／R1＋R2／R4）
Ｋ−R2／R4＝０…(8)′とすれば良い。 Furthermore, if the value of the feedback resistor R 2 is set to a value much larger than 1 in the above equation (7), 1 in equation (7) can be omitted, so the output voltage V 0 ′ is V 0 ′=−R 2 /R 1 Vs + K・V DC + {(R 2 /R 1 +R 2 /R 4 )K−R 2 /R 4 }V R ...(7)' In order to remove the ripple voltage V R in this equation (7)', it is sufficient to set (R 2 /R 1 +R 2 /R 4 )K-R 2 /R 4 =0...(8)'.
よつて(8)′式から抵抗R4は R4＝R1・１−Ｋ／Ｋ…(9)′ 上記(9)′式のように抵 抗R4の値を決めておけば出力電圧V0′は、 V0′＝−R2／R1Vs＋Ｋ・VDC＋KVR…(10)′となる。Therefore, from formula (8)', the resistance R 4 is R 4 = R 1・1-K/K...(9)' If the value of resistor R 4 is determined as in formula (9)' above, the output voltage V 0 ′ becomes V 0 ′=−R 2 /R 1 Vs+K·V DC +KV R (10)′.
すなわち前記Ｃ−MOSインバータ２の出力には
リツプル分が含まれるものの信号の増幅率に関係
なく一定となる。That is, although the output of the C-MOS inverter 2 includes a ripple component, it remains constant regardless of the signal amplification factor.
尚、上記実施例においてはＣ−MOSインバー
タを使用した増幅器の場合を示したが、これに限
らずアクテイブフイルタなどの交流増幅器に適用
しても同等の作用効果が得られる。 In the above embodiment, an amplifier using a C-MOS inverter is shown, but the present invention is not limited to this, and the same effect can be obtained even if the present invention is applied to an AC amplifier such as an active filter.
以上のように本考案によれば交流増幅器の入力
側に電源リツプルによる電圧変化分を補償する回
路を設けたので、直流電源に含まれるリツプル分
電圧が増幅出力に現われるのを防止することがで
きるとともに直流電源の小型化・コストダウンを
図ることができる。 As described above, according to the present invention, since a circuit is provided on the input side of the AC amplifier to compensate for voltage changes due to power supply ripple, it is possible to prevent ripple voltage included in the DC power supply from appearing in the amplified output. At the same time, it is possible to reduce the size and cost of the DC power supply.
第１図は従来の交流増幅器の構成の一例を示す
回路図、第２図は本考案の一実施例を示す回路図
である。
１……直流電源回路、２……Ｃ−MOSインバ
ータ、３……入力信号源、C1，C2，C3……コン
デンサ、R1，R2，R3，R4……抵抗、ZD……ツエ
ナーダイオード。
FIG. 1 is a circuit diagram showing an example of the configuration of a conventional AC amplifier, and FIG. 2 is a circuit diagram showing an embodiment of the present invention. 1...DC power supply circuit, 2...C-MOS inverter, 3...Input signal source, C1 , C2 , C3 ...Capacitor, R1 , R2 , R3 , R4 ...Resistance, Z D ... Zener diode.
Claims (1)
給し且つ入力信号を第１抵抗を介して印加すると
ともに前記Ｃ−MOSインバータの入出力端子間
に第２抵抗を接続して成る交流増幅器において、
前記Ｃ−MOSインバータの入力端子と前記直流
電源間に設ける抵抗要素（R4）はR4＝
R1・R2／R1＋R2・１−Ｋ／ＫあるいはR4＝R1・１−Ｋ／
Ｋ （但しR1，R2は前記第１、第２抵抗の抵抗値、Ｋ
は前記Ｃ−MOSインバータのスレツシヨールド
電圧を前記直流電源の出力電圧で除算して求めら
れる定数）なる抵抗値にしたことを特徴とする交
流増幅器。[Claims for Utility Model Registration] Power for the C-MOS inverter is supplied from a DC power source, an input signal is applied through a first resistor, and a second resistor is connected between the input and output terminals of the C-MOS inverter. In an AC amplifier consisting of
The resistance element (R 4 ) provided between the input terminal of the C-MOS inverter and the DC power supply is R 4 =
R 1・R 2 /R 1 +R 2・1-K/K or R 4 =R 1・1-K/
K (However, R 1 and R 2 are the resistance values of the first and second resistors, K
is a constant obtained by dividing the threshold voltage of the C-MOS inverter by the output voltage of the DC power supply.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19960082U JPS5999519U (en) | 1982-12-22 | 1982-12-22 | AC amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19960082U JPS5999519U (en) | 1982-12-22 | 1982-12-22 | AC amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5999519U JPS5999519U (en) | 1984-07-05 |
| JPH0321054Y2 true JPH0321054Y2 (en) | 1991-05-08 |
Family
ID=30425125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19960082U Granted JPS5999519U (en) | 1982-12-22 | 1982-12-22 | AC amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5999519U (en) |
-
1982
- 1982-12-22 JP JP19960082U patent/JPS5999519U/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5999519U (en) | 1984-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58162115A (en) | Automatic gain control amplifying circuit and hearing aid | |
| JPS6133708Y2 (en) | ||
| JPH0321054Y2 (en) | ||
| US4523109A (en) | Differential amplifier filter circuit having equal RC products in the feedback and output loops | |
| JPH0266613A (en) | constant current circuit | |
| US4769615A (en) | Power supply and signal amplifier and method of operation | |
| JPS5815305A (en) | Oscillation circuit | |
| JPH0140283Y2 (en) | ||
| JPS6316285Y2 (en) | ||
| JPH0441611Y2 (en) | ||
| JPS5912610A (en) | Ocl adapter circuit | |
| JP2725290B2 (en) | Power amplifier circuit | |
| JPH0336093Y2 (en) | ||
| JPS635433Y2 (en) | ||
| JP2988155B2 (en) | Constant voltage power supply circuit | |
| JPS5821211Y2 (en) | Linear IC noise resistance circuit | |
| JPH0650045Y2 (en) | DC AC addition circuit | |
| JPH01209350A (en) | Moisture detection circuit | |
| JPS5914820Y2 (en) | power circuit | |
| JPH0145228Y2 (en) | ||
| JPS6115619Y2 (en) | ||
| JPH0666602B2 (en) | Offset correction circuit | |
| JPS5827539Y2 (en) | audio amplifier | |
| JPH0339941Y2 (en) | ||
| JPS6122484B2 (en) |