JPH065009A - 記録再生系のエラー解析装置 - Google Patents

Abstract

(57)【要約】 【目的】 種々の記録信号を非線形性系路に通し、この
記録信号と、この記録信号に対応する再生信号並にエラ
ー状態を対比可能な記録再生系のエラー解析装置を得
る。 【構成】 ＣＰＵ１１からのデータをメモリ１０へロー
ド及びメモリ１０からＣＰＵ１１へのデータ取り込みが
可能なシステムで、メモリ１０上の記録信号をＤＡＣ１
６を介して記録再生系等の非線形性系路に出力し、この
系路からＡＤＣ１５を介して取り込んで、再生信号をメ
モリ１０に格納し、ＣＰＵ１１で表示装置にこれら記録
及び再生信号を対応表示させると共にエラー位置を同時
表示させる様に成す。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデジタル記録再生装置等
の記録及び再生信号のエラー状態の解析に用いて有用な
記録再生系エラー解析装置に関する。

【０００２】

【従来の技術】従来からデジタル磁気記録等で高周波、
高密度記録を行なうためには磁気記録系の非線形性を厳
密に解析する必要があった。特に記録再生系での再生信
号の評価を行なう場合に、例えば、デジタルＶＴＲ等を
考えると、エラー訂正等を行なう段階で再生信号の状態
をみる様なことが成されている。以下、このエラー訂正
方法を説明する。

【０００３】図１３で、例えばＮＴＳＣ方式等のコンポ
ジットのアナログビデオ信号はプロセッサ２に供給され
る。このプロセッサ２ではこのアナログビデオ信号をデ
ジタルビデオ信号に変換して、ＶＴＲ部１で磁気記録媒
体に記録され、プロセッサ２では記録されたデジタルビ
デオ信号をアナログビデオ信号に変換して、ＣＲＴ等の
表示装置３に表示させる。

【０００４】上述のプロセッサ２内では再生時にアナロ
グ信号を検出回路４で検出して、２値化して、誤り訂正
回路５に供給し、符号化したデータ内で誤りがあればエ
ラーフラグ等を立てて、デジタル−アナログ変換回路
（ＤＡＣ）６を介して、表示装置３にビデオ信号等を表
示する様に成されている。

【０００５】この様な誤り訂正回路５のエラーフラグを
みることで例えばＶＴＲ部１の磁気記録媒体のトラック
上のどの位置のデータ信号にエラーが多いか等の広い範
囲でデータの可否を判断することが出来る。然し、どの
様な記録信号の時に再生時の波形がどの様に変化し、例
えばエラーが発生するか等を行うための再生信号の評価
は、この再生信号をオシロスコープに供給して、このオ
シロスコープ上の波形を観測していた。

【０００６】然し、この様なオシロスコープ上での観測
ではある特定のパターン中のワーストパターン等をみ
て、伝送特性を判断するしかなかった。又、疑似ランダ
ム系列を記録再生した場合はアイパターンをみることで
平均化したデータエラーの大小をみることが出来るが、
この場合は、具体的にどの様な記録波形の時に再生波形
にエラーが発生するかを知ることが出来なかった。

【０００７】

【発明が解決しようとする課題】上述の如く、２値化或
は符号化されたデータを疑似ランダム系列等で平均化し
たデータエラーの大小をみるのでなく、個々の波形の解
析結果をみるために例えばアナログ信号をアナログ−デ
ジタル変換回路（ＡＤＣ）を介してデジタル化して高速
にメモリに格納する様に成されたデジタイザ等を用いて
再生信号をコンピュータ（ＣＰＵ）等に取り込むことは
出来るが、記録信号は別の信号発生器を用いて生成し、
ＣＰＵに取り込む必要があるため、その手間が煩雑で種
々の記録信号を生成するのが大変であり、波形そのもの
の解析は出来るが、例えば磁気記録再生系で生ずる非線
形性の解析のために、磁気記録媒体にデジタル記録した
データを磁気記録再生系を通して再生した時の再生信号
がどの様なエラーを発生するか等の解析を行なうことが
出来なかった。

【０００８】本発明は叙上の問題点を解消するために成
されたもので、その目的とするところは種々の形態の記
録信号に対し、記録信号と再生信号並に記録再生系で生
じたエラー位置を明確に解析可能な記録再生系のエラー
解析装置を提供するにある。

【０００９】

【課題を解決するための手段】本発明の記録再生系のエ
ラー解析装置はその例が図１に示されている様に、記録
再生系の非線形性を解析するための記録再生系のエラー
解析装置に於いて、記録・再生系の信号を記録及び再生
可能な記録再生手段と、バス１２を介してコンピュータ
１３に接続された記憶手段１０と、この記憶手段１０に
格納したデータを記録データとして、記録再生手段に出
力すると共に記録再生手段からの再生信号を再生データ
として記憶手段１０を介して取り込み可能なコンピュー
タ１１と、このコンピュータ１１と接続され、記録及び
再生信号並にエラー信号位置を表示可能な表示手段１３
とを具備して成るものである。

【００１０】

【作用】本発明の記録再生系のエラー解析装置によれ
ば、種々の形態の記録信号、再生信号並にエラー位置を
表示装置の同一画面に同時に表示することが出来るので
Ｓ／Ｎの劣化や符号間干渉の大小等のエラー原因を分離
評価することの出来るものが得られる。

【００１１】

【実施例】以下、本発明の記録再生系のエラー解析装置
の一実施例を図面について詳記する。

【００１２】図１は本発明に用いるエラー解析装置の全
体的系統図を示すものである。

【００１３】図１で１０は半導体等の記憶素子で例えば
２５６Ｋ×４ビットのＳＲＡＭを１２８個用いて４ＭＢ
のメモリを構成している。これは全体として大規模なデ
ュアル・ポート・メモリの如きものでＣＰＵ１１間に介
在させたＶＥＭ等のバス１２を介してのリード／ライト
とバック・プレーンを介した１６並列のリード／ライト
が行なえる様に成されている。

【００１４】ＣＰＵ１１は勿論ＣＲＴ或はＬＣＤの如き
表示装置を有する。バス１１はコントロールレジスタ１
４とも接続され、このコントロールレジスタ１４から出
力されたコントロール信号はメモリ１０と後述するアナ
ログ−デジタル変換回路（ＡＤＣ）１５及びデジタル−
アナログ変換回路（ＤＡＣ）１６に供給されて、同期パ
ターン制御が成されると共にメモリ１０の１６並列のリ
ード／ライト制御が成される。

【００１５】ＡＤＣ１５には例えば入力端子Ｔ₂ にＶＴ
Ｒ等の磁気媒体を介してアナログ信号が再生信号として
供給されて、デジタルデータに変換され、更に直列−並
列変換回路（ＳＰＣ）を介して１６並列のデータに変換
し、８×１６＝１２８の並列データをバック・プレーン
のバス１２を介しメモリ１０に供給している。依って、
デジタルデータの８チャンネルを同時に取り込んで解析
可能となる。

【００１６】ＤＡＣ１６はメモリ１０からの１６並列の
デジタルデータを受け取り、並列−直列変換回路（ＰＳ
Ｃ）で直列変換した後にＤＡＣ１６でデジタルデータを
アナログ信号に変換して記録信号として出力端子Ｔ₃ か
らＶＴＲ等の記録媒体に記録信号を試験信号の様な形で
記録する様に成される。

【００１７】ＡＤＣ１５及びＤＡＣ１６用のクロックは
外部クロックとして端子Ｔ₁ から供給してもよいし、例
えば再生信号からＰＬＬ回路を介して抽出する様にして
もよい。

【００１８】上述構成の更に詳細な記録・再生系と接続
した解析装置の系統図を図２に示す。図１との対応部分
には同一符号を付して重複説明を省略する。

【００１９】図２に於いて、ＣＰＵ１１からのバス１２
はコントロールレジスタ１４内のリアルモードコントロ
ーラ１４Ａ及びメモリ１０にＣＰＵ１１用のインタフェ
ース（Ｉ／Ｆ）１７を介して接続され、リアルモードコ
ントローラ１４Ａからのメモリ制御信号１８がコントロ
ール信号としてメモリ１０に供給され、更にリアルモー
ドアドレスコントローラ１４Ｂにはリアルモードコント
ローラ１４Ａからアドレス制御信号１９が供給され、リ
アルモード・アドレス・コントローラ１４Ｂからはメモ
リ１０へリアルアドレス２０が供給される。

【００２０】このリアルモード・コントローラ１４Ａ、
リアルモード・アドレス・コントローラ１４Ｂ、メモリ
１０、後述するもＳＰＣ１５Ｂ，ＰＳＣ１６ＡにはＰＬ
Ｌ回路２５Ｃからのクロックを１／１６に分周したクロ
ック２１の信号線が接続されている。

【００２１】ＡＤＣ１５は前記した様に例えば、８ビッ
トのＡＤＣ１５Ａ並に８ビットの直列データ２４を１６
並列データに変換するＳＰＣ１５Ｂを有し、ＤＡＣ１６
には同様に、例えば８ビットのＤＡＣ１６Ｂ並に１６並
列データ２６を直列データに変換するＰＳＣ１６Ａを有
し、これら各回路１５Ａ，１５Ｂ，１６Ａ，１６Ｂには
イコライザ及びＰＬＬ回路２５ＣからＡＤＣ，ＤＡＣ用
クロック２３が供給される様に成されている。ＳＰＣ１
５Ｂからの１６並列データ２６は勿論メモリ１０に供給
される。尚２２はＳＰＣ１５Ｂ及びＰＳＣ１６Ａ間に接
続されたライン間に伝送されるＰＬＬ回路２５Ｃからの
クロックを１／４分周したクロックである。

【００２２】ＶＴＲ等の磁気媒体２７に記録した記録信
号を再生ヘッド２８を介して再生信号（ＰＢ）と成し、
この再生信号はイコライザ及びＰＬＬ回路２５のプリア
ンプ２５Ａを通して増幅され、非イコライズ状態を選択
するスイッチＳＷ₁ の固定接点ｂに接続されると共にイ
コライザ２５Ｂに接続される。

【００２３】イコライザ２５Ｂで線形等化された出力は
ＰＬＬ回路２５Ｃ及びイコライズ状態を選択するスイッ
チＳＷ₁ の固定接点ｃに接続され、スイッチＳＷ₁ の可
動接片ａは再生アンプ２６に接続され、ＡＤＣ１５に再
生信号を供給し、ＰＬＬ２５ＣからはＡＤＣ１５及びＤ
ＡＣ１６用のクロック２３が取り出される。

【００２４】ＤＡＣ１６のＰＳＣ１６Ａからは例えば、
８チャンネルのデジタルデータが出力され、８ビットＤ
ＡＣ１６Ｂからはアナログの記録信号が出力され、記録
アンプ３０を介して記録ヘッド３１により磁気媒体２７
にアナログ信号として記録が成される。

【００２５】上述の構成の大略の動作を以下説明する。
図２の本例ではＣＰＵ１１とメモリ１０とはバス１２及
びＩ／Ｆ１７を介して接続され、２値信号の授受が行な
われる。即ちＣＰＵ１１上のデータはメモリ１０上にロ
ードしたり、メモリ１０上のデータはＣＰＵ１１上に取
り込むことが可能で、メモリ１０上のデータはＤＡＣ１
６を介して、記録信号として出力出来る。又、外部の再
生信号をＡＤＣ１５を介してメモリ１０に格納可能で、
これらの動作はコントロールレジスタ１４内のコントロ
ールデータに基づいて行なわれ、且つコントロールレジ
スタ１４内のコントロールデータはＣＰＵ１１側からバ
ス１２を介して書き換え可能と成されている。

【００２６】図３は上記構成により記録再生系で生ずる
エラー波形等の解析を行なうための全体的フローチャー
トを示している。

【００２７】図３で、第１ステップＳＴ₁ では解析しよ
うとする試験信号となる記録信号の生成がＣＰＵ１１内
で成される。この記録信号としては図９Ａに示す様に同
期信号（ＳＹＮＣ）３５を入れて置くと共に必要に応じ
て誤り訂正用のパリティ等を付加する。記録信号３６は
０．１の２値化データとして記録されるが、Ｍ系列（疑
似ランダム系列）のデータ記録を行なう場合等は同期信
号３５としては１周期に１回しか出てこない“０”の連
続パターン等が選択される。

【００２８】この記録信号はＣＰＵ１１内で記録符号化
並に記録等化等の処理が行なわれる。

【００２９】この処理は、機能ブロックで示すと図４に
示す様に成される。即ち、２値化された記録信号は記録
符号化部３７を通して記録符号化が行なわれる。この符
号化は記録再生系（デジタルＶＴＲ等）３９の系の特性
に応じた、例えば８−１０変換、Ｍ² 等の符号化が成さ
れる。

【００３０】この様に記録符号化が行なわれた例えば図
５Ａに示す様な記録信号は通常は記録アンプ等で記録等
化が行なわれるが本例では記録等化部３８で記録等化が
成される。即ち、図５Ｂ又は図５Ｃに示す波形の如き記
録等化が成される。

【００３１】図５Ｂは記録信号３６の立ち上がり及び立
ち下がり部４２及び４３をするどくする様にしたもので
あり、図５Ｃは記録信号３６の立ち上がり及び立ち下が
りの変化位置を矢印４４，４５及び４６で示す様に若干
ずらすことで、記録信号の矩形波をより良好に記録する
様な波形変形を行なう操作が成される。本例では、これ
ら記録信号の符号化並に記録等化は全てＣＰＵ１１内の
ソフトウェア内で行なえる様に成されているので記録符
号化方式、記録等化方式等の検討が非常に効率的に行な
える。

【００３２】次の第２ステップＳＴ₂ ではＣＰＵ１１上
で生成した上記の如き記録信号をメモリ１０上にＩ／Ｆ
１７等を介してロードする。

【００３３】このメモリ１０に格納した記録信号をＤＡ
Ｃ１６でデジタル−アナログ変換されたアナログの記録
信号を記録アンプ３０及び記録ヘッド３１を介して記録
再生系の例えばＶＴＲの磁気媒体２７に記録が成される
（第３ステップＳＴ₃ ）。

【００３４】次の第４ステップＳＴ₄ では磁気記録媒体
２７に記録された記録信号を再生ヘッド２８で再生し、
再生信号をピックアップし、イコライザ及びＰＬＬ回路
２５に供給し、ＡＤＣ１５を介してメモリ１０へ再生信
号を格納する。

【００３５】即ち、第４ステップＳＴ₄ は図２に示す様
に再生ヘッド２８でピックアップされた再生信号はイコ
ライザ及びＰＬＬ回路２５内のプリアンプ２５Ａで増幅
された後にイコライザ２５Ｂでクロックを得るための等
化が成され、ＰＬＬ回路２５ＣによってＡＤＣ，ＤＡＣ
用のクロック２３が抽出される。ここで再生信号の等化
対象となる帯域を充分にカバーするために、ＰＬＬ回路
２５Ｃで抽出したクロックを２〜８倍に逓倍する。

【００３６】イコライザ及びＰＬＬ回路２５で等化又は
非等化状態の再生信号がスイッチＳＷ₁ の固定接点ｂ又
はｃに供給され、可動接片ａ並に再生アンプ２６を介し
て、例えば８ビットのＡＤＣ１５Ａに供給される。この
再生信号は、この再生信号に同期したＡＤＣ，ＤＡＣク
ロックでアナログ−デジタル変換され、メモリ（ＳＲＡ
Ｍ）１０にリード／ライト出来る速度まで遅くするため
に８ビットＡＤＣ１５Ａから出力された直列の８ビット
データ２４はＳＰＣ１５Ｂで直列−並列変換されて、こ
の１６並列データ２６は再生信号としてメモリ１０に書
き込まれる。

【００３７】コントロールレジスタ１４内のリアルモー
ド・コントロール１４Ａ及びリアルモード・アドレスコ
ントローラ１４Ｂ、並にメモリ１０とＰＳＣ１６Ａには
１／１６分周されたクロック２１がＳＰＣ１５Ｂから供
給され、更にＳＰＣ１５Ｂから１／４分周したクロック
２２がＰＳＣ１６Ａに供給されている。ＣＰＵ１１から
はＩ／Ｆ１７及びバス１２を介してリアルモードコント
ローラ１４Ａに制御データの書き込みが行なわれ、リア
ルモード・コントローラ１４Ａからはメモリ１０へメモ
リ制御信号１８が、リアルモード・アドレスコントロー
ラ１４Ｂにはアドレス制御信号が供給され、リアルモー
ド・アドレス・コントローラ１４Ｂからはメモリ１０に
リアルアドレス２０が供給され、メモリ１０に対して１
６並列データのリード／ライト制御が成され、再生信号
はメモリ１０に書き込まれる。この書き込みデータは第
５ステップＳＴ₅ の様にバス１２とＩ／Ｆ１７を介して
ＣＰＵ１１に取り込まれる。

【００３８】この様にメモリ１０に格納されＣＰＵ１１
に取り込まれた１６並列の再生信号は図４の機能ブロッ
クに示す様に再生等化部４０並に検出部４１で２値化デ
ータとして検出し易い様に波形整形が行なわれる再生等
化が成される。

【００３９】この再生等化は通常Ｌ．Ｃ．Ｒ等のアナロ
グフィルタ或はＡＤＣでデジタル後のデジタルフィルタ
で行なわれるが、磁気記録系の積分検出用の等化であれ
ば図６Ａに示す様に記録信号３６を図６Ｂの様に再生信
号４７として、再生し、更に図６Ｃの様にこの再生信号
を積分して積分波形４８を得た後に高域を強調し、図６
Ｄの様にパルススリミングを行なって隣接ビットへの干
渉が起こらない様に（矢印４９）干渉を減少させる等化
が成されて等化波形５０が得られる。

【００４０】この様な等化の後に図４の検出部で検出さ
れて、１．０の２値信号に直される。例えば磁気記録再
生系での積分検出では図７に示す等化波形５０の様に所
定の閾値レベルＳＨを越えたら“１”越えなかったら
“０”と云う様な積分検出が成される。

【００４１】勿論、これらの再生等化及び検出は本例で
はＣＰＵ１１内のソフトウェアで成されるので再生等化
方式の検討が効率的に出来てハードウェアが不用な構成
と成し得る。

【００４２】この第５ステップＳＴ₅ の終了後は第６ス
テップＳＴ₆ に進んで同期パターン検出、アベレージン
グ、エラー検出等の解析（シュミュレーション）をＣＰ
Ｕ１１上で行なった後にＣＰＵ１１で発生したデータを
Ｉ／Ｆ１７、バス１２を介してメモリ１０に書き込み、
メモリ１０に書き込まれたデータを１６並列で読み出
し、ＰＳＣ１６Ａで直列データに変換し、更に８ビット
ＤＡＣ１６Ｂでアナログ化したデータを表示装置１３に
表示させる様に成す（第７ステップＳＴ₇ ）。

【００４３】上述の第６及び第７ステップＳＴ₆ 及びＳ
Ｔ₇ のフローチャートを図８に、これらの動作波形並に
表示波形を図９乃至図１２に示して詳述する。

【００４４】第６ステップＳＴ₆ のＣＰＵ１１上での解
析は図８に示す様に成される。即ち第１ステップＳＴＥ
₁ では同期信号（ＳＹＮＣ）の検出が行なわれる。これ
は図９Ａに示す様に記録信号３６には同期信号３５が付
加されているので図９Ｂの様に再生し、この再生信号４
７中の再生同期信号３５Ｒを検出することで記録信号３
６と同期をとる。

【００４５】次に第２ステップＳＴＥ₂ に示す様に、再
生信号４７から検出した０．１で２値化した検出信号５
１の系列と記録信号３６の０．１での２値化した系列の
比較をＣＰＵ１１内で行なって一致しない場合エラー５
２と成すエラー検出が成される。

【００４６】次の第３ステップＳＴＥ₃ では再生信号が
周期信号か否かを判断する。ここで、再生信号が周期信
号である場合にはアベレージンクを行なう。

【００４７】このアベレージンクを図１０Ａ，Ｂを用い
て説明する。このアベレージングは再生信号４７の周期
信号Ｔ，Ｔ，Ｔ‥‥を平均化して、ランダムノイズを低
減化するために行なわれる。即ち、Ｍ系列の様な周期信
号を記録して、再生した場合のＡＤＣ１５でデジタル化
した再生信号４７をｚ（ｔ）とすると、これは本来の信
号成分ｘ（ｔ）とランダムノイズｎ（ｔ）との和と考え
られる。即ち、 ｚ（ｔ）＝ｘ（ｔ）＋ｎ（ｔ） 再生信号ｚ（ｔ）から、本来の信号ｘ（ｔ）を求めるこ
とを考える。ｘ（ｔ）が周期Ｔの信号だとすると、 ｘ（ｔ）＝ｘ（ｔ＋Ｔ）＝ｘ（ｔ＋２Ｔ）＝‥‥ そこで、再生信号ｚ（ｔ）を周期Ｔ毎に加算して図１０
Ｂの様に平均化すると 〔ｚ（ｔ）＋ｚ（ｔ＋Ｔ）＋ｚ（ｔ＋２Ｔ）＋‥‥＋ｚ
（ｔ＋ＫＴ）〕／Ｋ＝〔ｘ（ｔ）＋ｘ（ｔ＋Ｔ）＋ｘ
（ｔ＋２Ｔ）＋‥‥＋ｘ（ｔ＋ＫＴ）〕／Ｋ＋〔ｎ
（ｔ）＋ｎ（ｔ＋Ｔ）＋ｎ（ｔ＋２Ｔ）＋‥‥＋ｎ（ｔ
＋ＫＴ）／Ｋ＝ｘ（ｔ）＋Ｎ （０＜ｔ＜Ｔ） ここで、ｎ（ｔ）はランダムノイズであるから、Ｋが大
きくなるにつれ、すなわち、平均化の回数が多くなるに
つれてＮは０に近づく。従って、平均化を行なうことで
ノイズ分Ｎが小さくなったアベレージング波形５３が得
られる。

【００４８】このアベレージンクは第４ステップＳＴＥ
₄ の様にＣＰＵ１１で行なわれて第５ステップＳＴＥ₅
に進められる。第３ステップＳＴＥ₃ で周期信号でない
場合には同じく第５ステップＳＴＥ₅ に進められる。

【００４９】第５ステップＳＴＥ₅ 乃至第７ステップＳ
ＴＥ₇ は図３の第７ステップＳＴ₇の表示モードに対応
するもので、このモードでも第５ステップＳＴＥ₅ で周
期信号か否かを判断し、周期信号でないＮＯの場合は第
６ステップＳＴＥ₆ に進んで表示例（Ｉ）に示す表示を
行ない周期信号であるＹＥＳの場合は第７ステップＳＴ
Ｅ₇ に進んで表示例（II）に示す表示を表示装置１３に
行なう。

【００５０】この表示例（Ｉ）及び表示例（II）の１例
を図１１Ａ，Ｂ及び図１２Ａ，Ｂに示す。両図に於いて
図１１Ａ及び図１２Ａは記録信号３６、図１１Ｂ及び図
１２Ｂは再生信号４７を示し、これらは並設して表示装
置１３のＣＲＴ等の画面に表示される。エラー５２の位
置は記録信号３６と再生信号４７にまたがって直線で表
示され、対応が明確に視覚的に解り易く表示される。

【００５１】図１２Ｂの破線の波形はアベレージング再
生波形５３を示すもので、この様にするとＳ／Ｎを改善
したアベレージング再生波形５３が再生波形４７と重な
って表示されるのでエラー原因である、例えばＳ／Ｎが
悪いのか、符号間干渉が大きいのか等が解り易い表示と
成される。

【００５２】本発明の記録再生系のエラー解析装置によ
ると同一の装置で記録信号の生成及び再生信号の解析が
出来るので従来手間が掛かった記録信号との比較が極め
て簡単に行なえて、どの様な原因でエラーが発生したか
の解析が可能となる。

【００５３】又、ＣＰＵ内で発生したデータを任意のデ
ータレートで出力させることが出来るので記録データ発
生器として利用することも出来る。

【００５４】更に新しい変調方式の検討等もハードを構
成することなく行なうことが出来る等の多くの効果を有
するシステムの構築が可能となる。

【００５５】

【発明の効果】本発明の記録再生系のエラー解析装置に
よれば記録再生系の非線形性を解析してより高周波、高
密度のデジタル記録再生が可能なものが得られる。

【図面の簡単な説明】

【図１】本発明の記録再生系のエラー解析装置の原理的
系統図である。

【図２】本発明の記録再生系のエラー解析装置の一実施
例を示す構成図である。

【図３】本発明の記録再生系のエラー解析装置の一実施
例を示す流れ図である。

【図４】本発明の記録再生系のエラー解析装置に用いる
記録符号化、記録等化、並に再生等化、検出の機能ブロ
ック図である。

【図５】図４の記録等化部の波形説明図である。

【図６】図４の再生等化部の波形説明図である。

【図７】図４の検出部の波形説明図である。

【図８】図３の流れ図の第６及び第７ステップの更に詳
細な流れ図である。

【図９】本発明の同期信号及びエラー検出波形図であ
る。

【図１０】本発明のアベレージング波形図である。

【図１１】本発明の第１の表示例を示す波形図である。

【図１２】本発明の第２の表示例を示す波形図である。

【図１３】従来のエラー検出構成図である。

【符号の説明】

１０ メモリ １１ ＣＰＵ １３ 表示装置 １４ コントロールレジスタ １５ ＡＤＣ １６ ＤＡＣ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 記録再生系の非線形性を解析するための
   記録再生系のエラー解析装置に於いて、 上記記録再生系の信号を記録及び再生可能な記録再生手
   段と、 バスを介してコンピュータに接続された記憶手段と、 上記記憶手段に格納したデータを記録データとして、上
   記記録再生手段に出力すると共に記録再生手段からの再
   生信号を再生データとして記憶手段を介して取り込み可
   能なコンピュータと、 上記コンピュータと接続され、記録及び再生信号並にエ
   ラー信号位置を表示可能な表示手段とを具備して成るこ
   とを特徴とする記録再生系のエラー解析装置。
2. 【請求項２】 前記記録信号中に同期パターン信号を付
   加して、周期をとった再生信号からの０．１系列と記録
   信号系列とを比較してエラー検出を行うことを特徴とす
   る請求項１記載の記録再生系のエラー解析装置。
3. 【請求項３】 前記再生信号を周期毎に加算して平均化
   してノイズ分を減少させる様にして成ることを特徴とす
   る請求項１記載の記録再生系のエラー解析装置。