JPH06501593A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06501593A JPH06501593A JP3516362A JP51636291A JPH06501593A JP H06501593 A JPH06501593 A JP H06501593A JP 3516362 A JP3516362 A JP 3516362A JP 51636291 A JP51636291 A JP 51636291A JP H06501593 A JPH06501593 A JP H06501593A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- radius
- voltage
- curvature
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
電子的なスイッチ
従来技術
本発明は請求項1に記載した形式の電子的なスイッチに関する。半導体ベースの
上に組立てられる電子的なスイッチ、例えばトランジスタ及びダイオードは公知
である。例えば2極トランジスタをエミッタ回路において、電流密度が高い場合
にアバランチェ降伏において働かそうとする場合には、たいていの場合、ベース
が開いている場合のコレクタとエミッタとの間の降伏電圧が第2の降伏による破
損の慣れがあるためにいわゆるリバーズセコンドブレークダウンに達しないこと
が好ましい。この場合には電圧制限のためには電子的なスイッチを有する他の回
路の場合のように電圧分配器を有するか又は有していないツェナーダイオードを
使用することができる。電圧制限回路は外部で電子的なスイッチに接続するか又
はスイッチの半導体に統合してお(ことができる。外部的な接続は付加的な製造
費用を意味し、さらに総回路の所要スペースを拡大する。電圧制限回路を電子的
なスイッチの半導体に例えばプレーナ技術で統合することは電子的なスイッチの
ための製造プロセスに、制限回路の付加的な構成要素により高い費用がかかるこ
とを意味する。
発明の利点
これに対して請求項1に記載した特徴を有する本発明の電子的なスイッチは降伏
電圧の制限装置が、製造プロセスを変えることなしに電子的なスイッチの半導体
に統合できるという利点を有している。これによって電圧保護された電子的なス
イッチの製造のための労力と黄用は実質的には高くならない。すなわち電圧制限
のための付加回路は省略される。
スイッチの有利な1実施例においては電圧制限域は限界層と交差する半導体表面
にほぼ垂直に位置している限界層線範囲に配置されている。すなわち、スイッチ
の基板に設けられたドーピング層は変化させられずに留まる。これによって電圧
制限域はスイッチのスイッチ特性を原則的には低下させない。
電子的なスイッチの有利な実施例においては、直接的に相上下する、交互にコン
カーブ及びコンベックスに湾曲された、有利には実質的に半円形に構成された複
数の範囲が限界層もしくは拡散層のpn移行の縁に設けられている点ですぐれて
いる電圧制限域が設けられている。電圧制限域がこのように構成されている場合
には構成要素の強すぎる加熱に継がる惧れのある高すぎる局部電流密度が回避さ
れる。さらにこの場合には比較的にシャープな降伏特性線が生じる。すなわち、
降伏電圧は電流に関連する。
さらに電圧制限域が有利にはほぼ半円形に構成された複数の湾曲した範囲を有し
、該範囲が直線的な区分で接続されている有利な実施例がある。限界層もしくは
pn移行範囲の前記構成によっても正確に規定された降伏特性を調節することが
できる。この場合には降伏特性線は所望される使用目的に合わせることができる
。
本発明の電子的なスイッチの別の有利な構成と改良は請求項2以下に記載されて
いる。
図面
次に本発明を図示された2つの実施例に基づき詳細に説明する。
第1図はブレーナ垂直型出力トランジスタとして構成された電子的なスイッチの
概略的横断面図。
第2図は第1図の電子的なスイッチの概略的な平面図。
第3図は降伏電圧U n Rと曲率半径Rとの関連を示した線図。
第4図は第1図及び第2図の電子的なスイッチのpn移行部の拡大図。
第5図は電子的なスイッチの別の実施例のpn移行部の拡大図。
発明の説明
以下本発明をトランジスタを例にとって説明する。
しかしながら本発明の電圧制限装置はすべての形式の電子的なスイッチ、例えば
ダイオード、サイリスタ、ダーリントントランジスタ、点火トランジスタにも使
用できる。電圧制限装置はnpn トランジスタにもpnpトランジスタにも使
用可能である。
第1図には概略的にプレーナnpn出力トランジスタが断面して示されている。
図面を見やすくするためにオキシード層は図示していない。
トランジスタ1はドーピングの異なる範囲を備えた半導体3を有している。高オ
ームn−コレクタ層5には第1の拡散層、この場合にはpドーピングされたベー
ス槽7が設けられている。ドーピングは深さXJBまで達している。ベース槽7
には別の層が拡散されている。すなわち、これはエミッタ9として役立つn+ト
ド−ングされた層である。ベース槽7から間隔をおいて半導体3の表面には別の
n+トド−ングされた層がチャンネルストッパ11として拡散によって設けられ
ている。
エミッタ9のn+トド−ングされた層の上には第1の、導電性の、有利には金属
性の接点が蒸着されている。この接点は導電的にエミッタ接続部Eと接続されて
いる。同様に半導体の表面にはベース槽7の範囲に第2の金属性の接点15が例
えば蒸着によって設けられ、該接点15はベース接続部Bと接続されている。
基板もしくは半導体3の、エミッタ接続部Eもしくはベース接続部Bとは反対側
には、コレクタ接続部Cと導電的に接続された金属層17が設けられている。
金属層17の範囲に基板体は、他のコレクタ層よりも低オームである層19を有
している。ドーピングの異なる範囲の間には限界層が生じる。この限界層の経過
は第1図に線で示されている。図面から判るように基板3に拡散された層の底面
を形成する限界層、すなわち、ベース槽7もしくはエミッタのn+トド−ングさ
れた層の下面は平らに構成され、トランジスタ1の上面に対してほぼ平行に延び
ている。ドーピングされた層の縁範囲においては、層を製造する間の拡散プロセ
スに基づき限界層の湾曲した範囲が生じる。すなわち、層の側壁は底面から発し
て、直角ではなく、はぼ円筒形に延びている。ドーピングされた層の底面と半導
体の表面との間の移行範囲は半径がドーピングされた層の深さxJBに相当する
円筒体の周面に沿って延びている。さらに限界層は半導体3の表面とほぼ90゜
の角度を成して交差する。
第2図の平面図においては第1図に示された電子的なスイッチもしくはトランジ
スタ1の同じ部分は同じ符号で示されており、この限りにおいては先きの記述を
参照されたい。
平面図からはトランジスタ1の表面は、チャンネルストッパ11として役立つ拡
散層により形成された枠によって取囲まれている。このn+トド−ングされた層
にはn−ドーピングされたコレクタ層が続いている。この層と接続するpドーピ
ングされたベース7、すなわち、トランジスタ1のpドーピングされた範囲との
間の移行もしくは縁範囲もしくは限界層は少な(とも範囲的には非直線的に構成
されている。全体的に見てベース槽はほぼ方形である。この場合、コーナの範囲
では半径rの湾曲が設けられている。ベース槽の縦側と横側は互いに隣接する複
数の範囲を有し、この場合にはこれらの範囲は曲率半径Rで湾曲されている。
この場合、コンカーブな範囲とコンベックスな範囲とが直接的に交互に位置して
いる。これらの湾曲した範囲は電圧制限域2を形成している。曲率半径Rがベー
ス槽のコーナ範囲の半径rよりも著しく小さいことは図面から明らかである。
表面の範囲の上には第2の接点15として示された金属面が蒸着されており、該
金属面には図示されていないベース接点B(第1図参照)が導電的に接続されて
いる。
ベース槽7内にはこの場合のもほぼ方形に構成されたエミッタ9が配置され、こ
のエミッタ9の上面には第1の接点13として示された金属面が蒸着されている
。この金属面は同様に図示されていないエミッタ接点E(第1図参照)の電気的
な接続部として役立つ。
第3図からは電圧制限域Zによる電圧制限が個々の湾曲された範囲の曲率半径R
に関連していることが判る。線図には制限電圧UBR(ボルトで測った)と曲率
半径R(μmで測った)との関連が示されている。
破線ではベースが開放されている場合のコレクタとエミッタとの間の降伏電圧U
s n CE Oが記入されている。
第4図にはベースとコレクタとの間のpm移行部もしくは縁の、電圧制限域Zと
して役立つ範囲の1部が示されている。
符号5で示された面は高オームのコレクタ層で、符号7で示された面はベース7
である。
図面から判るように、限界層の縁範囲は円弧状に湾曲された範囲を有し、該範囲
の曲率半径がRで示されている。個々の範囲は互いに直接的に接続されているの
で、縁部域はほぼメアンダ形に構成されている。第4図に図示の実施例ではコン
カーブに湾曲された電圧制限域範囲には直接的にコンベックスに湾曲された範囲
が接続している。
第5図にも拡大されてトランジスタもしくはpn移行部のベースとコレクタとの
間の限界層の縁範囲が示されている。しかしながらこの場合には湾曲した範囲は
直線的な区分と交互に配!されていることが判る。
この場合には湾曲した範囲は円弧形を有しかつ曲率半径Rを有している。直線的
な範囲の長さは符号aで示されている。
図面で説明した、ベースとコレクタとの間の限界層の縁範囲におけるpn移行部
の構成によって、トランジスタとして構成された電子的なスイッチに生じるコレ
クタとベースとの間の最大電圧が制限される。この場合、制限電圧U s Rは
ベースが開放している場合のコレクタとエミッタとの間の降伏電圧U B RC
E。よりも小さくしたいことは達成される。すなわち、U B R< U B
RCIc。
になる。
トランジスタにおいてコレクターエミッタ電圧UC8゜が生じ、このコレクター
エミッタ電圧U CE Oには以下の式があてはまる。
U c tt o = U B R+ U a Eこの場合U s Eではトラ
ンジスタのベース−エミッタ流電圧が示されている。
以下の観点のためには限界層もしくはpn移行部が大きなドーピング値を有し、
ベース−コレクタ移行部が片側で階段状にされたpn移行部であることを仮定す
る。
ベース7として役立つ、第1図に示された拡散層を形成することにより、限界層
の縁範囲には円筒半径X1Bのpn−移行部が生じる。この範囲においてはアバ
ランチェ降伏電圧は、例えば無視に広げられた拡散の場合(いわゆる無視広域p
n移行部)の場合に与えられるように平らなpn移行部の場合よりもわずかにな
る。
符号Wで降伏の場合の空間電荷域の幅を表わし、UB RCE。でエミッタが開
放している場合のベース−コレクタ移行部の降伏電圧を表わすと、以下の式があ
てはまる。
U n Rc: a c+ Z” L< U n n c s OE” ” ”
この式はドーピング層の厚さ、ひいては円筒状に湾曲された縁範囲の半径X J
Bが最大でも空間電荷域の幅Wと同じ大きさであることが前提である。すなわ
ち降伏電圧U ts RCE O” ” Lは円筒半径X J Bが減少すると
減少する。確実な電圧制限を保証するためには条件:
U n RCB 0 < U n Rc vt 0を充たさなければならない。
最大U c w 0降伏電圧UB RCEoのためには近似的に次の式二U r
s RCE cy = U B RCEl 。” ” ” / (β+1)(1
/”)があてはまる。
この場合にはβではトランジスタの小信号流増幅が表わされ、nでは定数が表わ
される。この式からはUBRCEOがβに反比例し、すなわち
U B RCE O< < U FI RCe () ” −”であることが判
る。
第2図に示された、はぼ円形の湾曲を有する少なくとも1つの範囲を有する電圧
制限域Zによっては階段状のpn移行部において達成される降伏電圧をさらに減
少させることができる。曲率半径Rが小さければ小さいほど降伏電圧U B R
はわずかになる。曲率半径がほぼ層厚さX J sの相応していると、すなわち
、関係式X J a = Rであると、球面pn移行部の限界に達する。降伏電
圧の減少に対する曲率半径Rの影響はpn移行部が階段状もしくは球面状である
ほど顕著である。階段状のpn移行部における曲率半径Rによる降伏電圧のはう
きりした影響は条件R≦Wが充たされると与えられる。すなわち、曲率半径が降
伏に際して空間電荷の幅Wと最大でも等しいか又はそれよりも小さいことが必要
である。曲率半径Rとpn移行部における降伏電圧U BRとの間の関係は第3
図に示されている。第3図においては降伏電圧は曲率半径に対してプロ、トされ
ている。この場合にはn−ダイオードにおける曲率半径Rが条件とされている。
すなわち、5QOhm/センチメータn−シリジュームから成る基板において種
々の半径Rを有する円形のp域が設けられている。はう素でドーピングされたp
層の侵入深さXJBはほぼ9μmである。図面からは降伏電圧U B Rと曲率
半径Rとの関連が示されている。降伏電圧は曲率Rが減少すると減少する。限界
である球面状のpn移行部はRでOの値をとる。すなわち、円の代わりに直角に
なる。
第3図のドーピングプロフィールをnpn トランジスタのベース−コレクタ移
行部にあてはめると、U s nは電圧U s n c n 0に相当する。こ
の場合には適当ななエミッタによって最大U c B 0降伏電圧は例えば35
0Vになる。したがってRく50μmの曲率半径で所望のU n C0電圧制限
が得られる。
原則的には唯一の電圧制限で、すなわちpn移行部もしくはベース7の縁範囲に
おける、コレクタ1に対する曲率半径Rを有する唯一の個所でロック電圧の減少
が達成される。この場合にはもちろんこの範囲においては若干の使用例では比較
的に高い電流密度が生じる。この高い電流密度は構成要素の強すぎる加熱、場合
によってはその損傷に継がる。さらに数多くの使用例にとっては不都合であるや
わらかい降伏特性線が生じる。
この理由からpn移行部もしくはベース7とコレクタ5との間の縁範囲には有利
には数多くの湾曲された範囲が設けられ、第2図に示されているような少なくと
も1つの電圧制限域Zが生じる。
縁範囲の正確な構成はさらに第4図と第5図に示されている。ベース縁輪郭の構
成の1つの可能性は第4図に示されている。このベース縁輪郭は互いに直接的に
隣接する、交互にコンカーブにかつコンベックスに構成された複数の範囲から成
っている。効果的な電圧制限を達成するためには、曲率半径Rは降伏における空
間電荷域の幅Wにほぼ相応している。
pn移行部もしくはベース7とコレクタ5との間の縁範囲の構成の別の1例は第
5図に示されている。この場合にもコレクタ5の範囲はベース7の範囲からベー
ス縁で分離されている。しかしながらベース縁は長さaの直線的な範囲と交互に
配置された、曲率半径Rの半円から成っている。良好な電圧制限を達成するため
いは曲率半径Rは最大でも降伏における空間電荷域の幅Wに相当し、R≦Wの関
係を充たしている。長さaについては、直線的な範囲が降伏における空間電荷域
の幅Wの2倍よりも小さく、a≧ZWの関係が成立っている必要がある。
原則的には所望の電圧制限を達成するため及び所望の降伏特性線を調節するため
にはpn移行部もしくはベース縁範囲は任意に構成することができる。
ここに示された実施例では電圧制限は、トランジスタ自体の範囲が特別に構成さ
れることによって達成される。トランジスタ自体は電圧制限域の統合によって不
変に保持される。すなわち、製造費用の変化は実質的に変化しない。しかしなが
ら例えば第4図と第5図に示されたように、少なくとも1つの電圧制限域Zを有
するスイッチ部材をトランジスタに配属しかつこれとは分離して構成することも
できる。
半導体内部に電圧制限範囲が統合されて設けられることに基づき、チップ表面の
上の保護層によって、電圧制限に役立つ範囲も外部からの影響から保護すること
ができる。曲率半径の減少された範囲が誘電体及び(又は)金属層で覆われてい
ると電圧制限は妨げられない。
ここに提案されている電圧制限は回路の運転確実性を高めるためにレギュラの電
圧制限装置と組合せることもできる。
ここに提案された電圧制限装置においては半導体の表面に対して垂直なU CE
O降伏が変わらないでいることが保証される。これは電圧制限だけがpn移行
部の縁範囲の特別な構成によって、すなわちベース槽の構成によって達成される
からである。
国際調査報告
Claims (10)
- 1.電気的なスイッチ、特にトランジスタであって、異なるドーピングの範囲の 間を延びる少なくとも1つの限界層を半導体内に有している形式のものにおいて 、限界層が拡散層の厚さ(XJB)よりも小さいか又は同じである曲率半径(R )で延びる少なくとも1つの範囲を有する少なくとも1つの電圧制限域(Z)を 存していることを特徴とする、電子的なスイッチ。
- 2.電圧制限域が半導体の表面に接する限界層の緑範囲に配置されている、請求 項1記載のスイッチ。
- 3.限界層がトランジスタのpn移行部、有利にはベース(7)とコレクタ(5 )との間の限界範囲に相当している、請求項1又は2記載のスイッチ。
- 4.電圧制限域(Z)が交互にコンカーブとコンベックスに湾曲され、有利には 半円形に構成された複数の範囲を備えている、請求項1から3までのいずれか1 項記載のスイッチ。
- 5.電圧制限域(Z)が有利には湾曲され、特に曲率半径(R)を有するほぼ半 円形に構成されかつ直線的な区分で接続されている複数の範囲を備えている、請 求項1から4までのいずれか1項記載のスイッチ。
- 6.直線的な区分の長さ(a)が降伏における空間減の幅(W)のほぼ2倍であ るか又は長さ(a)が2倍の幅(W)よりも小さい、請求項5記載のスイッチ。
- 7.pn移行部がほぼ方形の形状を有し、その縦側と横側とが少なくとも1つ、 有利には複数の、曲率半径(R)で延びる範囲(Z)を有している、請求項1か ら6までのいずれか1項記載のスイッチ。
- 8.pn移行部がほぼ円の形状を有し、その縦側と横側とが少なくとも1つ、有 利には複数の、曲率半径(R)で延びる範囲(Z)を有している、請求項1から 7までのいずれか1項記載のスイッチ。
- 9.湾曲した範囲の曲率半径(R)が降伏における空間電荷域の幅(W)と有利 には同じ又はそれよりも小さい、請求項1から8までのいずれか1項記載のスイ ッチ。
- 10.電圧制限域(Z)がスイッチの部分として(統合されて)構成されている か又は別個の構成部分としてスイッチに配属されている、請求項1から9までの いずれか1項記載のスイッチ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4035500.4 | 1990-11-08 | ||
| DE4035500A DE4035500A1 (de) | 1990-11-08 | 1990-11-08 | Elektronischer schalter |
| PCT/DE1991/000825 WO1992009107A1 (de) | 1990-11-08 | 1991-10-23 | Elektronischer schalter, insbesondere ein transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06501593A true JPH06501593A (ja) | 1994-02-17 |
| JP3266250B2 JP3266250B2 (ja) | 2002-03-18 |
Family
ID=6417866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51636291A Expired - Fee Related JP3266250B2 (ja) | 1990-11-08 | 1991-10-23 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5343069A (ja) |
| EP (1) | EP0556201B1 (ja) |
| JP (1) | JP3266250B2 (ja) |
| DE (2) | DE4035500A1 (ja) |
| WO (1) | WO1992009107A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8237456B2 (en) * | 2009-03-02 | 2012-08-07 | Atmel Corporation | Capacitive sensing |
| WO2011023922A1 (en) * | 2009-08-28 | 2011-03-03 | X-Fab Semiconductor Foundries Ag | Improved pn junctions and methods |
| GB0915501D0 (en) * | 2009-09-04 | 2009-10-07 | Univ Warwick | Organic photosensitive optoelectronic devices |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1439481A1 (de) * | 1964-12-01 | 1968-11-21 | Siemens Ag | Transistor |
| CH536555A (de) * | 1971-02-19 | 1973-04-30 | Siemens Ag | Halbleiterbauelement mit mindestens vier Zonen abwechselnden Leitfähigkeitstyps |
| FR2254880B1 (ja) * | 1973-12-12 | 1978-11-10 | Alsthom Cgee | |
| US5191396B1 (en) * | 1978-10-13 | 1995-12-26 | Int Rectifier Corp | High power mosfet with low on-resistance and high breakdown voltage |
| GB2134705B (en) * | 1983-01-28 | 1985-12-24 | Philips Electronic Associated | Semiconductor devices |
| US4823176A (en) * | 1987-04-03 | 1989-04-18 | General Electric Company | Vertical double diffused metal oxide semiconductor (VDMOS) device including high voltage junction exhibiting increased safe operating area |
-
1990
- 1990-11-08 DE DE4035500A patent/DE4035500A1/de not_active Withdrawn
-
1991
- 1991-10-23 DE DE59107824T patent/DE59107824D1/de not_active Expired - Fee Related
- 1991-10-23 EP EP91917897A patent/EP0556201B1/de not_active Expired - Lifetime
- 1991-10-23 WO PCT/DE1991/000825 patent/WO1992009107A1/de not_active Ceased
- 1991-10-23 JP JP51636291A patent/JP3266250B2/ja not_active Expired - Fee Related
-
1993
- 1993-02-26 US US08/027,162 patent/US5343069A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0556201B1 (de) | 1996-05-15 |
| US5343069A (en) | 1994-08-30 |
| EP0556201A1 (de) | 1993-08-25 |
| JP3266250B2 (ja) | 2002-03-18 |
| DE59107824D1 (de) | 1996-06-20 |
| WO1992009107A1 (de) | 1992-05-29 |
| DE4035500A1 (de) | 1992-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5401985A (en) | Low voltage monolithic protection diode with a low capacitance | |
| US5432368A (en) | Pad protection diode structure | |
| US9997510B2 (en) | Semiconductor device layout structure | |
| US6956248B2 (en) | Semiconductor device for low voltage protection with low capacitance | |
| US3325705A (en) | Unijunction transistor | |
| US5109266A (en) | Semiconductor integrated circuit device having high breakdown-voltage to applied voltage | |
| US20020134991A1 (en) | Semiconductor device for low voltage protection with low capacitance | |
| JPH06501593A (ja) | 半導体装置 | |
| US3584266A (en) | Depletion layer capacitor in particular for monolithic integrated circuits | |
| US4361846A (en) | Lateral type semiconductor devices with enlarged, large radii collector contact regions for high reverse voltage | |
| JPH0420262B2 (ja) | ||
| US3755722A (en) | Resistor isolation for double mesa transistors | |
| US6060763A (en) | Semiconductor device and method for producing same | |
| US20070077738A1 (en) | Fabrication of small scale matched bi-polar TVS devices having reduced parasitic losses | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| KR100244620B1 (ko) | 고전압 소자 | |
| JP2802970B2 (ja) | プレ−ナ型二端子双方向性サイリスタ | |
| JPH02105465A (ja) | ショットキバリア半導体装置 | |
| EP0317108B1 (en) | Programmable active/passive cell structure | |
| CN114497191B (zh) | 静电保护器件 | |
| JPH0567631A (ja) | 抵抗内蔵型トランジスタ | |
| JPS6014452A (ja) | 高耐圧半導体集積装置 | |
| JPH02256279A (ja) | アバランシェ降伏型接合を有する半導体装置 | |
| JP3198167B2 (ja) | Pnpn半導体装置 | |
| JPS6156458A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |