JPH06502280A - シリコンオンポーラスシリコン；製造方法及び材料 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、シリコンオンポーラスシリコン材料の製造方法及び、それにより得ら れる材料及びデＩくイスに関わる。

多孔性シリコンは、周知の材料である（例−Ｇ、　［ｌｏｍｃｂｉｌ他、＾ｐｐ ｌｉｅ＋ｌ　５ｕｒｆ１ｃｃ　５ｃｉｅｎｃｅ　４１／４２　ｐ、　６０４．１ ９Ｎ）　、これは、フ・ソ化水素酸溶液中において、シリコンをアノード溶解（ アノード処理）することによって得られる。この多孔性シリコンは、シリコンの 細孔網状構造を特徴とし、細孔の数と大きさとはシリコンのドーピングレベルと 不純物のドーピングによって得られるシリコンの導電形（ｄｏｐｘｎｌ　ｉｍｐ ｕ＋ｉｌｌ　Ｉｌｐｅ　ｏｌ　＋ｂｃ　５ｉｌｉｃｏｎ　）とアノード処理中の 電気化学的パラメーターとによって決定される。続いて、この多孔性シリコンを 酸化することによって、絶縁性材料が製造される。

酸化された多孔性シリコンは、５ｏｌ（絶縁体上のシリコン）素子を製造するた めのより有望な材料の一つを提供する。（例−Ｎ　Ｉ　Ｔｂａｍｘ＋他、ＩＥＥ Ｅ　Ｄｅマ１ｃｔＬｅｌｌｅｒ＋　１０（３１Ｌ１２９１９８９）　；Ｓ　Ｓ　 ＴＩＩＱ、ＩＥＥＥ　Ｃ１ｔｃａ自Ｉｇｏｄ　［１ｅｙｉｃｔ＋　Ｍｌｇｔｔｉ ｎｅ　ｐ、３　Ｎｏｙ、１９８７；Ｋ　１ｍ＊ｉ及びＨＵｎ口ｏ、ＩＥＥＥ　Ｔ ロｎ＋＋ｅｌｉｏロＩ　ｏｎ　ＥｌｅＣｌｒｏｎ　Ｄｅｙｉｃｅ＋ＥＤ−３Ｈ３ １ｐ、２９７１９８４　）。多孔性酸化シリコン上のシリコンの主要製造方法は ２つある。不連続なシリコン島を分離するために多孔性シリコンを選択的に形成 させる方法及び多孔性シリコンの上に直接エピタキシャルを堆積させる方法であ る。いずれの方法でも、上記プロセス後に多孔性シリコンを酸化させる。

上記２つの方法のうち後者は、基板をなす多孔性シリコン層の再構築を防ぐため に、低温と最低時間とエビタクシ−成長条件とを必要とするという実用上の欠点 がある。この方法を厚さ０．２５−未満の層に使用すると、制御が複雑なうえに コスト高になる。付加される欠陥を最小限度またはゼロにするためには、多孔性 シリコンの有孔率は５０％未満でなければならない。この有孔率の水準は、出発 シリコン材料が、ｎ−、ｎ　及びｐ＋以外の型である場合には、達成が困難であ る。これらの型の出発材料は、後にＳｏ■素子製造に使用するには最適でない。

従って、この技術によって製造されるＳＯＩ材料は、最適な出発材料を使用しな いことになり、結果的に望ましいとされる範囲を超えた欠陥密度（ｄｓｌｅｃｌ 　ｄｅｎ＋１ｔｙ）を生じる。

一般的に、多孔性シリコンを選択的に形成させるために最もよく使用される方法 は、「多孔性シリコンによる完全な分離」＋ （ＦＩＰＯ３）のｐ−ｎアプローチとｎ／ｎ／ｎアプローチの２つである。ＦＩ ＰＯ５（Ｋ　ｌｍ８ｉ、５ｏｌｉｄ　５１１１ｃ　ＥＩｔｃｌｒｏａｉｃ＋　２ ４゜ｐ、Ｉ５９１９１１１）はＰ型シリコンウェーハにｎ型シリコン島を一時的 に形成するために、陽子注入を利用する。次に、多孔性シリコンが一時的なｎ型 シリコン島を完全に包囲するように、ｐ型シリコンのみがアノード処理される。

酸化によって一時的ｎ型シリコンはｐ型に、多孔性シリコンはＳ　ｓ　Ｏ２へ変 えられる。

この技術には元来、多くの問題があり、その中には、Ｐ型多孔性シリコンが酸化 される時に生じる格子膨張が原因となるウェーハの反り（ｖ＊＋ｐＩｇｅ　）　 、及び前記島の中央に厚さの不均一な部分が存在することとが含まれる。この厚 みの不均一は、とりわけ、前記島の中に転位を誘導し、ｎ型のシリコンの電気的 整合（ｅｌｅｅ＋ｒｉＣｓｌ　ｃｏｔｌｏｒｖｉｌりを減少させる＠上記の問題 点は、ｎ−シリコンの薄いエピタキシャル層をｎ＋ドープしたエピタキシャルシ リコン層か、またはｎ　ソリコンを拡散させた埋込み層の上に成長させる、ｎ　 ／　ｎ　＋／　ｎ技術の使用によって大部分克服されている。この方法は、より 薄い多孔性シリコン層の製造によって、ウェーハの反りを最小限度に抑え、多孔 性シリコンの変換を平面方向（１１！目１ｄｌｅａｓｉｏａ＋）に限定すること によって、分離可能なシリコン島の面積を拡大し、さらに不均一を除去する。こ の方法には、最新式のエピタキシャル層の低圧化学的気相堆積（ＬＰＣＶＤ　） 技術が必要とされる。この技術を１ミクロン未満のｎ一層の成長に使用する場合 、特に制御が困難である。また、約０．５虜未満の厚さの測定には、現用されて いる技術（例えば、Ｓ　ＴＭＳと、断面のＴＥＭ及び拡張抵抗測定法（ｓｐｒｘ ｄＩａｇ　ｒｅｓｒｓ＋５ＩＩｃｅ■ｅ１＋ｅ＋ｅｍｔｎｌ）　）では破壊的で あるために問題がある。この技術のもう１つの欠点は、平面方向のアノード処理 の範囲が５０ＩＪＩｌに制限されることである。

本発明によれば、シリコンオンポーラスシリコン材料を製造する方法には以下の 工程が含まれる。

（ｉ）シリコンウェーハが多孔性シリコン面及び非多孔性シリコン面とを有する ように、適当なシリコンウェーハ上に多孔性シリコン層を製造すること。

（ｉｉ）多孔性シリコンをアモルファス化させるために十分な注入イオン線量を 多孔性シリコン面の少なくとも一部に与えること。

本発明によってエピタキシャル成長技術の使用を避け、一般的に利用可能な半導 体処理装置を使用し、通常のシリコン集積回路処理を両立しつるシリコンオンポ ーラスシリコン材料を製造する方法が得られる。

多孔性シリコン層は、標準的な７ノード処理技術によって製造されうるものであ り、一般的には、夫々がフッ化水素酸水（ＨＦ）まはたエタン酸−フッ化水素酸 のような、連続的に攪拌される電解質を含む２つの生検（ｂａｌｌ　ｃｅｌｌ） から成るアノード処理電解槽の中に適当なシリコンのウェーハを配置する。それ からウェーハは、陽極から出発し、電解質を介して一方の生検を通り通常２つの 生検間の壁を形成しているウェーハを通り、他方の生検を通り陰極を通り、アノ ード処理電解槽から出ていく電流を通すことによってアノード処理される。

典型的には、シリコンウェーハの厚みの一部分のみが多孔化される。多孔性材料 は、第一の生検の電解質に接する面から、ウェーハの厚みの内部に層として形成 される。前記の層の最外表面、つまり第一の生検の電解質に接する面は、ウェー ハの多孔性シリコン面と称されるが、第二の生検内の電解質に接するウェーハ面 は、非多孔性シリコン面と称される。多孔性シリコン面を含む面は完全に多孔性 シリコンに変えられるか、または、一部のみが多孔性シリコンに変えられる。

使用される電解質の組成と、印加される電流と、アノード処理時間及び出発シリ コンウェーハの抵抗率とが、製造される多孔性シリコン層の有効率と厚さを決定 する。一般的な電解質は、５、５ｓ＾／ｄの等しい容量の４０％フッ化水素（Ｈ Ｆ）及びエタノールである。６分間のアノード処理によって、抵抗率００１５Ω 口のｎ型シリコンウェーッ＼中に深さ　２．６虜まで１．１７ｇｍ／（７の有孔 率が得られる。適当なシリコンウェー／１はｎ　、Ｐ　及びＰ−である。Ｐ−ウ ェー　／’は通常、アノード処理の前段階非多孔性シリコン面上へＰ＋注入され 、［アノード処理中につ工−ハを流れる電流の均一性を高めるために］アニーリ ングされている。

前記方法の（１１）は、（使用されるイオンの型によって決定される注入エネル ギーが）一般的に、Ｉ　Ｘ　１０１４ｉｏｎｓ／　ａ１以上のドーズを多孔性シ リコンの少なくとも一部に与えることが必要である。イオン注入は室温かまたは ５００℃の高温で実施される。

適当なイオンの例としては、単一イオン注入の場合、Ａｓ。

Ｇｅ＋、Ｓ　ｉ”　及びＳｎ”であり、２つのイオンの連続注入の場合、Ｆｏ及 びＧｅｔ、３４＋、Ｓｎ＋のいずれか１つであり、注入順序は前後交換可能であ る。好ましいイオン注入プログラムでは８０ｋｔＶのＩ　Ｘ　１０１６Ｇ　ｅ　 ＋／ａ／及び３５ｋｅＶのＩ　Ｘ　１０１６Ｆ　”／ｃｏｆをいずれも　５００ ℃で順次注入する充分に高いドーズをイオン注入することによって多孔性シリコ ン層のアモルファス化が誘導される。このようなアモルファスシリコンは、多孔 性シリコンの表面から多孔性シリコン層の深さ方向で形成され、アモルファスシ リコンの深さと薄くなった多孔性シリコンの厚みとの和は、アモルファス化以前 の多孔性シリコン層とほぼ等しくなる。この代りに、多孔性シリコン層の全体を アモルファス化することもあり、その場合、前記の薄くなった多孔性シリコン層 は存在しない。イオン注入は、イオンの細孔下部への注ぎ込み又は結晶主軸を最 小にするような入射角で実施することが好ましい。工業的に使用される標準的な 入射角は７°である（つまり、通常の多孔性シリコン表面に対する垂線から７℃ ずれている）。他の好ましい入射角は８３°と１５°である。最適な入射角に影 響する他の要因としては、多孔性シリコン層内の有孔率と細孔の大きさがある。

また、いくつかのイオン注入ウェーッ＼のホルダーについては、注入入射角度に 通常の規定から±１″までの変位を与えることが普通である。

（目）は、注入されたイオンドーズを多孔性シリコン面の全体または一部に与え ることによって実施し得る。前記ドーズが多孔性シリコン面の全体に与えられた 場合、次に、アモルファス化されたシリコンが薄くなった多孔性シリコン層上に 層として形成されるが、多孔性シリコン層の全体がアモルファス化された場合、 前記幅の減少したシリコン層は存在しない。しかしながら、多孔性シリコン面の 一部のみがイオンの注入ドーズに照射されるように、多孔性シリコン面が、例え ばフォトレジストによってマスキングされる場合、アモルファスシリコン層はマ スキングされなかった部分の多孔性シリコン面から多孔性シリコン層の深さ方向 に形成される。上述したようにマスキングを使用することによって多孔性シリコ ン面上に、多孔性シリコン層の内部に伸びるアモルファスシリコン島が生じる。

本発明の方法によって製造された材料は、多孔性シリコンがバルクシリコン（ｂ ｎ目ｘｉｌｉｃｏｎｌより熱伝導性が小さいパイロ電気素子のような素子に適し ている。

好ましい方法は（ｉ）と（１１）の後に（ｉｉｉ　）が続く場合で、（ｉｉｉ　 ）はアモルファスシリコンの再結晶化の工程である。好ましい再結晶化の方法は アニーリングである。典型的なアニーリングプログラムには、３５０℃よりも高 温のアニーリング温度を用い１つのアニーリング温度または複数のアニーリング 温度に依存するアニーリング時間を用いる。好ましいアニーリングプログラムは 、９５０℃のアルゴン内で、３分間急速に熱アニーリングし、５２５℃の流動（ ＋ｌｏｗｉｕ）窒素またはアルゴン内で、２４時間アニーリングすることである 。

（ｉｉｉ　）の後に別の工程を行なってもよい。Ｓｏｌ素子製造に適するＳｏｌ 材料を生産するために、これらの後続工程は以下を含む。

（１マ）再結晶化したシリコンのパターン化。

（Ｖ）！化した多孔性シリコンの製造のための多孔性シリコンの酸化。

（１ｖ）は好ましくは、ＳＯＩ材料から引き続き製造されるＳｏｌ素子の型及び 寸法を認識した上で実施される。

または（Ｖ）を多孔性シリコンの再結晶化を伴わずに実施することもできる。こ のような材料もまた、パイロ電気素子に適切なものである。

また、アモルファスシリコンのパターン化を工程（ｉｉｉ　）の前に行ない多孔 性シリコンの全体または一部の酸化を工程ｃ　ｉｔ　＞の後に行う再結晶化され たシリコン及びアモルファスシリコンのパターン化は、通常のリングラフマスキ ング及びエツチング技術を含む方法によって行なわれる。アモルファスシリコン または再結晶化されたシリコンのパターン化の結果、アモルファスシリコン島ま たは再結晶化されたシリコン島がそれぞれ生じ多孔性シリコンの酸化は、好まし くは酸化安定化（ｕ！ｂｉｌｉ＋ｉＢ　ｏ！１ｄｚｔｉｏｎ　）の後に、実施さ れる。酸化安定化は多孔性シリコンの再構築を禁止する。典型的な酸化安定化は 、流動酸素の中で３００℃で１時間ウェーハを７ニーリングすることから成る。

これは細孔のライニングとして、単分子層の厚さの酸化層を成長させると考えら れる。一般的には、酸化安定化は、多孔性シリコンの酸化の直前に実施される。

この代りに、これを、アモルファスシリコンのパターン化の後でアモルファスシ リコンの再結晶化の前に行ってもよくまたは再結晶化されたシリコンのパターン 化の後に行なってもよい。

酸化安定化がウェーハに適用される場合、これに引き続く典型的な酸化プログラ ムは、　８００℃で２時間湿式灰化（ｙｅｔｏｒｉｄＪ＋ｉｏｎ　）　Ｌ、統い て１０９０℃で４時間湿式灰化する工程が含まれ、約１１５０℃から１４００℃ の間の温度で各々、２４時間から１時間アニーリングすることによって高密度化 する最終工程を選択することもできる。典型的な湿式灰化は、Ｈ２と０２が燃焼 して余剰０２を蒸気として放出するような、湿潤環境（ｗｅｔ１ｍｂｉｅｎ＋　 ）における発熱性の工程である。

８Ｈ℃の湿式灰化によって、十分な程度の酸化を与えるが水和酸化物を生じる。

この水和酸化物は、「リーク性（ｌｅｌｋｒ　）　Ｊと称され、この酸化物を同 じ条件下において、バルクシリコン上に成長する場合よりも高い伝導率を持つ酸 化物である。１０９０℃の湿式灰化又は１０００℃よりも高い温度でのアニーリ ングによって得られる「リーク性」酸化物は、実質的に熱成長した酸化物（ｌｈ ｅ＋ｍｔｌｌＹｇＩｏｗｎ　ｅｘｉｄｅ　）のようにふるまう酸化された多孔性 シリコンに変わる。好ましくは、酸化は、酸化された多孔性シリコンの溶解を禁 じるために実施される高密度化によって完了するが、これを実施しないならば、 標準的なＳｏｌ素子の製造中にこの溶解が生じる。

（ｉ）と（ｉｉ）の後に、多孔性シリコンのメタライゼーションを行なってもよ い。アモルファスシリコンが多孔性シリコン層上に表皮層（＋ｋｉｎ　ｌＢｅ＋ ）を形成する場合、多孔性シリコンは、例えば、標準的なマスキング及びエツチ ング技術によってアクセスされる。アモルファスシリコンが多孔性シリコン層の 表面上に島として形成される場合、次に、メタライゼーションのために、多孔性 シリコンへの表面にアクセスできる。

メタライゼーションは既知の技術（例えばＳＳ　Ｔ＋ｉｎｏ他、＾ｐｐｌｉｅｄ 　Ｐｂｙ＋ｉｃ＋　Ｌｅｌｌｃ＋＋　４９（７１ｐ、４０３　ＩＮＫ；　Ｔ　Ｉ ＋ｏ他Ａｐｐｌｉｅｄ　５ａｒｌｚｃｅ　５ｃｉｅｎｃｅ　３３／３４　ｐ、１ １２７１９８８）であり、気体状のタングステンのような典型的な金属が、高温 でＬＰＣＶＤ技術を使用してシリコンオンポーラスシリコンに付着される。多孔 性シリコンは、優先的に金属を取り込み、シリコンが蒸気の形で除去されてほぼ 完全に金属に変えられる。得られたシリコンオンメタル材料は、埋め込みチャネ ルまたは埋め込みコンタクトが必要とされる素子に対して使用し得る。

十分な理解のために添付の図面の例に基づいて、本発明を以下に非限定的に説明 する。

１ｆｆｌｌはシリコンオンポーラスシリコン材料及びＳｏｌ材料を製造するため の本発明を実施するための処理工程を含むフローチャートである。

図２は、図１のルートＢの処理工程中に、シリコンウェーハ＼に生ずる変化の概 略図である。

図３は、図１のルートＣの処理工程中に、シリコンウェーハに、生ずる変化の概 略図である。

図４は、ルートＡの処理工程中に、シリコンウェーハに生ずる変化の概略図であ り、ここにおいては、アモルファスシリコン製造のためにマスキングが用いられ ている。

図１でわかるように、ルートＡとＢは、シリコンオンポーラスシリコン材料を製 造するために従うべき処理工程を示す。ルートＡは結果として多孔性シリコン上 のアモルファスシリコンの形で、シリコンオンポーラスシリコンを生じ、ルート Ｂは、多孔性シリコン上の再結晶化シリコンの形でシリコンオンポーラスシリコ ンを生ずる。図２もまた、図１のルートＢの処理工程の概略を示し、図４はルー トＡの処理工程のうち、アモルファスシリコンがアモルファスシリコン島として 製造される工程を示している。

図２において概略的に示したように、３インチのチタクラルスキー成長（Ｃ＋ｏ ｃｈｒ為１ｓｋｉ−ｇｒｏｖｅ）されたｎ７リコンウエーハ１（ドーパント濃度 、　２．３ｘ　ｌＧ１６ｃｍ−３、抵抗率約０．０１５Ωａｉ）が英国特許出願 Ｇ　Ｂ　８９２３．７０９に記載されているようなアノード処理装置中に置かれ る。ウェーハは、同容量の４０％フッ化水素及びエタノールから成る電解質の中 で、５．５ｍＡ／Ｃｉの電流密度でアノード処理され、多孔性シリコン層２とシ リコン基板４を持つアノード処理されたウェーハ３となる。６分間のアノード処 理の結果、細孔密度１．１７ｇｍ／ａＩ？つまり有孔率５０％の厚さ　２．６− の、多孔性シリコン層が生じる。このような多孔性シリコン層中の細孔の大きさ は、約４２４■で、気体の吸着・脱着技術であるＢＥＴ技術によって測定される 。アノード処理後にアノード処理されたウェーハ３をアノード処理装置から取出 し、脱イオン水で洗い、遠心脱水する。得られた前記ウェーハは、多孔性シリコ ン面５及び非多孔性シリコン面６を持つ。

アノード処理されたウェーハ３は、次に、イオン注入装置（ｉｏｎｉ層ｐｌＩ＋ ｌｅ＋　）の試料ホルダの中に、非多孔性シリコン面６が前記ホルダと接するよ うに置かれる。それから、アノード処理されたウェーハ及び試料ホルダを、多孔 性シリコン面５へのイオン衝撃が約７°の入射角（試料ホルダによっては、誘導 されるウェーハの反りが生じるために、±−１°の変位まで許容される）となる ように組立てる。イオン注入装置を減圧し試料ホルダを５００℃まで加熱後、多 孔性シリコン面５をまずドーズレベルＩ　Ｘ　１０１６ｃｍ−３まで８０Ｋｅ　 Ｖのエネルギーを持つＧｅ　によって、次にドーズレベル１　ｘ　１Ｇ”ｃｍ− ３まで３２ＫｅＶのエネルギーを持つＦ　イオンによって衝撃する。図２を参照 して上述したイオン注入工程によって０．３ｕｌＡの厚さのアモルファスシリコ ン表皮層７及び多孔性シリコン層８が生じ、多孔性シリコン層８及びアモルファ スシリコン層７との厚さの合計は多孔性シリコン層２と実質的に等しくなる。多 孔性シリコン表面５の一部のみが（例えば前もってマスキングすることによって ）注入イオン（７）　Ｗｒ　１１を受ける場合、アモルファスシリコン島が多孔 性シリコン層２に生じる。

イオン注入後に、アモルファスシリコン表皮層７を形成するために、上記のルー トによって製造されたシリコンオンポーラスシリコン材料をさらに、アモルファ スシリコンの再結晶化の工程である（　ｉｉｉ　）と実施することによって処理 することもある。

ルートＡへの（ｉｉｉ　）の追加は、図１上でルートＢとして示されている。

シリコン表皮層７の再結晶化は、アニーリングによって実施される。典型的なア ニーリングのプログラムは、９５０℃のアルゴン雰囲気中で、３分間急速に熱ア ニーリングするかまたは５２５℃の窒素雰囲気中で２４時間アニーリングするこ とを含む。

前記再結晶化によって、多孔性シリコン層８の上に、実質的に単結晶の再結晶化 されたシリコン層９が生じる。

図１及び２のルー１−８によって製造されたシリコンオンポーラスシリコン材料 は、次に、ＳＯ■素子製造に使うことができる。Ｓｏｌ素子では、絶縁体上に薄 いシリコン層が必要とされる。十分に空乏化した（つまり、素子のチャネル領域 から完全に多数キャリアが失われた）薄膜ＣＭＯＳ素子を得るために、シリコン 層の厚みは、０２５ｐより薄いことが必要である。上記のルートＢによって、製 造されたシリコンオンポーラスシリコン材料は、ＳＯ■素子の要求に十分な薄さ のシリコン層を製造するためにこの方法を使用する点において、特に、ＳＯ■素 子製造に適する。また一方においては、ルートＡ及びＢによって製造された材料 は、後のエピタキシャル成長のための母材として、及び例えばタングステンなど によるメタライゼーションに適する材料として使用できる。

図３は、Ｓｏｌ材料製造のために、ルートＢによって製造された多孔性シリコン オンポーラスシリコン材料に対して実施されつる追加方法の工程を示す概略図で ある。図３において示される処理工程は図１ではルートＣによって示される。

図３において概説したように、ルートＢによるシリコンオンポーラスシリコン製 造の後にシリコン層を形成する。このような形成は、標準的な島の形状、または 、好ましくは、特定の素子製造のために特に要求される形状を与えるために実施 される。

シリコン層の形成は、一般的に、フォトリソグラフィー及びドライエツチングに より、選択的に不要なシリコン素材をエツチングして除去することによって実施 される。このような工程は、一般的には、再結晶化したシリコン表面ＩＯをフォ トレジストで覆い、その不要な再結晶化シリコン領域を覆うフォトレジストのう ち、必要とされる再結晶化シリコン領域はマスキングしない手段によって、紫外 線を照射し、最後に不要な再結晶化シリコン領域を選択的にドライエツチングし て除去し、必要とされる再結晶化シリコン領域を７オトレジストによって保護す ることから成る。必要とされる再結晶化シリコン領域が、デバイス島２０である 。

デバイス島のパターン化後、多孔性シリコン層８は酸化安定化を受ける。このよ うな酸化は、高温が必要とされる次の処理工程中に多孔性シリコンが再構築され るのを防ぐために、しばしば使用される。典型的な酸化安定化プログラムによっ て、アノード処理されたウェーハ３は、３００℃の酸素の中で１時間アニーリン グされる。このようなプログラムは、多孔性シリコン層内に細孔のライニングと してほぼ単分子層の厚みの酸化膜を成長させ、安定化され且つ部分的に酸化され た、多孔性シリコン層２１を製造するために考えられている。

酸化安定化の後は、酸化プログラムを実施し得る。典型的な酸化プログラムには 、８００℃で２時間湿式灰化し、次に１０９０℃Ｃ６分間湿式灰化することが含 まれ、任意の最終工程として、典型的には、１１５０℃〜１４００℃の温度で、 それぞれ２４時間から１時間アニーリングする。典型的な湿式灰化はＨ２と０２ が燃焼し、蒸気上して余剰０２を放出するような、湿潤環境における高温反応プ ロセスである。

８００℃の酸化は、十分な酸化をもたらすが、水和性である。

これにより、“リーク性の（１ｅｘｋｙ　）”酸化物が生じる。１０９０℃での 湿式灰化によって、この“リーク性“酸化物を変化させると、酸化された多孔性 シリコン層２２が生じ、この層２２は実質的に熱成長した酸化物のようにふるま う。高密度化は、酸化した多孔性シリコン層２２の溶解を防ぐために、実施され るもので、これを実施しないと、Ｓｏｌ素子の標準的製造段階で溶解が生じ得る 。

酸化に続いて、酸化中に形成された余剰酸化物２３を除去すると、（酸化した多 孔性シリコン層２２の形の）絶縁体上の（デバイス島２０の形の）シリコン材料 が生じる。

図１を見るとわかるように、ルートＣのみがＳＯ■材料を獲得しうるための製造 方法ではない。他の典型的例には図１上のルートＤ及びＥによって示されるもの が含まれる。ＳＯ■素子製造は、例えばイオン注入などの周知の製造技術によっ て、図１で述べられたような、製造方法で獲得されるＳＯＩ材料に対して実施し 得る。このようなＳＯ１材料が使用される典型的なＳＯＴ素子は、Ｃ−ＭＯ９Ｏ ９素子バイポラ−素子である。

ルート八によって製造される材料を、多孔性シリコンをアモルファス化するのに 十分な注入イオンドーズで多孔性シリコン面の一部分のみにイオン衝撃すること によって製造することもできる。上記の製造工程を概略的に示したのが図４であ る。ウェーハ１は上記の方法によってアノード処理され、アノード処理されたウ ェーハ３は基板４上に多孔性シリコン層を持ち、多孔性シリコン面５と、非多孔 性シリコン面６から成る。フォトレジスト層３Ｇが、次に多孔性シリコン面上に 展開される。それから多孔性シリコン面の選択された領域をおおうフォトレジス トが紫外線で照射される。続いて、フォトレジストを適切なエッチャントによっ てエツチングすると、多孔性シリコン面の選択された領域は露出するが、多孔性 シリコン面の非選択領域は残存フォトレジストによって、依然としてマスキング されている。このアノード処理されたウェーハに、図２を参照しながら上記に述 べたようにイオン注入すると、フォトレジストによってマスキングされていない 部分の多孔性シリコン面から、多孔性シリコン層の深さ方向にアモルファスシリ コン島３１が形成される。多孔性シリコン面の非選択領域をおおうレジストを除 去することによって、アモルファスシリコンオンポーラスシリコン材料が与えら れる。

ルートＡ及び図４に示される方法によって製造された材料は、例えば、タングス テ７でメタライズされた材料、再結晶化シリコンオンポーラスノリコン材料、例 えば図２並び３を参照しながら上述した方法によって得られたＳＯＩ材料及び、 ＳＯ■Ｃ−ＭＯ５素子並びＳｏｌバイポラ−素子のような装置の製造に対しても 使用される。

Claims (21)

【特許請求の範囲】
1. １．（ｉ）シリコンウェーハが多孔性シリコン表面及び非多孔性シリコン表面と を有するように、適当なシリコンウェーハ上に多孔性シリコン層を製造する工程 と、（ｉｉ）多孔性シリコンをアモルファスさせるのに十分な注入イオンドーズ を多孔性シリコン表面の少なくとも一部に与える工程、 とを含む、多孔性シリコンオンポーラスシリコンの製造方法。
2. ２．前記注入イオンドーズが１×１０１４ｉｎｏｓ／ｃｍ２より大きい請求項１ に記載の方法。
3. ３．前記イオン注入が室温で実施される請求項１または２に記載の方法。
4. ４．前記イオン注入が１種類のイオンによって実施される請求項１から３のいず れかに記載の方法。
5. ５．前記１種類のイオンが、Ａｓ＋，Ｇｅ＋，Ｓｉ＋及びＳｎ＋のリストから選 択される請求項４に記載の方法。
6. ６．前記イオン注入が、２つの連続するイオン注入によって実施される請求項１ から３のいずれかに記載の方法。
7. ７．前記連続するイオン注入が、まずＦ＋によって、次にＧｅ＋、Ｓｉ＋及びＳ ｎ＋のリストから選択された１つのイオンによって、実施される請求項６に記載 の方法。
8. ８．前記連続するイオン注入が、まずＧｅ＋，Ｓｉ＋及びＳｎ＋のリストから選 択された１つのイオンによって、次にＦ＋によって実施される請求項６に記載の 方法。
9. ９．前記イオンドーズが入射角７°±で注入される請求項１から８のいずれかに 記載の方法。
10. １０．前記イオン注入ドーズが多孔性シリコン表面の少なくとも１部に与えられ る請求項１から９のいずれかに記載の方法。
11. １１．前記アモルファスシリコンが再結晶化される請求項１から１０のいずれか に記載の方法。
12. １２．前記再結晶化がアニーリングによって実施される、請求項１１に記載の方 法。
13. １３．前記アニーリング温度が、３５０℃よりも高い請求項１２に記載の方法。
14. １４．前記多孔性シリコンがメタライゼーションされる、請求項１から１３のい ずれかに記載の方法。
15. １５．前記シリコンオンポーラスシリコンがパターン化される、請求項１から１ ４のいずれかに記載の方法。
16. １６．更に前記多孔性シリコンの酸化安定化を実施する工程を含む請求項１から １５のいずれかに記載の方法。
17. １７．酸化安定化がシリコンをパターン化する前に実施される、請求項１６に記 載の方法。
18. １８．前記多孔性シリコンを、少なくとも部分的に酸化する工程を含む請求項１ から１７のいずれかに記載の方法。
19. １９．前記酸化が、請求項１６または１７のいずれかに記載の方法の後に実施さ れる請求項１８に記載の方法。
20. ２０．稠密化の工程を含む請求項１８または１９に記載の方法。
21. ２１．請求項１から２０のいずれかに記載の材料ら製造された半導体素子。