JPH0650312U - 高周波用積層セラミックインダクタ - Google Patents

Abstract

(57)【要約】 【目的】 コイル導体と外部電極端子との接続を確実に
するとともに、共振周波数をできるだけ高く維持するた
めにコイル導体と外部電極との間に発生する浮遊容量の
低減を計った高周波用積層セラミックインダクタの提
供。 【構成】 スルーホール４をグリーンシート１上に設け
る際、裁断後のチップ素体の端面に設けられる外部電極
間の中点になるように位置決めし、このスルーホール４
の位置に応じたコイル導体３のパターンを印刷して形成
し、かつ外部電極への引きだし端部６の形状を、コイル
巻線部から遠のく方向に屈曲して設けたことを特徴とす
る。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、高周波用積層セラミックインダクタに関する。

【０００２】

【従来の技術】

積層セラミックインダクタは、シート法を用いる場合には積層技術を利用して 、コイル導体が形成されたフェライト磁性体のグリーンシートを積層し、該シー トの所定位置に形成されたスルーホール導体を介して層間のコイル導体を接続し てコイルを形成し、コイル導体の始端と終端とがそれぞれ別の外部電極端子に接 続するように一体化したインダクタである。

【０００３】 図２は従来の積層セラミックインダクタのシート法による積層工程例を示す積 層分解斜視図であって、グリーンシート１上に形成された例えばＬ字状のコイル 導体３のパターンがコイルを形成するようにスルーホール４のスルーホール導体 によって接続され、これらシートの下部および上部には複数枚のグリーンシート からなるカバーーシート２が重ねられる。

【０００４】 なお、図の白抜き矢印は積層パターンの繰り返しを示している。

【０００５】 従来のように、せいぜい数１０ＭＨz 帯域で使用されていた場合、コイル導体 が積層される際の接続部分は、上記のようなシート法においてはスルーホール導 体であり、スラリービルド法では導体の印刷重ね部分である。

【０００６】 これらは外部電極との接続を形成し易くするために、外部電極寄り、つまりチ ップ素体の端寄りに設けられるのが普通である。

【０００７】 また、上記周波数程度の帯域で使用される場合には、図４（ａ）の透過平面図 に示すように、周回するコイル導体の外部電極への引きだし端部の形状はコイル 導体幅と同じ幅で形成されているが、外部電極との接続を良くするため、図４（ ｂ）、または（ｃ）のように、コイル導体端末をチップ素体端面と平行に拡げて 接触面積を大きくしたものもある。

【０００８】

【考案が解決しようとする課題】

積層セラミックインダクタを高周波領域で使用する場合には、該インダクタの 共振周波数ｆ₀ を出来るだけ高くする必要があり、コイル導体間、スルーホール 導体と外部電極間等に発生する浮遊容量が無視できなくなる。すなわち、共振周 波数ｆ₀ はインダクタンス値をＬ、浮遊容量をＣとすれば以下の式で示され、ｆ ₀ を高くするには、Ｌ値が製品のアイテムによって決定され不変であるので、浮 遊容量Ｃを低くする必要があるからである。

【０００９】

【数１】 一般に浮遊容量の大きさは導体の対向面積に比例し、距離の二乗に反比例する ことが知られており、高周波領域での使用に当っては従来のパターンではスルー ホール導体と外部電極との距離が近いことから浮遊容量が大きく影響する。

【００１０】 また、図４（ａ）のように、引きだし部の導体幅が十分に得られない場合には 、外部電極との接続が悪化して不良チップの割合が増加してしまうので、図４（ ｂ）または（ｃ）のようにすると、外部電極とコイル導体との距離を事実上縮め てしまうことになり、浮遊容量が増し、共振周波数ｆ₀ を低くしてしまうという 課題があった。

【００１１】 したがって本考案の目的は、コイル導体と外部電極端子との接続を確実にする とともに、共振周波数をできるだけ高く維持するためにコイル導体と外部電極と の間に発生する浮遊容量の低減を計った高周波用積層セラミックインダクタを提 供することにある。

【００１２】

【課題を解決するための手段】

本考案者は上記目的を達成すべく研究を進めるに当り、浮遊容量はコイル導体 と外部電極との対向面積に比例し、両者の距離の２乗に反比例することから、ま ずコイル導体と外部電極間の浮遊容量を構成する要素中でコイル導体の接続部と 外部電極間に発生する浮遊容量が大きな割合を占めることに着目した。

【００１３】 コイル導体の接続部は、シート法におけるスルーホール部にしても、スラリー ビルド法の印刷重ね部分にしても、他のコイル導体部分の２倍以上の層厚を有し ており、対向面積も大きいことから、この接続部の層厚を減らせば良いわけであ るが、実際上はその部分だけ別に印刷するなど手間がかかり困難である。

【００１４】 しかし、接続部全体の位置を変更して、外部電極との距離を増して行けば浮遊 容量は減少し、接続部の位置が対向する外部電極の中点において最小になること が判明した。

【００１５】 すなわち、図３（ａ）ないし（ｃ）に示すように、チップ素体におけるスルー ホールの位置による共振周波数ｆ₀ の変化を調べた結果、表１に示す通りであっ た。下記表１は５ターンチップ試作例に関するものである。

【００１６】

【表１】

【００１７】 表１の結果から判るように、試作品Ｂは、スルーホールの位置が外部電極側に ある従来例（試作品Ａ）よりも好ましく、スルーホールの位置が外部電極間の中 点に設けられた試作品Ｃの方がさらに浮遊容量が小さく、より好ましい。

【００１８】 従来、コイル導体と外部電極端子との接続を確実にするためにコイル導体端部 をチップ素体端面に両側に平行に拡げて接触面積を大きくすることは知られてい る。

【００１９】 しかしながら、そのように接触面積を取得すると、コイル導体と外部電極の間 に発生する浮遊容量の増加が避けられなかった点について研究を進め、コイル導 体端部の引きだし方向を逆にして接触面積を確保すれば浮遊容量の増加が避けら れることを見いだした。

【００２０】 そこで本考案は、セラミックと内部コイル導体とを積層して得られるチップ素 体において、積層されたセラミックによってチップ素体の骨格を形成し、セラミ ック上に形成されるコイル導体の接続部を介して該セラミック層間のコイル導体 を接続してチップ素体内を周回するコイルを形成し、その始端と終端とがそれぞ れ別の外部電極端子に接続してなる高周波用積層セラミックインダクタであって 、上記コイル導体の接続部好ましくはスルーホールの位置がチップ素体の端面に 対向して形成される外部電極間の中点であり、かつ、コイル導体引きだし端部が 該端面に平行に、コイル巻線部分から遠のく方向に引きだされていることを特徴 とする高周波用積層セラミックインダクタを提供するものである。

【００２１】

【作用】

本考案における作用効果は、第１にコイル導体接続部、例えばスルーホール導 体と外部電極との距離が長いので、この間の浮遊容量が小さいことと、第２にコ イル導体引きだし端部がコイル巻線部分から遠のく方向に引きだされて、外部電 極との接触面積が広くコイル導体と外部電極との接続を確実にしたこととである 。

【００２２】 その結果、浮遊容量を小さく、コイル導体と外部電極との接続を確実にした。

【００２３】

【実施例】

図１は本実施例において用いられた、スルーホールの位置が外部電極間の中点 に設けられ、かつコイル導体引きだし端部がコイル巻線部から遠のく方向に屈曲 して設けられた積層体の積層分解斜視図であって、これらを参照して以下説明す る。 （１）ＳｉＯ₂ 、Ａｌ₂ Ｏ₃ を主成分とし、ＢａＯ、ＣａＯ等を副成分とし、さ らにＢ₂ Ｏ₃ を添加した原材料をボールミルで１５時間混合した後、乾燥した。 （２）得られた混合物を１５００℃以上の高温で溶融させたものを冷却後粉砕し 、これをボールミルにてさらに微粉砕した後、乾燥した。 （３）得られた材料粉末に対し、バインダー１０〜１５重量％、トルエン２０重 量％、エタノール２０重量％およびブタノール４０重量％を添加し、ボールミル にて１５時間混合した。 （４）得られたスラリーをドクダーブレード法を用いて膜厚３０〜８０μｍの長 尺なシートとした。 （５）次いで適当な大きさに切断したグリーンシート片の必要な位置にスルーホ ールを設ける際、図１に見られるように、裁断後のチップ素体の端面に設けられ る外部電極間の中点になるように位置決めし、このスルーホール４の位置に応じ たコイル導体３のパターンをＡｇペーストをスクリーン印刷法を用いて形成した 。なお外部電極への引きだし端部６の形状を、コイル巻線部から遠のく方向に屈 曲して設けた。 （６）得られたコイル導体印刷済みのグリーンシート１を所定枚数積層し、さら にコイル導体が印刷されていない複数枚のシートをカバーシート２として印刷済 みシートの上下に重ね、０．５t/cm² の圧力で圧着し、積層体とした。 （７）得られた積層体をチップ寸法に従って裁断し、個々のチップ素体とし、こ れを５００℃で１時間脱バインダー処理を行った後、９００℃で１時間焼成した 。 （８）得られた焼結体の端面を研磨し、これにＡｇペーストを浸漬法によって塗 布して外部電極とし、１５０℃にて１５分間乾燥後、８００℃にて１０分間焼付 けを行って積層セラミックインダクタを得た。

【００２４】 得られた５ターンチップ試作品の共振周波数ｆ₀ 他の性能を調べた結果を表２ に示した。

【００２５】

【比較例１】 図５は本比較例に用いられた、スルーホールが外部電極間の中点に設けられ、 かつコイル導体引きだし端部がコイル導体幅と同じである積層体の積層分解斜視 図であって、これをも参照して以下説明する。

【００２６】 図５に見られるように、コイル導体引きだし端部６の形状をコイル導体幅と同 じにした以外は、実施例に述べた要領に従って５ターンチップ試作品を作成し、 その性能を表２に示した。

【００２７】

【比較例２】 図６は本比較例に用いられた、スルーホールが外部電極間の中点に設けられ、 かつコイル導体引きだし端部をチップ素体端面に平行に拡げた積層体の積層分解 斜視図であって、これをも参照して以下説明する。

【００２８】 図６に見られるように、コイル導体引きだし端部６の形状をチップ素体端面に 平行に拡げた以外は、実施例に述べた要領に従って５ターンチップ試作品を作成 し、その性能を表２に示した。

【００２９】

【比較例３】 図７は本比較例に用いられた、スルーホールが外部電極間の中点に設けられ、 かつコイル導体引きだし端部をコイル巻線側に屈曲した積層体の積層分解斜視図 であって、これをも参照して以下説明する。

【００３０】 図７に見られるように、コイル導体引きだし端部６の形状をコイル巻線側に屈 曲した以外は、実施例に述べた要領に従って５ターンチップ試作品を作成し、そ の性能を表２に示した。

【００３１】

【表２】

【００３２】 図８（ａ）、（ｂ）、（ｃ）、および（ｄ）は前記比較例１ないし３および実 施例で作成された各積層体の透過平面図であって、同図（ａ）はコイル導体引き だし端部の形状をコイル導体幅と同じにしたもの、同図（ｂ）はチップ幅一杯に 拡げたもの、同図（ｃ）はコイル巻線側に屈曲したもの、および同図（ｄ）はコ イル巻線側とは逆方向に屈曲したものを示している。

【００３３】 上記表２の結果から判るように、コイル導体引きだし端部の形状を図８（ｄ） に示された形状にすることによって、高い共振周波数ｆ₀ と外部電極への確実な 接続とを両立させうることが確認された。

【００３４】

【考案の効果】

以上説明したように、本考案によれば、共振周波数ｆ₀ が高く、かつ内部導体 コイルと外部電極との接続が確実な高周波用積層セラミックインダクタを提供で きる。

【提出日】平成４年１２月１８日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００１６

【補正方法】変更

【補正内容】

【００１６】

【表１】

【図面の簡単な説明】

【図１】本考案の一実施例において用いられた、スルー
ホールの位置が外部電極間の中点に設けられ、かつコイ
ル導体引きだし端部がコイル巻線部から遠のく方向に屈
曲して設けられた積層体の積層分解斜視図である。

【図２】スルーホールの位置がコイル導体の外部電極側
に設けられている従来の積層セラミックインダクタにお
ける積層体の積層分解斜視図である。

【図３】チップ素体におけるスルーホールの位置を説明
するための透過平面図であって、同図（ａ）はコイルの
外部電極側にある場合、同図（ｂ）は同図（ａ）の場合
よりもコイル長の１／４だけ外部電極より遠ざかった場
合および同図（ｃ）は外部電極間の中点にある場合であ
る。

【図４】同図（ａ）ないし（ｃ）は、従来のコイル導体
引きだし端部の形状を示す積層体の透過平面図である。

【図５】スルーホールが外部電極間の中点に設けられ、
かつコイル導体引きだし端部がコイル導体幅と同じであ
る積層体の積層分解斜視図である。

【図６】スルーホールが外部電極間の中点に設けられ、
かつコイル導体引きだし端部をチップ素体の端面に平行
に広げた積層体の積層分解斜視図である。

【図７】スルーホールが外部電極間の中点に設けられ、
かつコイル導体引きだし端部をコイル巻線側に屈曲した
積層体の積層分解斜視図である。

【図８】同図（ａ）ないし（ｄ）はそれぞれ、図５、図
６、図７および図１に示した各積層体の透過平面図であ
る。

【符号の説明】

１ グリーンシート ２ カバーシート ３ コイル導体 ４ スルーホール ５ チップ素体 ６ 引きだし端部 ７ 外部電極

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 セラミックと内部コイル導体とを積層し
   て得られるチップ素体において、積層されたセラミック
   によってチップ素体の骨格を形成し、セラミック上に形
   成されるコイル導体の接続部を介して該セラミック層間
   のコイル導体を接続してチップ素体内を周回するコイル
   を形成し、その始端と終端とがそれぞれ別の外部電極端
   子に接続してなる高周波用積層セラミックインダクタで
   あって、上記コイル導体の接続部の位置がチップ素体の
   端面に対向して形成される外部電極間の中点であり、お
   よび／または、コイル導体引きだし端部が該端面に平行
   に、コイル巻線部分から遠のく方向に引きだされている
   ことを特徴とする高周波用積層セラミックインダクタ。
2. 【請求項２】 前記接続部がスルーホール導体である請
   求項１記載の高周波用積層セラミックインダクタ。