JPH0650712B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0650712B2 JPH0650712B2 JP63284475A JP28447588A JPH0650712B2 JP H0650712 B2 JPH0650712 B2 JP H0650712B2 JP 63284475 A JP63284475 A JP 63284475A JP 28447588 A JP28447588 A JP 28447588A JP H0650712 B2 JPH0650712 B2 JP H0650712B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- area
- changed
- anode
- symbol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000000034 method Methods 0.000 title description 4
- 239000012535 impurity Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 241000238557 Decapoda Species 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 本発明は製造条件の管理が容易となる可変容量ダイオー
ドの製造方法に関する。
ドの製造方法に関する。
(ロ)従来の技術 第２図に示す従来の花変容量ダイオードは、先ず比抵抗
が０．００１〜０．０１Ω・cm程度のＮ＋型半導体基板
(2)の片面にＮ型エビ型層(2)を形成し、続いてＮ型エピ
層(2)の表面に選択拡散によりＰ＋型層(3)を形成し、表
面酸化膜(4)のコンタクト孔を介してＰ＋型層(3)にオー
ミックコンタクトする電極(5)を形成して製造される。
が０．００１〜０．０１Ω・cm程度のＮ＋型半導体基板
(2)の片面にＮ型エビ型層(2)を形成し、続いてＮ型エピ
層(2)の表面に選択拡散によりＰ＋型層(3)を形成し、表
面酸化膜(4)のコンタクト孔を介してＰ＋型層(3)にオー
ミックコンタクトする電極(5)を形成して製造される。
この構成による可変容量ダイオードの主たる電気的特性
に接合容量Ｃがある。この特性はＰＮ接合を形成するＰ
＋型層(3)の面積と密接な関係があり、しかも設計精度
が極めて厳しい為に、工程変動等による容量値の小さな
変動も見逃せない。その為従来は、エピタキシャルウエ
ハを１枚先行してＰ＋型層(3)形成が終了したウェハー
状態で接合容量Ｃを測定し、この値に基いて続くロット
ウエハのＰ＋型層(3)が適当な接合面積を形成する様、
異る拡散窓面積を有する複数のＰ＋型層(3)形成用露光
マスクのなかから適当な露光マスクを選択し、次に流す
ロットウェハーは前記選択した露光マスクを用いて製造
することにより、接合容量Ｃの値を厳密に管理してい
た。
に接合容量Ｃがある。この特性はＰＮ接合を形成するＰ
＋型層(3)の面積と密接な関係があり、しかも設計精度
が極めて厳しい為に、工程変動等による容量値の小さな
変動も見逃せない。その為従来は、エピタキシャルウエ
ハを１枚先行してＰ＋型層(3)形成が終了したウェハー
状態で接合容量Ｃを測定し、この値に基いて続くロット
ウエハのＰ＋型層(3)が適当な接合面積を形成する様、
異る拡散窓面積を有する複数のＰ＋型層(3)形成用露光
マスクのなかから適当な露光マスクを選択し、次に流す
ロットウェハーは前記選択した露光マスクを用いて製造
することにより、接合容量Ｃの値を厳密に管理してい
た。
(ハ)発明が解決しようとする課題 しかしながら、好適異常等で接合容量Ｃの値が規格外の
ものが発生した場合、複数種類のＰ＋型層(3)形成用マ
スクの中でどの種類のものを使用したかは製造工程にお
ける記録を調べるしか無く、不良発生時の対応が遅れる
欠点があった。
ものが発生した場合、複数種類のＰ＋型層(3)形成用マ
スクの中でどの種類のものを使用したかは製造工程にお
ける記録を調べるしか無く、不良発生時の対応が遅れる
欠点があった。
(ニ)課題を解決するための手段 本発明は上記従来の課題に鑑み、ターゲットパターン(1
2)内にＰ＋型層(3)形成用露光マスクの種類を表す記号
(13)を同時に露光することにより、不良発生時に即座に
対処し得る半導体装置の製造方法を提供するものであ
る。
2)内にＰ＋型層(3)形成用露光マスクの種類を表す記号
(13)を同時に露光することにより、不良発生時に即座に
対処し得る半導体装置の製造方法を提供するものであ
る。
(ホ)作用 本発明によれば、ターゲットパターン(12)に表示記号(1
3)を露光したので、ウェハー(10)の状態でどの露光マス
クを使用したかが即座に判断できる。また、チップパタ
ーン(11)にはその様な表示記号を付けないので、外観上
差し支えない。
3)を露光したので、ウェハー(10)の状態でどの露光マス
クを使用したかが即座に判断できる。また、チップパタ
ーン(11)にはその様な表示記号を付けないので、外観上
差し支えない。
(ヘ)実施例 以下、本発明の一実施例を図面を参照しながら詳細に説
明する。
明する。
第１図に示す半導体ウェハー(10)は、裏面にＮ＋型層
(2)の形成を終了し、表面に周知の選択拡散技術によっ
てＰ＋型層(3)の形成を終了したものであり、ＰＮダイ
オード形成用のチップパターン(11)が縦横に多数描画さ
れると共に、左右２箇所にウェハーアライメント用のタ
ーゲットパターン(12)が描画されたものである。
(2)の形成を終了し、表面に周知の選択拡散技術によっ
てＰ＋型層(3)の形成を終了したものであり、ＰＮダイ
オード形成用のチップパターン(11)が縦横に多数描画さ
れると共に、左右２箇所にウェハーアライメント用のタ
ーゲットパターン(12)が描画されたものである。
そして、Ｐ＋型層(3)形成用露光マスクには、ウェハー
(10)表面の酸化膜(4)をホトエッチングして拡散用の選
択マスクとし、チップパターン(11)にＰ＋型層(3)を形
成する為の前記選択マスクに対応するパターンが描画さ
れていると共に、ターゲットパターン(12)エリア内の前
記露光マスクの種類を表す表示記号(13)Ｐ＋１，Ｐ
＋２，Ｐ＋３……が描画される。
(10)表面の酸化膜(4)をホトエッチングして拡散用の選
択マスクとし、チップパターン(11)にＰ＋型層(3)を形
成する為の前記選択マスクに対応するパターンが描画さ
れていると共に、ターゲットパターン(12)エリア内の前
記露光マスクの種類を表す表示記号(13)Ｐ＋１，Ｐ
＋２，Ｐ＋３……が描画される。
表示記号(13)は露光マスクの種類を示すことによりＰ＋
型層(3)形成用パターンの大きさ（面積）を表すもの
で、その関係は例えば表１の様な関係にある。
型層(3)形成用パターンの大きさ（面積）を表すもの
で、その関係は例えば表１の様な関係にある。
実際の製造ラインにおいてウェハー(10)状態での容量測
定により不良が発生した場合、ターゲットパターン(12)
内の上記表示記号(13)により現在使われている露光マス
クがどの程度の面積比を有するかを判断する。そして、
前記測定結果に基き接合容量Ｃをどの程度増減させれば
良いかを判断し、どのマスクを使用するかを選択した後
次のロットからは前記選択した種類のマスクを使用すれ
ば良い。マスクを変更すればＰ＋型層(3)が形成する接
合面積を変えることができるので、接合容量Ｃをより設
計値に近い値に制御して製造できる。その後、個々のチ
ップパターン(11)を分割し夫々をパッケージに収納す
る。
定により不良が発生した場合、ターゲットパターン(12)
内の上記表示記号(13)により現在使われている露光マス
クがどの程度の面積比を有するかを判断する。そして、
前記測定結果に基き接合容量Ｃをどの程度増減させれば
良いかを判断し、どのマスクを使用するかを選択した後
次のロットからは前記選択した種類のマスクを使用すれ
ば良い。マスクを変更すればＰ＋型層(3)が形成する接
合面積を変えることができるので、接合容量Ｃをより設
計値に近い値に制御して製造できる。その後、個々のチ
ップパターン(11)を分割し夫々をパッケージに収納す
る。
(ト)発明の効果 以上説明した如く、本発明によればターゲットパターン
(12)内に表示記号(13)を露光したので、どの種類のマス
クを使用していたかがウェハー(10)状態で即座に判断で
き、従って工程変動に即座に対応できる利点を有する。
その為歩留り向上にも寄与できる。
(12)内に表示記号(13)を露光したので、どの種類のマス
クを使用していたかがウェハー(10)状態で即座に判断で
き、従って工程変動に即座に対応できる利点を有する。
その為歩留り向上にも寄与できる。
また、チップパターン(11)本体には設けないので、同一
機種でチップパターン(11)に異るパターンが描画される
不具合を解消できる。
機種でチップパターン(11)に異るパターンが描画される
不具合を解消できる。
第１図は本発明を説明する為の平面図、第２図はＰＮダ
イオードを示す断面図である。
イオードを示す断面図である。
Claims (1)
- 【請求項１】１枚のウェハーに多数のチップパターンと
複数の位置合せ用ターゲットパターンを同時に露光して
不純物拡散を行うことにより個々のチップに可変容量素
子のアノード・カソード接合を形成し、 前記アノード・カソード接合の面積を変更できるように
描画パターンの面積が変更された複数種類の露光マスク
を準備するとともに、 前記露光時に前記ターゲットパターン内に前記描画パタ
ーンの面積を識別するための記号を形成し、 前記アノード・カソード接合の容量値を測定した後、前
記記号から現在の使用マスクを判別し、且つ前記測定値
と目的値との差から適切なる描画パターンを具備するマ
スクを判別し、 判別結果より選択されたマスクに変更して次のロットの
露光を行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63284475A JPH0650712B2 (ja) | 1988-11-10 | 1988-11-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63284475A JPH0650712B2 (ja) | 1988-11-10 | 1988-11-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02130813A JPH02130813A (ja) | 1990-05-18 |
| JPH0650712B2 true JPH0650712B2 (ja) | 1994-06-29 |
Family
ID=17679005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63284475A Expired - Lifetime JPH0650712B2 (ja) | 1988-11-10 | 1988-11-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650712B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007194390A (ja) * | 2006-01-19 | 2007-08-02 | Eudyna Devices Inc | 半導体発光装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57179849A (en) * | 1981-04-30 | 1982-11-05 | Nec Corp | Photo mask |
| JPS62235952A (ja) * | 1986-04-08 | 1987-10-16 | Agency Of Ind Science & Technol | 半導体装置用マスク |
-
1988
- 1988-11-10 JP JP63284475A patent/JPH0650712B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02130813A (ja) | 1990-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3304594A (en) | Method of making integrated circuit by controlled process | |
| US3650020A (en) | Method of monitoring semiconductor device fabrication | |
| JPH03138920A (ja) | 半導体装置 | |
| JPH0650712B2 (ja) | 半導体装置の製造方法 | |
| JPH02246312A (ja) | チップの識別方法 | |
| JPH07302930A (ja) | 発光ダイオード及びその製造方法 | |
| JPS5871655A (ja) | 半導体装置 | |
| JPS63166256A (ja) | 半導体装置およびその製造方法 | |
| JP3127448B2 (ja) | エッチング制御方法 | |
| JPS59200237A (ja) | フオトマスクのチツプ構成方法 | |
| JPS596504B2 (ja) | 半導体素子および半導体素子製作用マスク | |
| JPH0546989B2 (ja) | ||
| JP2937336B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS5946098B2 (ja) | 半導体装置の製造方法 | |
| JP2001332597A (ja) | Ｈｂｔ用エピタキシャルウエハの検査方法 | |
| JP2858866B2 (ja) | メサ型半導体素子の製造方法 | |
| JPH0630381B2 (ja) | 半導体装置の製造方法 | |
| JPS63268263A (ja) | 半導体装置 | |
| JPS59150442A (ja) | 半導体素子 | |
| JPS6148708B2 (ja) | ||
| CN111913365A (zh) | 一种划片槽线宽监测图形及方法 | |
| JPS6226178B2 (ja) | ||
| JPS6171635A (ja) | 半導体装置の製造方法 | |
| JPH07153802A (ja) | 半導体装置 | |
| JPH04365371A (ja) | 高精度抵抗を備える半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080629 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 15 |