JPH0650742B2 - 半導体装置及びその製造方法 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置、特にバーチカルバイポーラトラン
ジスタに関するものであるがバーチカルバイポーラトラ
ンジスタに限定されるものではない。また本発明はこの
ような半導体装置の製造方法にも関するものである。

（従来の技術） 従来提案された半導体装置は、例えば“アイ・イー・イ
ー・イー・トランザクションズ・オン・エレクトロン・
ディバイシズ（IEEE Transactions on Electron Device
s”，Vol．35,No．10（1988年10月号）のワシオ氏等の
論文に記載されているように、 一主表面から比較的低ドープのサブ領域により離間され
た比較的高ドープのサブ領域を有し、前記の一主表面に
隣接する一導電型の第１デバイス領域と、 前記一主表面に隣接して第１デバイス領域の比較的低ド
ープのサブ領域内に形成された反対導電型の第２デバイ
ス領域であって、比較的低ドープのサブ領域と第１pn接
合を形成する真性サブ領域と、該真性サブ領域を取り囲
むと共に比較的低ドープのサブ領域と第２pn接合を形成
する外因性サブ領域とを有し、前記第１及び第２pn接合
は半導体装置の少なくとも一動作モードにおいて逆バイ
アスされる第２デバイス領域と、 前記一主表面に隣接して真性サブ領域内に形成された一
導電型の第３デバイス領域と を有する半導体本体を具えている。

この論文に記載された半導体装置はバーチカルバイポー
ラトランジスタである。ここに“バーチカル”とは互い
に対向する主表面間で主電流が流れる装置を意味するも
のとする。コレクタ領域の一部を構成する比較的低ドー
プのサブ領域は側壁が絶縁領域によって画成されたメサ
構造として規定されており、第２デバイス領域、すなわ
ちベース領域の外因性サブ領域は、絶縁領域上に設けら
れたドープ（ドーピングされた）接続層からメサ構造の
側壁を経てこのメサ構造内に下純物を拡散することによ
り形成され、前記のドープ接続層はベース領域への電気
接触を達しうるようになっている。この論文は、外因性
ベース領域をコレクタ領域の、比較的高ドープのサブ領
域に極めて接近させて延在させると、コレクタベース接
合容量が高くなり、これにより降服電圧を減少させ、高
周波動作に悪影響を及ぼすという事実を取扱っている。
外因性ベースサブ領域を比較的高ドープのコレクタ領域
から充分に離間させて、さもないと生じるおそれのあ
る、コレクタベース降服電圧を減少させるおそれのある
過大なコレクタ−ベース接合容量を無くするようにする
ため、この論文では、絶縁領域を比較的厚肉にし、ドー
プ接続層からメサ構造の側壁でこのメサ構造内に下純物
を拡散する窓の寸法を減少させるようにしうる比較的複
雑な２工程の酸化処理を提案している。

このようなバイポーラトランジスタを設計する場合、上
述した問題に加えてアーリー効果を考慮することが重要
である。コレクタ−エミッタ電圧Ｖ_CEに応じて電流増幅
率βｏ(h_fe)を増大させる、従ってトランジスタのエミ
ッタ接地出力特性において飽和を不足させるこのアーリ
ー効果は、ベース幅Ｗ_Bをコレクタ−エミッタ電圧Ｖ_CE
で変調させることにより生じる。種々のベース電流Ｉ_Ｂ
に対するコレクタ−エミッタ電圧Ｖ_CE対コレクタ電流Ｉ
_Ｃの出力特性曲線にＶ_CE＝０で外挿しうる電圧をアーリ
ー電圧Ｖeafと称している。特に集積回路に用いるのに
適したアナログバイポーラトランジスタの設計者にとっ
て、アーリー電圧Ｖeafを高める、すなわちより一層負
にすることを目的としている。その理由は、このように
することはＶ_CEに対するβｏの変化を小さくすること、
従ってトランジスタに対する特性を一層直線的とするこ
とを意味する為である。

（発明が解決しようとする課題） 本発明の目的は、アーリー効果を改善しうる、すなわち
アーリー電圧Ｖeafを一層負にしうるバーチカルバイポ
ーラトランジスタのような半導体装置を提供せんとする
にある。

（課題を解決するための手段） 本発明は、一主表面から比較的低ドープのサブ領域によ
り離間された比較的高ドープのサブ領域を有し、前記の
一主表面に隣接する一導電型の第１デバイス領域と、前
記一主表面に隣接して第１デバイス領域の比較的低ドー
プのサブ領域内に形成された反対導電型の第２デバイス
領域であって、比較的低ドープのサブ領域と第１pn接合
を形成する真性サブ領域と、該真性サブ領域を取り囲む
と共に比較的低ドープのサブ領域と第２pn接合を形成す
る外因性サブ領域とを有し、前記第１及び第２pn接合は
半導体装置の少なくとも一動作モードにおいて逆デバイ
スされる第２デバイス領域と、前記一主表面に隣接して
真性サブ領域内に形成された一導電型の第３デバイス領
域とを有する半導体本体を具えた半導体装置において、
前記外因性サブ領域を下方に追加の領域を設け、該追加
の領域は、半導体装置の前記一動作モードで前記第１及
び第２pn接合が逆バイアスされた際に第２pn接合と関連
する空乏領域の広がり内に位置するようにし、前記追加
の領域が第２pn接合と関連する空乏領域を前記第３デバ
イス領域の下方にまで延在させて第１pn接合と関連する
空乏領域と重なり合うようにしたことを特徴とする。

また本発明は比較的低ドープのサブ領域により一主表面
から離間した比較的高ドープのサブ領域を有する一導電
型の第１デバイス領域を前記一主表面に隣接して具えた
半導体本体を設ける工程と、前記半導体本体内に不純物
を導入し、前記一主表面に隣接して且つ前記第１デバイ
ス領域の比較的低ドープのサブ領域内に反対導電型の第
２デバイス領域を形成し、この第２デバイス領域が前記
比較的低ドープのサブ領域とで第１pn接合を形成する真
性サブ領域と、この真性サブ領域を囲み且つ前記第１デ
バイス領域の前記比較的低ドープのサブ領域とで第２pn
接合を形成する外因性サブ領域とを有するようにする工
程と、前記一主表面に隣接して前記真性サブ領域内に一
導電型の第３デバイス領域を形成する不純物を導入する
工程とを具える半導体装置の製造方法において、前記外
因性サブ領域の下方に追加の領域を設け、該追加の領域
は、半導体装置の前記一動作モードで前記第１及び第２
pn接合が逆バイアスされた際に第２pn接合と関連する空
乏領域の広がり内に位置するようにし、前記追加の領域
が第２pn接合と関連する空乏領域を前記第３デバイス領
域の下方にまで延在させて第１pn接合と関連する空乏領
域と重なり合うようにすることを特徴とする。

本発明による半導体装置では、この半導体装置の動作中
第１及び第２pn接合が逆バイアスされると、前記追加の
領域が第２pn接合と関連する空乏領域を第３デバイス領
域の下方まで延在するよう横方向に拡張させ、これによ
り第１pn接合と関連する空間電荷領域を有効に増大させ
るとともに真性ベース−コレクタ容量を減少させ、これ
によりアーリー電圧を増大（すなわち一層負に）させ
る。更に、追加の領域の存在により空乏領域が拡張され
ることにより、降服電圧を増大させる。その理由は、前
記比較的低ドープのサブ領域の有効なドーピングが空乏
領域の拡張により減少せしめられる為である。これが
為、実際のドーピングを減少せしめることなく、従って
比較的低ドープのサブ領域の抵抗値を増大させることな
く降服電圧を高くすることができる。空乏領域の拡張効
果は、第３デバイス領域（バイポーラトランジスの場合
エミッタ領域）が約５μｍよりも小さい幅（すなわち前
記一主表面に平行な寸法）を有する場合に特に重要なこ
とである。

第１デバイス領域の前記比較的低ドープのサブ領域は絶
縁領域により画成された側壁を有するメサ構造を規定し
うる。メサ構造は例えば前記の論文に記載された種類の
バイポーラトランジスタの場合のようにエッチングによ
り規定でき、又は前記一主表面における半導体材料の局
部酸化により形成された絶縁領域により規定できる。

前記追加の領域は、前記絶縁領域上に設けられたドープ
層からの下純物の拡散によりメサ構造中に形成され且つ
このメサ構造の側壁に隣接する反対導電型の比較的高ド
ープの領域を有するようにしうる。このようにすること
により、半導体装置の一動作モードでの第２pn接合の空
乏領域の広がり内に位置し、この空乏領域を第３デバイ
ス領域の下側まで延在するように横方向に拡張させ、こ
れによりアーリー電圧及び半導体装置の逆降服電圧を増
大させるように配置した比較的高ドープの浮遊領域を形
成する比較的簡単な方法が得られる。

他の実施態様では、前記追加の領域を同様に、前記一主
表面を経てメサ構造中に反対導電型の不純物を注入する
ことにより半導体装置の一動作モード中での第２pn接合
の空乏領域の広がり内に位置する浮遊領域として形成し
うる。比較的低ドープのサブ領域を絶縁領域により画成
されたメサ構造として規定する場合には、浮遊領域を自
己整列（セルファライメント）で形成しうる。この構成
を用いる場合、追加の領域のない半導体装置が形成され
る領域を、追加の領域を形成する下純物の注入中マスク
することににより、追加の領域を有する半導体装置と追
加の領域を有しない半導体装置とを同一の半導体本体内
に形成せしるめることができる。これにより、比較的低
いアーリー電圧及び降服電圧を有するも高周波動作特性
が極めて優れた半導体装置を、追加の領域を有し従って
比較的高いアーリー電圧及び降服電圧を有するも高周波
動作特性があまり良くない半導体装置と同じ半導体本体
内に形成することができる。このような構成は特に、例
えば高周波特性が良好なバイポーラトランジスをアンテ
ナ段に必要とし、一方アーリー電圧および降服電圧が高
いバイポーラトランジスタを増幅及びダウンコンバータ
段に必要とされるテレビジョン受像機に用いるアナログ
バイポーラ集積回路を製造する場合に有利である。

上述した実施態様におけるように、下純物を比較的低ド
ープのサブ領域内に導入することにより追加の領域を形
成する場合には、追加の領域の形状を制御することによ
り第２pn接合と関連する空乏領域の形状を制御し、例え
ば第３デバイス領域の下側の空乏領域の横方向広がりを
第１デバイス領域の比較的高ドープのサブ領域の方向の
広がりに比べて大きくしてアーリー電圧を高めるように
することができる。

更に他の実施態様では薄肉絶縁層によってメサ構造の側
壁から分離して絶縁領域上にドープ層を設け、このドー
プ層に電圧を印加することにより空乏層が形成される空
乏層領域として前記の追加の領域を規定するようにしう
る。このような構成によれば、外因性サブ領域と第１デ
バイス領域の比較的高ドープのサブ領域との間の容量を
著しく増大させることなく、アーリー電圧を高めること
ができる。前記外因性サブ領域を前記絶縁領域上に設け
たドープ接続層に隣接させ、このドープ接続層からの下
純物の拡散により前記外因性サブ領域の少なくとも接点
部分を設ける場合には、空乏層領域を規定するドープ層
をドープ接続層と隣接させることができる。この場合、
ドープ層に対する別個の電気接点を設ける必要がない。
その理由は、半導体装置の一動作モードでドープ接続層
を介して与える電圧が空乏層を形成する作用をする為で
ある。或いはまた、ドープ層をドープ接続層から電気的
に分離させることができ、ドープ層に対して設けた別個
の電気接点により空乏層を（或いは反転チャネルさえ
も）ベース電圧に依存せずに制御することができる。

（実施例） 図面につき本発明の実施例を説明する。

第１〜17図は一定の拡大率で描かれてなく、種々の寸
法、特に領域や層の厚さを明瞭のために相対的に誇張し
たり縮小したりしてある。

図面、例えば第16図につき説明すると、第16図には、一
主表面1aから比較的低ドープのサブ領域12により離間さ
れた比較的高ドープのサブ領域11を有する一導電型の第
１デバイス領域10と、前記主表面に隣接して第１デバイ
ス領域10の比較的低ドープのサブ領域12内に形成された
反対導電型の第２デバイス領域20であって、比較的低ド
ープのサブ領域12とで第１ｐｎ接合22を形成する真性サ
ブ領域21と、該真性サブ領域21を取り囲むと共に比較的
低ドープのサブ領域12と第２ｐｎ接合25を形成する外因
性サブ領域23,24とを有し、前記第１及び第２ｐｎ接合2
2及び25は半導体装置の少なくとも一動作モードにおい
て逆バイアスされる第２デバイス領域と、主正面1aに隣
接して真性サブ領域21内に形成された一導電型の第３デ
バイス領域30とを有する半導体本体を具えた半導体デバ
イスが示されている。

本発明では追加の領域60,60′，61又は62を外因性サブ
領域23,24の下方に設けると共に第１及び第２ｐｎ接合2
2,25が半導体装置の一動作モードにおいて逆デバイスさ
れたときの第２ｐｎ接合25と関連する空乏領域250の広
がり内に位置させて、第２ｐｎ接合25と関連する空乏領
域250（例えば第17図参照）を第３デバイス領域30の下
方へ拡張させて第１ｐｎ接合22と関連する空乏領域220
と部分的に重なる（オーバラップする）ようにせしめ
る。空乏領域220及び250は第８，11,14及び17図に線影
をつけないで示してある。この空乏領域220及び250の重
なりは第１ｐｎ接合22と関連する空間電荷領域を有効に
増大せしめ、その結果真性ベース−コレクタ容量の低減
が生じ、従って後に説明するように増大した（すなわち
一層負の）アーリー電圧Ｖeafが得られる。

次に第３〜７図につき説明すると、これら図に本発明を
具現するバイポーラトランジスタの第１の実施例を製造
する本発明の方法が示されている。第１図に示すよう
に、半導体本体１は、本例では反対導電型（本例ではｐ
導電型）の不純物がドープされ単結晶シリコン基板２
（その一部分のみを示す）を具え、この基板内に一導電
型（本例ではｎ導電型）の不純物を注入してバイポーラ
トランジスタのコレクタ領域を形成する第１デバイス領
域10の比較的高ドープのサブ領域11を形成する。

次に、比較的高ドープのサブ領域11を、一導電型の不純
物が比較的濃度にドープされコレクタ領域10の比較的低
ドープのサブ領域12を形成するシリコンのエピタキシャ
ル成長層で覆う。代表的には比較的低ドープの領域12は
約１μｍの厚さ及び約１10¹⁶原子／cm²のドーパント濃
度を有するものとすることができる。

次に一主表面1aにメサ構造を次のようして形成する。最
初に、例えば約50nm厚の酸化シリコン又はシリコンオキ
シニトリドの絶縁層13を主表面1a上に設け、次いで耐酸
化層を形成する約100nmの厚さを有する第１窒化シリコ
ン層14及び約1.2μｍの厚さを有するアンドープポリシ
リコン層を順に設ける。アンドープポリシリコン層を慣
例のフォトリングラフィ及びエッチング処理よりパター
ン化し、次いで慣例の熱酸化処理を施して残存するアン
ドープポリシリコン領域16上に酸化層15を形成する。

次に、絶縁層13及び第１窒化シリコン層14の露出部分を
好ましくはプラズマエッチングにより又は例えば熱いリ
ン酸及び緩衝HF水溶液中での順次のエッチングより選択
的にエッチングして除去する。

次に、酸化層15をマスクとして用いた半導体本体内にへ
こみをエッチングする。このへこみは約0.8μｍの深さ
の溝の形にすることができ、本例ではこの溝を埋込層11
まで延在させない。

次に、酸化シリコン層17（代表的には50nm厚）及び第２
窒化シリコン層（代表的には150nm厚）を具える他の耐
酸化層露出表面上に設ける。次に、窒化シリコン層を、
例えばカーボンハイドロフルオライドプラズマエッチン
グ法を用いて異方性エッチングしてコレクタ領域10の比
較的低ドープのサブ領域12を形成するエピタキシャル層
に平行な表面上にある窒化シリコン層部分を除去し、第
１図に示すようにへこみ又は溝で画成されたメサ構造40
の側壁41上の耐酸化マスク窒化シリコン領域18を残すよ
うにする。

次に露出シリコン表面に慣例の熱酸化処理を施して第２
図に示すようにメサ構造40を画成する第１の埋設酸化物
領域42を形成する。次に、第２耐酸化窒化シリコンマス
ク領域18を慣例の方法で除去する。或いはまた、窒化シ
リコン領域18を残存させることもできる。

次にアンドープ（すなわち故意にドープしてない）ポリ
シリコンの層43をメサ構造40上に堆積する。次にホウ素
イオンをポリシリコン層43の表面内に注入する。イオン
注入の異方性のために、ホウ素イオンはメサ構造40の上
部表面40a及び埋設酸化物領域42上に設けられたポリシ
リコン領域43a及び43cの表面内に注入されるが、メサ構
造40の側壁41上のポリシリコン領域43b内には認められ
る程度に注入されない。

注入工程後に、半導体本体に加熱処理を施して注入され
た不純物をポリシリコン内に拡散させる。所要の拡散時
間はポリシリコン層43の厚さに依存すること勿論である
が、驚いたことにこれは臨界的でない。その理由は、ポ
リシリコン領域43a及び43c内に注入されたホウ素イオン
がポリシリコン領域43b内に拡散する速度が、注入され
たホウ素イオンがポリシリコン領域43a及び43cの厚さ方
向に下方に拡散する速度より著しく遅いためである。こ
の著しい拡散速度差は、粒界面を横切る方向の不純物の
拡散は困難であること及びポリシリコンの結晶粒は粒界
面が下地表面に垂直になるように成長又は整列しようと
することに関係があるものと信じられる。従って、ポリ
シリコン領域43a及び43c内へのホウ素イオンの下方拡散
は主に粒界面に沿うが、ポリシリコン領域43b内に進入
するのに必要な不純物の拡散方向は主に粒界面を横切る
方向であり、この拡散は低くなる。

第２図の破線Ｙは上述した拡散処理後のホウ素イオンの
拡散の範囲を示し、従って段差部40の側壁41上のアンド
ープポリシリコン領域43bの範囲を示す。

次に、露出ポリシリコン層43には、アンドープポリシリ
コン領域43bを選択的にエッチ除去するエッチング処理
を施す。任意の適当なエッチャント、例えば水酸化カリ
ウム又は水酸化ナトリウムを用いることができる。次
に、酸化シリコン層17の露出部分（及び窒化シリコン層
18がその前に除去されていない場合はその露出部分）を
除去してメサ構造40の側壁41の窓区域410（第３図）を
露出させる。

ポリシリコン層43をプレーナ化してドープポリシリコン
領域43cを与える他の任意の方法を用いることもできる
こと勿論である。

次に、約0.6μｍの厚さを有する他のポリシリコン層44
を第３図に示すように堆積する。次に、この他の層44内
にポリシリコン層43について述べたようにしてホウ素イ
オンを注入することができる。或はまた、本例では他の
層44を残存するドープ領域43a及び43c上に直接設けるの
で、構造全体を加熱してアンドープポリシリコン領域43
a及び43cから不純物を他のポリシリコン層44の上側領域
44a及び44c内に拡散させることによって他のポリシリコ
ン層44をドープすることができる。第３図には示してな
いが、薄い酸化層を他のポリシリコン層44上に形成する
ことができる。

何れの場合にも、メサ構造の側壁41上の他のポリシリコ
ン層44の領域44b（第３図に仮想線で示してある）はア
ンドープのままであり、水酸化カリウム又は水酸化ナト
リウムのような適当なエッチャントを用いて上述のよう
にして除去することができる。次に、流動性材料（図示
せず）、本例ではフォトレジスト材料を塗布し、これを
慣例の技術を用いてパターン化してドープポリシリコン
領域44cを保護するマスクを形成してメサ構造40の上部
表面40a上のドープポリシリコン領域43a及び44aを除去
しうるようにする。次に、露出したドープポリシリコン
領域43a及び44aをエッチ除去して第４図に示す構造を得
る。

次に酸化層15をエッチ除去し、アクセプタイオン、例え
ばホウ素イオンを注入して第６図に示すようにｐ導電型
ポリシリコン領域44cに隣接するｐ導電型中間領域23を
画成する。或いはまた、アクセプタイオンをアンドープ
ポリシリコン領域16の除去後に注入することもできる。

次に、アンドープポリシリコン領域16を適切な選択性エ
ッチャント、例えば上述したように水酸化カリウム又は
水酸化ナトリウムを用いて除去し、露出したシリコン
に、埋設酸化物層42の形成と同様に熱酸化より第２の酸
化物層50を設ける。第２の酸化物層50を形成する高温処
理中に、ドープポリシリコン領域44cから窓区域410を経
てメサ構造40内にＰ導電型不純物が拡散してドープポリ
シリコン領域44cと中間領域23との間に高ドープｐ導電
型接点領域24が形成され、第６図に示す構造が得られ
る。接点領域24及び中間領域23は相まってバイポーラト
ランジスタの外因性ベース領域を形成する。

次いで、残存する酸化シリコン層並びに窒化シリコン層
13及び14をエッチ除去し、その後ｐ導電型不純物、次い
でｎ導電型不純物をイオン注入して第７図に示すように
中間デバイス領域23及び外因性ベース領域の接点領域24
を経てドープポリシリコン領域44cに接続される真性ベ
ース領域21と、ｎ導電型エミッタ領域30とをコレクタ領
域の比較的低ドープの領域12内に形成する。

次いで、接点窓を通常のように形成し、これに金属化を
施してベースＢおよびエミッタＥの接点を形成して、こ
のポリシリコン領域44cがバイポーラトランジスタのベ
ース電極Ｂ及びベース領域21、23、24間にドープ接続層
を形成し得るようにする。第７図には示さないが、コレ
クタ領域の高ドープサブ領域11に対する電気接点Ｃをこ
の高ドープサブ領域11まで延在しトランジスタの残部か
ら絶縁領域ににより分離された高ドープ接点領域（図示
せず）によって通常のように形成する。第７図に示す装
置はエミッタ領域30の中心線を中心として回転対称とす
ることができるため、ドープポリシリコン領域43c及び4
4cの各々によって連続環状部を形成する。従って、この
場合には、コレクタ接点領域をドープポリシリコン領域
43c及び44cから既知のように分離する必要があることは
勿論である。或は又、装置をエミッタ領域を中心とて回
転対称とせず、ドープポリシリコン領域43cを高ドープ
ポリシリコン領域44cに電気的に接続しない場合には、
ヨーロッパ特許出願EO−Ａ−０ 300 514号に記載され
ている方法を用いて接点をコレクタ領域10に形成するこ
とができる。

第７図から明らかなように、ドープポリシリコン領域43
cは、ドープポリシリコン領域44cに電気的に接続され、
酸化ポリシリコン層17の残存部分17a（所望に応じ窒化
シリコン層18の残存部分18a）により形成された薄い絶
縁層によってメサ構造40の側壁41から分離されたドープ
層を形成する。これがため、ドープポリシリコン領域43
cによって追加の領域を空乏層領域60（第７図に斜線で
示す）とて画成し、この領域内においてベース電極Ｂに
電圧を供給る際に、空乏層、または可能には供給電圧に
依存する反転チャネルをも形成し得るようにする。更
に、絶縁材料の薄い層17aはドープポリシリコン領域43c
から前記メサ構造内に不純物が拡散されるのを防止し、
従って、接点領域24を形成する不純物をメサ構造40に導
入する窓をドープポリシリコン領域44cに隣接する区域
に限定して接点領域24がコレクタ領域10の比較的高ドー
プのサブ領域11から離間し得るようにし、これにより装
置の高周波特性に悪影を与える外因性ベース−コレクタ
容量が過剰に高くなるのを防止する。

第８図は第７図に示すバイポーラトランジスタのメサ構
造40の一部分を拡大して示す断面図である。バイポーラ
トランジスタの少なくとも１つの動作モードでは第１及
び第２ｐｎ接合22及び25を装置の電極に供給される電圧
により逆バイアスすると、ドープポリシリコン領域44c
を経てドープポリシリコン領域43cに電気的に接触され
ているベース電極Ｂに供給された電圧によって薄い絶縁
層17aに隣接する空乏層領域60に空乏領域または可能に
は反転チャネルをも形成し、これにより第２ｐｎ接合25
に関連する空乏領域250が延在し、従って第８図に示す
ように空乏領域250が第３デバイス領域30の下側に延長
し、第１ｐｎ接合22に関連する空乏領域220に重なるよ
うになる。以下に詳細に説明するようにこの空乏領域25
0の延長によって第１ｐｎ接合22に関連する空間電荷領
域を有効に増大して、真性ベース−コレクタ容量を減少
し、従ってアーリー電圧Veafを増大する（すなわち、一
層負とする）。更に、この空乏領域250の延長によって
比較的低ドープのサブ領域12の有効ドープ濃度を減少
し、逆コレクタ−ベース際服電圧を増大し得るようにす
る。

第９図〜第11図は本発明によるバイポーラトランジスタ
の第２例の上述した方法の変形例を示す第１〜７図と同
様の断面図である。

本例では第１埋設酸化物領域42を形成する熱酸化処理
後、耐酸化マスク領域18を適正位置に残存し、次いで上
述したようにポリシリコン層43を堆積し且つドープす
る。ドープポリシリコン領域43a及び43c上に直接他のポ
リシリコン層44を堆積する代わりに、ポリシリコン層43
のアンドープ領域43bを上述したように選択的にエッチ
除去した後これらドープポリシリコン領域にまず最初酸
化処理を施してドープポリシリコン領域を部分的に酸化
して第９図に示すように酸化領域430a及び430cを形成す
る。

次いで、耐酸化窒化シリコンマスク領域18及び酸化シリ
コン層17の露出部分を除去し、上述したように他のポリ
シリコン層44を堆積しホウ素イオンを注入してアンドー
プポリシリコン領域44b（第９図には示さない）を選択
的にエッチ除去する。

次いで、流動材料（図示せず）を上述したように被着し
てマスク層を形成し、これによりドープポリシリコン領
域44cを保護または被覆するがドープポリシリコン領域4
4aは露出し得るようにする。次いで、露出ドープポリシ
リコン領域44a並びにその下側の酸化領域430a及びドー
プポリシリコン領域43aをエッチ除去して第10図に示す
構体を残存させるようにする。

次に、第５図及び６図につき上述したように他の処理工
程を実施して第11図に示す構体を形成する。この場合に
はドープポリシリコン領域43cに電気接点Ｘを設けるこ
とも必要である。装置をエミッタ領域30を中心として回
転対称とし、ドープポリシリコン領域43c及び44cの各々
により連続環状領域を形成する場合には、これをポリシ
リコン層44の堆積およびドーピング中適宜のマスクを用
いて行うことができ、従って第11図に示すように、ドー
プポリシリコン領域44cを画成して、ベース接点Ｂを電
気接点Ｘを短絡することなく、通常のようにドープポリ
シリコン領域43cに電気接点を設け得るようにする。ド
ープポリシリコン領域43cは連続環状領域を形成しない
場合には電気接点はドープポリシリコン領域43cの両部
分43c′及び43c″に設ける必要がある。

ドープポリシリコン領域43cを、酸化シリコン層17の残
存部分17a及び耐酸化窒化シリコンマスク領域18aの残存
部分18aにより再びメサ構造から分離して、薄い絶縁層1
7a及び18aに隣接し外因性サブ領域23、24の下側におい
てメサ構造40に空乏領域60′を設けるようにする。これ
がため、ドープポリシリコン領域43cへの電気接点Ｘに
適宜の電圧を印加すると空乏領域60′に空乏層または反
転チャネルをも形成することができる。酸化物領域430c
の厚さ及び接点領域24の深さを適宜定めて、第11図に示
すように装置の少なくとも１つの動作モードで第１及び
第２ｐｎ接合22および25を逆バイアスすると、第２接合
25に関連する空乏領域250が空乏チャネル領域60′に到
達し、従って上述したように第１接合22に関連する空乏
領域220と重なるように延在し、これにより真性ベース
−コレクタ容量を有効に増大し、従って後に詳細に説明
するように、アーリー電圧Veafを増大し（すなわち、一
層負にし）、且つ、コレクタ−ベース逆降服電圧を大き
くするようになる。

本発明バイポーラトランジスタの第３例を第12図〜14図
を参照して説明する。

本例では、ドープポリシリコン領域43cを薄い絶縁層に
よってメサ構造から分離しない。すなわち、本例では、
ポリシリコン層43cをメサ構造40の側壁41に接触せしめ
て、ドープポリシリコン領域43cから不純物をメサ構造4
0内に拡散し反対導電型、本例ではｐ導電型の不純物で
多量にドープされた領域61（第13及び14図）を形成す
る。

従って、かかるバイポーラトランジスタを製造するため
には、第１酸化シリコン層17を省略し、耐酸化窒化シリ
コン領域18をメサ構造40の側壁に直接設け、且つ、埋設
酸化物領域42を形成した後耐酸化マスク領域18の露出部
分を除去してメサ構造40の側壁の区域41aを露出し得る
ようにする。ポリシリコン層43を堆積し、上述したよう
にホウ素イオンを注入する。アンドープポリシリコン領
域を上述したようにして除去した後、薄い熱酸化物170
を成長させ、更に窒化シリコンの他の層180を堆積す
る。次いで、これらの層に異方性エッチングを施して第
12図に鎖線で示す部分を除去して薄い酸化物部分170a及
び他の耐酸化マスク180aを残存させるようにする。

次にドープポリシリコン領域43a及び43cを部分的に酸化
して酸化物領域430a及び430c（第13図）を形成する。こ
の熱酸化処理中ドープポリシリコン領域43cからメサ構
造40に不純物を拡散して追加のドープ領域61を形成す
る。次いで、他のポリシリコン層44を上述したように堆
積し、且つ、ホウ素イオンを注入して第３図につき上述
したようにアンドープポリシリコン領域44bを選択的に
エッチ除去して第１３図に示す構体を形成する。

次いで、流動材料（図示せず）を上述したように被着し
て、ドープポリシリコン領域44cを保護するとともにド
ープポリシリコン領域44a及びその下側の酸化物領域430
a及びドープポリシリコン領域43aをエッチ除去し、ドー
プポリシリコン領域43cがメサ構造の側壁41に接触して
不純物を外方拡散し追加のドープ領域61を形成するとい
う点を除いて第10図に示す構体と類似の構体を得る。次
に、第５及び６図につき上述したように他の処理工程を
行い、且つ通常の電極を設けて第14図に示すバイポーラ
トランジスタ構体を構成する。

ドープポリシリコン領域43c及び44c並びに酸化物領域43
0cの相対的な厚さを適宜定めて装置の少なくとも１つの
動作モードで、第１及び第２ｐｎ接合22および25が逆バ
イアスされる際第２ｐｎ接合25の空乏領域250の広がり
内に上記追加の領域61を位置させ、且つ、これにより、
この空乏領域をエミッタ領域30の下側に横方向に延在さ
せて第１ｐｎ接合22に関連する空乏領域220に重ね、か
くして真性ベース−コレクタ容量を有効に増大し、従っ
て、アーリー電圧Veafを高くし得るようにする。第14図
はこの追加の領域61が接点領域24から分離され、従って
浮遊状態（電気的に接続されていない）にある場合を示
すが、これはこの場合に必ずしも必要なものではない。
これがため、ドープポリシリコン領域43c及び44cの離間
間隔及びドープポリシリコン領域43cの不純物濃度は、
追加の領域61が接点領域24と結合し得るように選定す
る。しかし、この場合には外因性ベース−コレクタ容量
の増大が損なわれ、従って良好な高周波特性が損なわれ
るようになる。

第15〜17図は本発明によるバイポーラトランジスタを製
造する他の実施例を示し、これは第12〜14図につき説明
したものに多少似ているが、この例では高ドープとした
追加の領域61をメサ構造40の側壁41に隣接するドープ層
43cからメサ構造40内に不純物を拡散して形成すると云
うよりも寧ろ一主表面1aを経て不純物を注入することに
より高ドープとした追加の領域62を形成する。本例では
ドープ層43を省いて、その代わりに一層厚肉とした埋設
酸化物領域42を設けることができる。或いはまた、ポリ
シリコン層43を上述したように堆積し、それに不純物を
ドープしてから、アンドープポリシリコン領域43bを除
去した後、ドープポリシリコン領域43a及び43cを完全に
酸化して酸化物領域を形成することもできる。

耐酸化シリコン層17の露出部分を除去した後に、上述し
たように他のポリシリコン層44を堆積し、これにドープ
してからアンドープポリシリコン領域44bを選択的に除
去することもできる。次いで、ドープポリシリコン領域
44cを保護し得るマスク層を規定する流動材料（図示せ
ず）を被着し、又酸化物領域及び酸化物層（第15図には
図示せず）の下側の露出ドープポリシリコン領域44aを
選択的に除去して、ドープポリシリコン領域44cの下側
で、埋設酸化物領域42の上に酸化物領域431cを残存させ
る。酸化物層15を除去した後に、ポリシリコン領域16及
び酸化物領域431cをマスクとして用いてホウ素イオンを
２通りの異なるエネルギーで注入する。第１の比較的高
エネルギーのドーズ量を用いて比較的高ドープの領域62
を形成し、又比較的低エネルギーのドーズ量を用いて第
15図に示すように外因性ベース領域23,24の中間領域を
形成する。次いで、第６図につき前述したような処理を
続行させて、第16図に示すバイポーラトランジスタ構造
を形成する。

追加の領域62を形成するのに用いられる注入エネルギー
及びドーズ量は前述したように調整して、半導体装置の
特性を所望なものとすることができる。従って、例えば
比較的低ドープの追加の領域62をコレクタ領域10の高ド
ープサブ領域11から完全に離間させると、半導体装置の
アーリー電圧が向上すると共に妥当な高周波特性を呈す
るも、追加の領域62を比較的高ドープの深い領域とする
と、アーリー電圧はさらに良くなるも、ベース−コレク
タ容量が大きくなるために、高周波特性が損なわれる。
追加の領域の形状を調整することによって半導体装置の
特性を所望なものとすることもできる。従って、例え
ば、追加の領域62を横方向（すなわち、一主表面1aに対
して平行な方向）に比較的大きくして、空乏領域250が
エミッタ領域の下側に浅く（すなわち、一主表面1aに対
し垂直の方向には僅かに）横方向に広がり、ベース−コ
レクタ容量が著しく増大しないようにするのが望まし
い。

上述したこと以外に、第15〜17図に示した構成では追加
の領域62をイオン注入により自己整列法で形成するた
め、追加の領域62を必要としない半導体装置を注入工程
中にマスクするのに適当なマスクを用いて同じ半導体本
体に追加の領域62を持つ半導体装置と、追加の領域を持
たない半導体装置を形成することができる。これにより
アーリー電圧及び降服電圧が比較的高い半導体装置を、
アーリー電圧及び降服電圧は低いが、極めて良好な高周
波特性を呈する半導体装置と同じ半導体本体に形成する
ことができる。このことは、例えば良好な高周波特性を
呈するバイポーラトランジスタがアンテナ段にて必要と
され、又高いアーリー電圧及び降服電圧を呈するバイポ
ーラトランジスタが増幅及びダウン−コンバータ段にて
必要とされるテレビジョン受像機に使用するアナログバ
イポーラ集積回路を製造するのに特に有利である。

以下に詳述するように、又第17図にも示すように、追加
の領域62は第１及び第２ｐｎ接合22及び25を半導体装置
の一動作モードで逆バイアスする場合には第２ｐｎ接合
25の空乏領域250の広がりの中にあるので、追加の領域6
2は空乏領域250を広げるように作用して、この空乏領域
がエミッタ領域30の下側まで広がり、しかも第１pn接合
の空乏領域220と重なるようになるため、真性ベース−
コレクタ容量は有効に低減し、従ってアーリー電圧Veaf
及び降服電圧は共に高くなる。

上述した各例では、第１及び第２ｐｎ接合22及び25を半
導体装置の少なくとも一つの動作モードで逆バイアスす
ると、第２ｐｎ接合25に関連する空乏領域250がエミッ
タ領域30の下側に広がり、この空乏領域が第１ｐｎ接合
22に関連する空乏領域220と重なることにより、第１ｐ
ｎ接合22に関連する空間電荷領域を有効に増大すると共
に真性ベース−コレクタ容量を低減させる追加の領域を
形成する。

上述したように、空乏領域250を空乏領域220と有効に重
ならせると、真性ベース領域21に関連する空間電荷領域
が大きくなるために真性ベース−コレクタ容量が低減す
るようになる。ベース−コレクタ電圧VcbをVcb＝０とす
るときのアーリー電圧Veafは次式によって表わされる。

Veaf＝Qbo／（Ccb・Xcjc） ここにQboはエミッタ領域30と比較的高ドープのコレク
タ領域12との間の非空乏化電荷であり、CcbはVcb＝０に
おけるコレクタ−ベース容量であり、Xcjcは真性ベース
領域21によりコレクタ−ベース容量分である。従って、
所定のQboに対し真性ベース−コレクタ容量を有効に低
減させることによりアーリー電圧Veafは増大し、このア
ーリー電圧が大きくなるにつれて、空乏領域250が空乏
領域220と重なる度合いが大きくなり、すなわちエミッ
タ領域30の下側に横方向に広がる空乏領域250が大きく
なる。

当業者には明らかなように、空乏領域がエミッタ領域の
下側に広がる程度は、追加の領域の特性は勿論、コレク
タ領域10の比較的低ドープのサブ領域12のドーパント濃
度によって決定される。エミッタ領域30の下側に空乏領
域が横方向に大きく広がるのは、第８及び11図に示す半
導体装置の場合よりも第14及び16図、特に第16図に示す
半導体装置の場合である。その理由は、追加の領域に関
連する空乏領域は第14及び16図、特に第16図に示した場
合のエミッタ領域30に勿論近い方向（横方向で）の追加
の領域の周辺部から広がるからである。これに対し、追
加の領域61,62は第８及び第11図に示した半導体装置の
空乏領域60,60′よりも外因性ベース−コレクタ容量、
従って高周波特性に大きな悪影響を及ぼす。

低ドープサブ領域12を典型的なドーパント濃度とする場
合に、追加の領域60,60′，61又は62に関連する空乏領
域は低ドープサブ領域内に約１マイクロメートル広がる
ため、空乏領域250がエミッタ領域30の下側に広がる量
は、エミッタ領域30の幅（すなわち一主表面に対し平行
な方向の寸法）が他の寸法に較べて小さくなるにつれて
かなり大きくなり、他の領域の寸法及びドーパント濃度
をほぼ同じにしても第14及び16図に示した半導体装置の
場合には上記空乏領域250がエミッタ領域30の下側に広
がる影響はかなり大きくなる。その理由は、エミッタ領
域30の下側の空乏領域250の横方向の広がりは、エミッ
タ幅が小さくなると大きくなるからである。例えば、空
乏領域250と空乏領域220とを重ならせることは、エミッ
タ幅が約５μｍ以下の場合に特に重要である。

第18a及び18bは、第17図に示した例におけるように追加
の領域62を組込むことの効果を示すために、コンピュー
タモデル化シミュレーション用に用いられる簡単な構造
を線図的に示したものであり、第18aはエミッタ領域30
の中心を通る線をｘ＝０として、一主表面1aに対し平行
なｘ軸に沿う距離（Ｌ×10^-4）と、一主表面1aに対し垂
直なｙ軸に沿う距離（Ｌ×10^-4）とに対するｚ軸に沿う
ドーパント濃度（ドーズ量）（原子cm^-2）をプロットし
て前記シュミレートした半導体装置のドーピング特性を
三次元にて示したグラフである。第18bはｙ軸（Ｌ×10
^-4）に対するｘ軸（Ｌ×10^-4）の同様な二次元のグラフ
（この場合にはコンピュータのメッシュラインを破線に
て示してある）である。Ｌの値を適当に選定して、例え
ばエミッタ領域30の幅を10マイクロメートル（Ｌ＝0.1
ｍ）以上とするか、又は５マイクロメートル（Ｌ＝0.05
ｍ）以上とすることができる。真性ベース領域21のドー
ピング特性は半導体装置に用いられる実際の特性に当然
対応するが外因性ベース領域23,24のドーピング特性は
単純化されている。第18b図はａ，ｂ，ｃ，ｄで示す種
々の大きさの追加の浮遊領域62の形成法を示す。頂部
（すなわち、外因性ベース領域に最も近い追加領域62の
部分）におけるドーパント濃度は１×10²¹原子cm^-2とす
る。

この特定のコンピュータシミュレーションでは、追加の
領域62の大きさが大きくなるにつれてVeafが大きくなる
ことが分かり、これは実際上、空間電荷領域が大きくな
り、従って真性ベース−コレクタ容量が小さくなり、又
h_feがほぼ一定のままであるからである。斯くして、種
々の大きさａ，ｂ，ｃ，ｄの追加の領域62に対して、4
0.5,39.4,31.5及び38の電流増幅率(h_fe)値に対応する7
5.2,106,137及び166ボルトのアーリー電圧Veafをそれぞ
れ計算した。

上述した例では一主表面1aに凹部をエッチングすること
によりメサ構造を形成したが、本発明は、シリコン表面
1aを局部的に酸化することによりメサ構造を規定し、し
かもドープポリシリコン層44を一主表面を介して半導体
本体に接触させて、不純物を外方拡散して外因性ベース
領域23,24の少なくとも一部を形成し得るようにするの
にも適用することができる。

なお、ポリシリコン層は他のドープ可能な層、例えばア
モルファスシリコン層と置き換えることができることは
勿論である。又、上述した各例の導電型は逆とし、しか
もシリコン以外の例えばヒ化ガリウムの如きIII−Ｖ族
の材料のような半導体材料を用いることもできる。

本発明は上述した例のみに限定されるものではなく、幾
多の変更を加え得ること勿論である。

【図面の簡単な説明】

第１〜６図は、本発明によるバイポーラトランジスタの
第１実施例の製造方法の順次の製造工程を示す半導体本
体の部分断面図、 第７図は、この第１実施例のバイポーラトランジスタの
断面図、 第８図は、同じくその部分拡大断面図、 第９及び10図は、本発明によるバイポーラトランジスタ
の第２実施例の製造方法の順次の製造工程を示す第１〜
７図と同様の断面図、 第11図は、この第２実施例のバイポーラトランジスタの
断面図、 第12及び13図は、本発明によるバイポーラトランジスタ
の第３実施例の製造方法の順次の製造工程を示す第１〜
７図と同様の断面図、 第14図は、この第３実施例のバイポーラトランジスタの
第７図と同様の断面図、 第15図は、本発明によるバイポーラトランジスタの第４
実施例の製造方法の順次の製造工程を示す第１〜７図と
同様の断面図、 第16図は、この第４実施例の第７図と同様の断面図、 第17図は、同じくその部分拡大断面図、 第18a及び18b図は、第４実施例の追加の領域の効果を説
明するための図である。 １……半導体本体、1a……一主表面 ２……基板、10……第１デバイス領域 11……比較的高ドープのサブ領域 12……比較的低ドープのサブ領域 20……第２デバイス領域、21……真性サブ領域 22……第１ｐｎ接合、23,24……外因性サブ領域 25……第２ｐｎ接合、30……第３デバイス領域 60,60′，61,62……追加の領域 220,250……空乏領域

フロントページの続き (72)発明者 ヘンリカス フォデフリダス ラファエル マース オランダ国5621 ベーアー アインドーフ ェン フルーネバウツウェッハ１ (56)参考文献 特開 昭63−244775（ＪＰ，Ａ) 特開 昭63−302559（ＪＰ，Ａ) 特開 昭64−13727（ＪＰ，Ａ)

Claims (14)

【特許請求の範囲】
1. 【請求項１】一主表面から比較的低ドープのサブ領域に
   より離間された比較的高ドープのサブ領域を有し、前記
   の一主表面に隣接する一導電型の第１デバイス領域と、 前記一主表面に隣接して第１デバイス領域の比較的低ド
   ープのサブ領域内に形成された反対導電型の第２デバイ
   ス領域であって、比較的低ドープのサブ領域と第１pn接
   合を形成する真性サブ領域と、該真性サブ領域を取り囲
   むと共に比較的低ドープのサブ領域と第２pn接合を形成
   する外因性サブ領域とを有し、前記第１及び第２pn接合
   は半導体装置の少なくとも一動作モードにおいて逆バイ
   アスされる第２デバイス領域と、 前記一主表面に隣接して真性サブ領域内に形成された一
   導電型の第３デバイス領域と を有する半導体本体を具えた半導体装置において、 前記外因性サブ領域の下方に追加の領域を設け、該追加
   の領域は、半導体装置の前記一動作モードで前記第１及
   び第２pn接合が逆デバイスされた際に第２pn接合と関連
   する空乏領域の広がり内に位置するようにし、前記追加
   の領域が第２pn接合と関連する空乏領域を前記第３デバ
   イス領域の下方にまで延在させて第１ｐｎ接合と関連す
   る空乏領域と重なり合うようにしたことを特徴とする半
   導体装置。
2. 【請求項２】請求項１に記載の半導体装置において、前
   記第１デバイス領域のうち前記比較的低ドープのサブ領
   域が、絶縁領域により画成された側壁を有するメサ構造
   を規定していることを特徴とする半導体装置。
3. 【請求項３】請求項２に記載の半導体装置において、前
   記追加の領域は、前記絶縁領域上に設けたドープ層から
   の下純物の拡散により前記メサ構造中に形成された反対
   導電型の比較的高ドープの浮遊領域を有し、前記ドープ
   層は前記メサ構造の側壁に隣接させ、且つ前記比較的高
   ドープの浮遊領域が前記一動作モードでの第２pn接合の
   空乏領域の広がり内に位置するように配置したことを特
   徴とする半導体装置。
4. 【請求項４】請求項２に記載の半導体装置において、薄
   肉絶縁層によってメサ構造の側壁から分離して絶縁領域
   上にドープ層を設け、このドープ層に電圧を印加するこ
   とにより空乏層が形成される空乏層領域として前記の追
   加の領域を規定するようにしたことを特徴とする半導体
   装置。
5. 【請求項５】請求項１又は２に記載の半導体装置におい
   て、前記追加の領域の反対導電型の不純物で比較的多量
   のドープとした浮遊領域を有し、この浮遊領域は半導体
   装置の一動作モードでの第２pn接合の空乏領域の広がり
   内にあるようにしたことを特徴とする半導体装置。
6. 【請求項６】請求項１〜５のいずれか一項に記載の半導
   体装置において、前記外因性サブ領域を前記絶縁領域上
   に設けたドープ接続層に隣接させ、このドープ接続層か
   らの不純物の拡散により前記外因性サブ領域の少なくと
   も接点部分を設けたことを特徴とする半導体装置。
7. 【請求項７】請求項４に記載の半導体装置において、前
   記外因性サブ領域は、前記絶縁領域上に前記ドープ層と
   電気接触させて設けられたドープ接続層に隣接させ、前
   記外因性サブ領域の少なくとも接点部分を前記ドープ接
   続層からの拡散により設けたことを特徴とする半導体装
   置。
8. 【請求項８】比較的低ドープのサブ領域により一主表面
   から離間した比較的高ドープのサブ領域を有する一導電
   型の第１デバイス領域を前記一主表面に隣接して具えた
   半導体本体を設ける工程と、 前記半導体本体内に不純物を導入し、前記一主表面に隣
   接して且つ前記第１デバイス領域の比較的低ドープのサ
   ブ領域内に反対導電型の第２デバイス領域を形成し、こ
   の第２デバイス領域が前記比較的低ドープのサブ領域と
   で第１pn接合を形成する真性サブ領域と、この真性サブ
   領域を囲み且つ前記第１デバイス領域の前記比較的低ド
   ープのサブ領域とで第２pn接合を形成する外因性サブ領
   域とを有するようにする工程と、 前記一主表面に隣接して前記真性サブ領域内に一導電型
   の第３デバイス領域を形成する不純物を導入する工程と を具える半導体装置の製造方法において、 前記外因性サブ領域の下方に追加の領域を設け、該追加
   の領域は、半導体装置の前記一動作モードで前記第１及
   び第２pn接合が逆デバイスされた際に第２pn接合と関連
   する空乏領域の広がり内に位置するようにし、前記追加
   の領域が第２pn接合と関連する空乏領域を前記第３デバ
   イス領域の下方にまで延在させて第１pn接合と関連する
   空乏領域と重なり合うようにすることを特徴とする半導
   体装置の製造方法。
9. 【請求項９】請求項８に記載の半導体装置の製造方法に
   おいて、前記比較的低ドープのサブ領域を絶縁領域によ
   って画成された側壁を有するメサ構造として規定するこ
   とを特徴とする半導体装置の製造方法。
10. 【請求項１０】請求項９に記載の半導体装置の製造方法
    において、前記絶縁領域上に且つ前記メサ構造の側壁に
    隣接させてドープ層を設け、このドープ層から前記メサ
    構造中に下純物を拡散させて半導体装置の一動作モード
    での第２pn接合の空乏領域の広がり内に浮遊領域として
    前記追加の領域を形成することを特徴とする半導体装置
    の製造方法。
11. 【請求項１１】請求項９に記載の半導体装置の製造方法
    において、薄肉絶縁層により前記メサ構造の側壁から分
    離させて前記絶縁領域上にドープ層を設け、このドープ
    層に電圧を印加することにより空乏層が形成される空乏
    層領域として前記追加の領域を規定することを特徴とす
    る半導体装置の製造方法。
12. 【請求項１２】請求項８又は９に記載の半導体装置の製
    造方法において、前記一主表面内に下純物を注入するこ
    とにより、反対導電型の下純物で比較的高ドープとされ
    且つ半導体装置の一動作モードでの第２pn接合の空乏領
    域の広がり内に位置する浮遊領域として前記追加の領域
    を形成することを特徴とする半導体装置の製造方法。
13. 【請求項１３】請求項８〜１２のいずれか一項に記載の
    半導体装置の製造方法において、前記の絶縁領域上にド
    ープ接続層を設け、下純物をこのドープ接続層から前記
    メサ構造内に拡散させて前記外因性サブ領域の少なくと
    も接点部分を設けることを特徴とする半導体装置の製造
    方法。
14. 【請求項１４】請求項１１に記載の半導体装置の製造方
    法において、前記ドープ層上にドープ接続層を設け、下
    純物をこのドープ接続層から拡散させて前記外因性サブ
    領域の少なくとも接点部分を設けることを特徴とする半
    導体装置の製造方法。