JPH0650812B2 - スイツチング制御回路 - Google Patents
スイツチング制御回路Info
- Publication number
- JPH0650812B2 JPH0650812B2 JP3107284A JP3107284A JPH0650812B2 JP H0650812 B2 JPH0650812 B2 JP H0650812B2 JP 3107284 A JP3107284 A JP 3107284A JP 3107284 A JP3107284 A JP 3107284A JP H0650812 B2 JPH0650812 B2 JP H0650812B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- output
- switching
- sawtooth wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 この発明はトランジスタ等のスイッチング素子をブリッ
ジ接続して入力電圧をスイッチングするインバータ等に
用いられるスイッチング回路の制御回路に関する。
ジ接続して入力電圧をスイッチングするインバータ等に
用いられるスイッチング回路の制御回路に関する。
スイッチング回路を有するインバータでは、一般に出力
電圧をフィードバックして基準電圧と比較することによ
り誤差出力を形成し、その誤差出力の大きさに応じてス
イッチングパルスのパルス幅を可変するようにしてい
る。第１図は従来のスイッチング制御回路のブロック図
である。鋸歯状波発振回路１は一定の周期の鋸歯状波お
よびその鋸歯状波に同期する鋸歯状波同期パルスを形成
する。鋸歯状波同期パルスは、スイッチング素子の同時
導通状態を防ぐため、各スイッチング素子のオン，オフ
切り換え時に休止期間を与えるデッドタイムパルスとし
て用いられる場合もある。鋸歯状波同期パルスはＴ形の
フリップフロップ２を一周期毎に反転動作させる。鋸歯
状波は比較器３で誤差信号と比較され、前者が後者を越
える期間だけ或いはその反対の期間だけ“Ｈ”となる比
較パルスｂが形成される。ＮＡＮＤゲート４，５はフリ
ップフロップ２のＱ出力ｄ，反転出力ｅ、前記鋸歯状
波同期パルスｃおよび比較パルスｂを論理積してスイッ
チングパルスｆ，ｇを形成する。スイッチングパルス
ｆ，ｇは例えば、第１図に示すようにブリッジ接続され
たスイッチング回路Ｋに供給される。スイッチングパル
スｆがアクティブ“Ｌ”になると、スイッチング素子Ｑ
１，Ｑ３が導通し、スイッチングパルスｇがアクティブ
“Ｌ”にるなるとスイッチング素子Ｑ２，Ｑ４が導通す
る。この繰り返しによって出力トランスＴの励磁とその
リセットが交互に繰り返され、二次側にスイッチング出
力を得ることができる。しかし、第２図に示すように誤
差信号ｐのレベルが鋸歯状波ａの最大レベルより低いと
きには問題なく動作するが、誤差信号ｐが鋸歯状波ａを
越えたとき（Ａ点）には比較パルスｂが形成されないた
めスイッチングパルスｆが形成されず、したがってスイ
ッチングパルスｇが二回続けて出力されることになる。
この結果、第１図に示すようなブリッジ接続のスイッチ
ング回路を使用している場合にはトランスＴに対し二回
連続して励磁電流が流れることになり、トランスＴが直
流励磁の状態となって、最悪の場合、スイッチング素子
を破壊してしまうおそれがある。
電圧をフィードバックして基準電圧と比較することによ
り誤差出力を形成し、その誤差出力の大きさに応じてス
イッチングパルスのパルス幅を可変するようにしてい
る。第１図は従来のスイッチング制御回路のブロック図
である。鋸歯状波発振回路１は一定の周期の鋸歯状波お
よびその鋸歯状波に同期する鋸歯状波同期パルスを形成
する。鋸歯状波同期パルスは、スイッチング素子の同時
導通状態を防ぐため、各スイッチング素子のオン，オフ
切り換え時に休止期間を与えるデッドタイムパルスとし
て用いられる場合もある。鋸歯状波同期パルスはＴ形の
フリップフロップ２を一周期毎に反転動作させる。鋸歯
状波は比較器３で誤差信号と比較され、前者が後者を越
える期間だけ或いはその反対の期間だけ“Ｈ”となる比
較パルスｂが形成される。ＮＡＮＤゲート４，５はフリ
ップフロップ２のＱ出力ｄ，反転出力ｅ、前記鋸歯状
波同期パルスｃおよび比較パルスｂを論理積してスイッ
チングパルスｆ，ｇを形成する。スイッチングパルス
ｆ，ｇは例えば、第１図に示すようにブリッジ接続され
たスイッチング回路Ｋに供給される。スイッチングパル
スｆがアクティブ“Ｌ”になると、スイッチング素子Ｑ
１，Ｑ３が導通し、スイッチングパルスｇがアクティブ
“Ｌ”にるなるとスイッチング素子Ｑ２，Ｑ４が導通す
る。この繰り返しによって出力トランスＴの励磁とその
リセットが交互に繰り返され、二次側にスイッチング出
力を得ることができる。しかし、第２図に示すように誤
差信号ｐのレベルが鋸歯状波ａの最大レベルより低いと
きには問題なく動作するが、誤差信号ｐが鋸歯状波ａを
越えたとき（Ａ点）には比較パルスｂが形成されないた
めスイッチングパルスｆが形成されず、したがってスイ
ッチングパルスｇが二回続けて出力されることになる。
この結果、第１図に示すようなブリッジ接続のスイッチ
ング回路を使用している場合にはトランスＴに対し二回
連続して励磁電流が流れることになり、トランスＴが直
流励磁の状態となって、最悪の場合、スイッチング素子
を破壊してしまうおそれがある。
第３図は上記の欠点を解消するためのスイッチング制御
回路の要部を示す。この回路では比較パルスｂと鋸歯状
波同期パルスｃとの論理積をゲート６で取り、その出力
ｈでフリップフロップ２を反転動作させるようにしてい
る。このようにすることによって、第４図に示すような
誤差信号ｐが鋸歯状波ａを越えた時点Ａ点においてはフ
リップフロップ２が反転動作をしない。すなわち、フリ
ップフロップ２は前回の状態を保持し、誤差信号ｐが鋸
歯状波のレベル以下になったときに初めて状態反転をす
る。この結果、第２図に示したようなダブルパルス（ス
イッチングパルスが交互に出ず一方に連続して発生す
る）の問題は生じなくなる。しかしながら、誤差信号ｐ
がＢ点に示すように一周期の間に鋸歯状波のレベルより
二回低くなると、比較パルスｂが一周期の間に二回連続
して発生し、それによってスイッチングパルスｆ，ｇも
一周期の間にごく接近して交互に発生する。このため、
スイッチングパルスｆとｇとの間隔ｔ１がスイッチング
素子のストレージタイム以下であると、瞬間的に両方の
スイッチング素子が導通状態となる期間が生じ、電源の
短絡およびその短絡電流によるスイッチング素子等の破
壊を引き起す問題を生じることになる。
回路の要部を示す。この回路では比較パルスｂと鋸歯状
波同期パルスｃとの論理積をゲート６で取り、その出力
ｈでフリップフロップ２を反転動作させるようにしてい
る。このようにすることによって、第４図に示すような
誤差信号ｐが鋸歯状波ａを越えた時点Ａ点においてはフ
リップフロップ２が反転動作をしない。すなわち、フリ
ップフロップ２は前回の状態を保持し、誤差信号ｐが鋸
歯状波のレベル以下になったときに初めて状態反転をす
る。この結果、第２図に示したようなダブルパルス（ス
イッチングパルスが交互に出ず一方に連続して発生す
る）の問題は生じなくなる。しかしながら、誤差信号ｐ
がＢ点に示すように一周期の間に鋸歯状波のレベルより
二回低くなると、比較パルスｂが一周期の間に二回連続
して発生し、それによってスイッチングパルスｆ，ｇも
一周期の間にごく接近して交互に発生する。このため、
スイッチングパルスｆとｇとの間隔ｔ１がスイッチング
素子のストレージタイム以下であると、瞬間的に両方の
スイッチング素子が導通状態となる期間が生じ、電源の
短絡およびその短絡電流によるスイッチング素子等の破
壊を引き起す問題を生じることになる。
この発明の目的は上記の欠点を解消し、ダブルパルス現
象やごく短い時間にスイッチングパルスが交互に発生す
るのを未然に防止し、信頼性の高いスイッチング制御回
路を提供することにある。
象やごく短い時間にスイッチングパルスが交互に発生す
るのを未然に防止し、信頼性の高いスイッチング制御回
路を提供することにある。
第５図はこの発明の実施例であるスイッチング制御回路
の回路図である。鋸歯状波発振回路１は鋸歯状波ａおよ
び鋸歯状波の立ち上がり時にごく短い時間だけ“Ｌ”と
なるパルスｃを発振するが、鋸歯状波ａと外部から供給
されるデッドタイム制御信号とを比較増幅する比較増幅
器７およびその出力と上記パルスｃとを論理積するＡＮ
Ｄゲート８の相互作用によって、ＡＮＤゲート８の出力
にデッドタイムパルスｃ′を鋸歯状波同期パルスとして
得られるようにしている。なお、外部から供給するデッ
ドタイム制御信号は、パルスｃに同期して比較増幅器７
に対して定電圧Ｅ０を断続供給する。誤差信号ｐと鋸歯
状波ａとを比較する比較器３の出力はラッチ回路９に導
かれている。このラッチ回路９はフリップフロップで構
成され、入力端子Ｓにアクティブ“Ｌ”のパルスを受け
たときにセットし、端子Ｒにアクティブ“Ｌ”の信号を
受けたときにリセットする。ラッチ回路９の反転出力
はパルスｃと負論理ＡＮＤゲート１０で論理積され、そ
の出力がフリップフロップ２に導かれている。デッドタ
イムパルスｃ′、フリップフロップ２の出力ｄ，ｅおよ
びラッチ回路９のＱ出力ｉはスイッチングパルス形成回
路を構成するＡＮＤゲート４，５に導かれ、第１図に示
す従来の回路と同様に各信号を論理積してスイッチング
パルスｆ，ｇを形成している。すなわち、ＡＮＤゲート
４ではデッドタイムパルスｃ′，フリップフロップ２の
Ｑ出力ｄおよびラッチ回路９のＱ出力ｉを論理積する。
また、ＡＮＤゲート５ではデッドタイムパルスｃ′，フ
リップフロップ２の反転出力ｅおよびラッチ回路９の
Ｑ出力ｉを論理積する。
の回路図である。鋸歯状波発振回路１は鋸歯状波ａおよ
び鋸歯状波の立ち上がり時にごく短い時間だけ“Ｌ”と
なるパルスｃを発振するが、鋸歯状波ａと外部から供給
されるデッドタイム制御信号とを比較増幅する比較増幅
器７およびその出力と上記パルスｃとを論理積するＡＮ
Ｄゲート８の相互作用によって、ＡＮＤゲート８の出力
にデッドタイムパルスｃ′を鋸歯状波同期パルスとして
得られるようにしている。なお、外部から供給するデッ
ドタイム制御信号は、パルスｃに同期して比較増幅器７
に対して定電圧Ｅ０を断続供給する。誤差信号ｐと鋸歯
状波ａとを比較する比較器３の出力はラッチ回路９に導
かれている。このラッチ回路９はフリップフロップで構
成され、入力端子Ｓにアクティブ“Ｌ”のパルスを受け
たときにセットし、端子Ｒにアクティブ“Ｌ”の信号を
受けたときにリセットする。ラッチ回路９の反転出力
はパルスｃと負論理ＡＮＤゲート１０で論理積され、そ
の出力がフリップフロップ２に導かれている。デッドタ
イムパルスｃ′、フリップフロップ２の出力ｄ，ｅおよ
びラッチ回路９のＱ出力ｉはスイッチングパルス形成回
路を構成するＡＮＤゲート４，５に導かれ、第１図に示
す従来の回路と同様に各信号を論理積してスイッチング
パルスｆ，ｇを形成している。すなわち、ＡＮＤゲート
４ではデッドタイムパルスｃ′，フリップフロップ２の
Ｑ出力ｄおよびラッチ回路９のＱ出力ｉを論理積する。
また、ＡＮＤゲート５ではデッドタイムパルスｃ′，フ
リップフロップ２の反転出力ｅおよびラッチ回路９の
Ｑ出力ｉを論理積する。
上記の構成でラッチ回路９は比較パルスｂでセットさ
れ、一周期毎に発生するパルスｃによってリセットされ
るため、比較パルスｂでセットされるとそのセット状態
を鋸歯状波の一周期分保持する。したがって、比較パル
スｂが鋸歯状波の一周期内に続けて発生してもラッチ回
路９の状態は変わることがない。これによって第４図の
Ｂ点において生じたごく短い期間でのスイッチングパル
スの交互発生を防止することができる。
れ、一周期毎に発生するパルスｃによってリセットされ
るため、比較パルスｂでセットされるとそのセット状態
を鋸歯状波の一周期分保持する。したがって、比較パル
スｂが鋸歯状波の一周期内に続けて発生してもラッチ回
路９の状態は変わることがない。これによって第４図の
Ｂ点において生じたごく短い期間でのスイッチングパル
スの交互発生を防止することができる。
第６図，第７図はそれぞれ上記実施例のスイッチング制
御回路の動作を示すタイムチャートである。第６図のＢ
点において誤差信号ｐが鋸歯状波ａのレベルより下回る
期間が一周期の間に二回生じると、比較パルスｂは図示
するように一周期の間にごく接近してｂ１，ｂ２と二回
発生する。この比較パルスｂはアクティブ“Ｌ”であ
る。最初の比較パルスｂ１の立ち下がりでラッチ回路９
がセットされる。しかし次の周期のパルスｃ２が来るま
でこのラッチ回路９はリセットされないため、次に比較
パルスｂ２が発生してもラッチ回路９はセットされたま
まである。したがって、この二回目の比較パルスｂ２に
よってフリップフロップ２が反転動作することはない。
フリップフロップ２が次に反転動作をするのは次の周期
のパルスｃ２を負論理ＡＮＤゲート１０が受けたときで
ある。このようにセット状態を鋸歯状波の次の周期がく
るまで保持するラッチ回路９を設けることにより一周期
の間に比較パルスｂが二回発生してもそれによるフリッ
プフロップ２の反転動作を防止することができる。
御回路の動作を示すタイムチャートである。第６図のＢ
点において誤差信号ｐが鋸歯状波ａのレベルより下回る
期間が一周期の間に二回生じると、比較パルスｂは図示
するように一周期の間にごく接近してｂ１，ｂ２と二回
発生する。この比較パルスｂはアクティブ“Ｌ”であ
る。最初の比較パルスｂ１の立ち下がりでラッチ回路９
がセットされる。しかし次の周期のパルスｃ２が来るま
でこのラッチ回路９はリセットされないため、次に比較
パルスｂ２が発生してもラッチ回路９はセットされたま
まである。したがって、この二回目の比較パルスｂ２に
よってフリップフロップ２が反転動作することはない。
フリップフロップ２が次に反転動作をするのは次の周期
のパルスｃ２を負論理ＡＮＤゲート１０が受けたときで
ある。このようにセット状態を鋸歯状波の次の周期がく
るまで保持するラッチ回路９を設けることにより一周期
の間に比較パルスｂが二回発生してもそれによるフリッ
プフロップ２の反転動作を防止することができる。
第７図は誤差信号ｐが鋸歯状波ａのレベルを上回ったと
きの動作を示すタイムチャートである。図のＡ点および
Ａ′点において比較パルスｂが発生しない。しかし、負
論理ＡＮＤゲート１０によってパルスｃとラッチ回路９
の反転出力信号とを論理積しているためＡ点およびＡ′
点においてフリップフロップ２が反転動作をすることは
ない。したがって、ダブルパルス現象を防ぐことができ
る。
きの動作を示すタイムチャートである。図のＡ点および
Ａ′点において比較パルスｂが発生しない。しかし、負
論理ＡＮＤゲート１０によってパルスｃとラッチ回路９
の反転出力信号とを論理積しているためＡ点およびＡ′
点においてフリップフロップ２が反転動作をすることは
ない。したがって、ダブルパルス現象を防ぐことができ
る。
以上のようにこの発明によれば、比較パルスでセットさ
れ、そのセット状態を鋸歯状波の次の周期が来るまで保
持するラッチ回路を設けたので、ダブルパルス現象およ
び一周期の間にごく接近してスイッチングパルスが交互
に発生する現象を完全に防ぐことができる。このため、
誤差信号が不安定になったり、または誤差信号にノイズ
が重畳した場合でも、瞬間的な電源短絡現象やトランス
の直流磁気飽和によるスイッチング素子の破壊を確実に
防ぐことができ、スイッチング回路の信頼性を非常に高
くすることができる。
れ、そのセット状態を鋸歯状波の次の周期が来るまで保
持するラッチ回路を設けたので、ダブルパルス現象およ
び一周期の間にごく接近してスイッチングパルスが交互
に発生する現象を完全に防ぐことができる。このため、
誤差信号が不安定になったり、または誤差信号にノイズ
が重畳した場合でも、瞬間的な電源短絡現象やトランス
の直流磁気飽和によるスイッチング素子の破壊を確実に
防ぐことができ、スイッチング回路の信頼性を非常に高
くすることができる。
第１図は従来のスイッチング制御回路の回路図、第２図
はその動作を示すタイムチャート、第３図は他の従来例
の要部回路図、第４図はその動作を示すタイムチャート
である。また、第５図はこの発明の実施例であるスイッ
チング制御回路の回路図、第６図，第７図は同スイッチ
ング制御回路の動作を示すタイムチャートである。 １……鋸歯状波発振器、２……フリップフロップ、 ３……比較器、 ４，５……ＡＮＤゲート（スイッチングパルス形成回
路）、９……ラッチ回路。
はその動作を示すタイムチャート、第３図は他の従来例
の要部回路図、第４図はその動作を示すタイムチャート
である。また、第５図はこの発明の実施例であるスイッ
チング制御回路の回路図、第６図，第７図は同スイッチ
ング制御回路の動作を示すタイムチャートである。 １……鋸歯状波発振器、２……フリップフロップ、 ３……比較器、 ４，５……ＡＮＤゲート（スイッチングパルス形成回
路）、９……ラッチ回路。
Claims (1)
- 【請求項１】鋸歯状波と、この鋸歯状波の立ち上がり時
に鋸歯状波同期パルスとを発振する鋸歯状波発振回路
と、制御すべき出力に対する誤差信号と前記鋸歯状波と
を比較する比較回路と、この比較回路で得られる比較パ
ルスでセットされ、そのセット状態を前記鋸歯状波の次
の周期がくるまで保持するラッチ回路と、このラッチ回
路の反転出力信号と前記鋸歯状波同期パルスとを論理積
して前記鋸歯状波同期パルスに同期するパルスを出力す
るゲートと、このゲートの出力パルスにより反転動作す
るフリップフロップと、このフリップフロップ出力，前
記ラッチ回路の出力および前記鋸歯状波同期パルスを論
理積してブリッジ接続されたスイッチング素子の各々に
交互に出力するスイッチングパルスを形成するスイッチ
ングパルス形成回路と、を備えてなるスイッチング制御
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3107284A JPH0650812B2 (ja) | 1984-02-20 | 1984-02-20 | スイツチング制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3107284A JPH0650812B2 (ja) | 1984-02-20 | 1984-02-20 | スイツチング制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60174517A JPS60174517A (ja) | 1985-09-07 |
| JPH0650812B2 true JPH0650812B2 (ja) | 1994-06-29 |
Family
ID=12321238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3107284A Expired - Fee Related JPH0650812B2 (ja) | 1984-02-20 | 1984-02-20 | スイツチング制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650812B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01109820A (ja) * | 1987-10-23 | 1989-04-26 | Max Co Ltd | 電流制御同期方式 |
-
1984
- 1984-02-20 JP JP3107284A patent/JPH0650812B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60174517A (ja) | 1985-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2608555B2 (ja) | 位相比較回路 | |
| US4181862A (en) | High speed resettable dynamic counter | |
| US4355283A (en) | Circuit and method for duty cycle control | |
| US4451794A (en) | Phase comparator | |
| US4527080A (en) | Digital phase and frequency comparator circuit | |
| JPH0650812B2 (ja) | スイツチング制御回路 | |
| US3935475A (en) | Two-phase MOS synchronizer | |
| US5524037A (en) | Circuit configuration for generating even-numbered duty factors | |
| JPS6179318A (ja) | フリツプフロツプ回路 | |
| JPH0585082B2 (ja) | ||
| US5923201A (en) | Clock signal generating circuit | |
| US4103184A (en) | Frequency divider with one-phase clock pulse generating circuit | |
| JP2743407B2 (ja) | クロックパルス発生回路 | |
| JP2530635Y2 (ja) | 一端子型ｃｒ発振回路 | |
| JPH0262049B2 (ja) | ||
| JP2550999B2 (ja) | 同期パルス発生回路 | |
| SU773860A1 (ru) | Конвертор | |
| JPH0256853B2 (ja) | ||
| KR0141185B1 (ko) | 수정발진기에 있어서 3배 발진 방지회로 | |
| SU738070A1 (ru) | Регулируемый инвертор | |
| JPS6231585B2 (ja) | ||
| JPH0656952B2 (ja) | カウンタ | |
| JPS6359017A (ja) | パルス発生回路 | |
| JPH0437672B2 (ja) | ||
| JPS61184006A (ja) | パルス幅弁別回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |