JPH06508496A - クロック信号を同期させる装置および方法 - Google Patents

クロック信号を同期させる装置および方法

Info

Publication number
JPH06508496A
JPH06508496A JP5516526A JP51652693A JPH06508496A JP H06508496 A JPH06508496 A JP H06508496A JP 5516526 A JP5516526 A JP 5516526A JP 51652693 A JP51652693 A JP 51652693A JP H06508496 A JPH06508496 A JP H06508496A
Authority
JP
Japan
Prior art keywords
clock
signal
phase
sampling
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5516526A
Other languages
English (en)
Other versions
JP3220715B2 (ja
Inventor
ラローサ、クリストファー・ピー
カーニー、マイケル・ジェイ
ベイカー、ジェイムズ・シー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH06508496A publication Critical patent/JPH06508496A/ja
Application granted granted Critical
Publication of JP3220715B2 publication Critical patent/JP3220715B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 クロック信号を同期させる装置および方法発明の分野 本発明は、一般に無線電話通信システムに関し、さらに詳しくは、無線電話通信 システムで用いるために、サンプリング・クロック信号を被受信データ信号に同 期させるための装置および方法に関する。
背景技術 近年、無線周波数(RF)通信の分野では、デジタルに符号化された音声と高速 データ通信の需要が増大してきている。RFスペクトルは元来限られたものなの で、増大する需要に対処するための新しいシステムの概念と体系的な機能とを考 案しなければならない。時分割多重アクセス(TDMA)システムは、このよう なシステムの1つで、より効率的なスペクトル利用と容量の増加とを提供するも のである。
その最も簡単な形態では、TDMAシステムは、1つのRFチャンネル上で、少 なくとも2ケ所のユーヂからのメソセージを時間多重することのできる送信基地 局と、時間多重された信号のうち少なくとも1つを受信することのできる1つ以 上の遠隔の受信局とで構成される。通常、受信局は、第2RFチヤンネル上で基 地局に対してTDMAメツセージを送信することのできる移動または携帯用無線 電話である。
TDMAシステムでは、多くのデジタル通信システムと同様に、送信り[ロック と連続的に同期される基準クロックを受信局内に設定して、2ケ所の間で送信さ れるデジタル・データを正確に回復させることが必要である。ここで用いられる 連続ビット同期(continuous bitsynchronizatio n)とは、受信されたクロック信号の周波数と位相とが送信クロックの周波数と 位相を正確に追跡するものでなければならないことを意味する。
移動通信チャンネル上でビット同期を維持することは難しい。これは主に、多重 路フェーディング(multipathfading)のためである。移動局ク ロックと基地局クロックとの間のドリフトを追跡するだけでなく、クロック回復 機構は、ノイズに対しても充分な許容値を持ち、フェーディングによって信号対 雑音比が低下したときも簡単に同期が失われないようにしなければならない。そ のために、理想的なTDMA移動クロック回復回路は、はじめに符号の同期を高 速で確保し、信号フェーディングのひどい間にも基地局のクロックとの同期を連 続的に維持するものとなる。
すでに開発されているクロック回復方法の1つに、二重ループ帯域幅をもつ早期 /遅延位相調整回路(early/1asephase adjustment  circuit)がある。被受信データ信号からクロックを捕捉するために、 システムは所定の捕捉帯域幅のある制御ループを利用する。捕捉帯域幅は幅が広 いので、被受信データ信号から高速で符号タイミングを捕捉することが可能にな る。しかし、捕捉帯域幅の幅が広いために、定常状態のタイミング・ジッタが起 こる。それゆえ、定常状態の性能を改善するためにより狭い追跡帯域幅が用いら れる。この二重帯域幅法は、実行が比較的複雑で、捕捉状態インジケータと定常 状態インジケータ、さらに切り替え可能なループ帯域幅を必要とする。実現の複 雑さに加えて、二重帯域幅による従来の早期/遅延方法には、いくつかの性能上 の問題がある。第1に、初期捕捉は、ランダム・ノイズまたは干渉により起こる 虚偽のロック表示のためにかなり遅延することがある。第2に、フェードまたは 信号の落下により同期が失われると、回路がロックが失われたことを検出しない 場合は再捕捉がきわめて遅くなる。
最後に、他に問題がなくても、早期および遅延の位相調整だけを行うことは、生 来的に初期捕捉の速度を制限する。
それゆえに、簡単に実現することができ、符号タイミングを高速に捕捉すること ができるクロック回復装置が必要である。
発明の概要 本発明は、サンプリング・クロック信号を被受信信号に同期させる方法を含む。
このクロック回復方法により、いくつかのクロック信号が生成される。各クロッ ク信号は、独自の位相を有する。高速で初期捕捉を行うために、クロック信号の うち2つは、符号間隔の1/2だけ位相が異なっている。被受信信号の位相が生 成されたクロック信号のそれぞれの位相と比較される。次に、被受信データ信号 の位相と各クロック信号の位相との差を表す誤差信号が生成される。サンプリン グ・クロック信号は、この誤差信号により判定される最適な位相をもった状態で 生成される。
図面の簡単な説明 第1図は、本発明による無線電話通信システムのブロック図である。
第2図は、差分検出器の出力におけるπ/4QPSKデータの眼状図(eye  diagram)である。
第3図は、本発明によるクロック回復回路構成のブロック図である。
第4図は、本発明で用いられる多重位相オフセット・クロックを示す図である。
第5図は、本発明による第4図の個別のクロックを組み合わせる非均−サンプリ ング・クロックの例である。
第6図は、本発明による、初期の1/2符号オフセットのあるクロック回復法の 捕捉性能を表すグラフである。
第7図は、本発明による、均一に分布された初期オフセットを持つクロック回復 法の捕捉性能を表すグラフである。
好適な実施例の説明 好適な実施例は、無線電話のデジタル受信機を含む。このデジタル受信機には、 被受信信号の復調に用いられる、判断決定によるクロック回復回路構成(dec ision−directed clock recovery circui try)が含まれる。クロック回復回路構成は、サンプリング・クロックの位相 を、1/2符号調整を含む3つの異なる増分だけずらすことができる。この機能 は、正確なサンプリング位相の素速い捕捉と、従来の二重帯域幅法の複雑性を排 除した充分な定常状態性能を提供する。さらに、この技術はデジタル信号プロセ ッサ(DSP))こも、デジタル論理回路構成にも容易に組み込まれる。
第1図は、本発明を採用する無線電話システムのブロック図である。この無線電 話システムにおいては、固定位置トランシーバ103が、一定の地域内にある移 動および携帯無線電話との間で無線周波数(RF)信号を送受信する。
無線電話101は、固定位置トランシーバ103によりサービスされるこのよう な無線電話の1つである。
固定位置トランシーバ103から信号を受信している間、無線電話101は、ア ンテナ105を用いてRF傷信号結合し、このRF傷信号電気無線周波数信号1 37に変換する。電気RF傷信号、無線受信機111により受信されて、無線電 話101内で用いられる。受信機111は、中間周波数(I F)信号115を 生成する。この信号115は、位相復調器119に入力される。位相復調器11 9は、位相を復調した信号131を出力して、これがクロック回復回路構成12 7と符号スライサ(symbol 5licer) 129とで用いられる。ク ロック回復回路構成127は、中心点クロック139を符号スライサ129に出 力する。クロック回復回路構成127は、位相が復調された信号131を用いて 、クロックを回復する。位相復調器信号131はまた、符号スライサ129のた めの被受信データ信号としても用いられる。次に符号スライサ129は、符号信 号133を出力して、これがプロセッサ121により用いられる。
プロセッサ121は、符号信号133をユーザ・インターフェース125のため の音声および/またはデータにフォーマットする。ユーザ・インターフェース1 25には、マイクロホン、スピーカおよびキーバッドが含まれる。
携帯無線電話101から固定位置トランシーバ103へのRF傷信号送信の際に は、ユーザ・インターフェース125からの音声および/またはデータ信号がプ ロセッサ121により処理される。処理された信号は、送信機109に入力され る。送信機109は、処理された信号を電気RF傷信号変換する。電気RF傷信 号、RF傷信号変換されて、アンテナ】05により出力される。RF傷信号、固 定位置トランシーバ103により受信されて、地上回線電話信号に接続される。
第2図は、差分検出器の出力におけるπ/4横軸位相偏移変調(Q P S K )信号の眼状図である。この信号は、位相復調信号131上に出力されるデータ を表す。トランシーバ103と携帯無線電話101との間で送信される符号を正 確に回復するためには、サンプリング・クロック139は、第2図に示された最 適なサンプリング点またはその付近で被受信データ信号131をサンプリングし なければならない。最適位置以外の点でサンプリングすると、ビット誤り’I( BER)性能が悪化することがある。
第3図は、好適な実施例で利用されるクロック回復回路構成〕27の詳細なブロ ック図である。クロック回復回路構成は、位相復調器出力信号y (t)131 を用いてクロック信号を回復する。好適な実施例においては、クロック生成回路 331は、4個の個別のクロック信号339,341.343,345を生成す る。これらのクロックが、位相復調器出力信号y (t)131をサンプリング および保持(サンプル−ホールド)するために用いられる。
本発明の他の同様に充分な実行例は、2個以上のクロック信号を生成して、本発 明による位相調整を行う。
好適な実施例においては、4個のクロック信号の相対位相が第4図に示される。
オンタイム信号405は、符号間隔毎に1個のクロック・パルスを有する。早期 クロック信号407は、オンタイム信号405の間隔と等しい間隔でクロック・ パルスを生成するが、符号時間の1/8だけオンタイム信号405よりも前にず れている。遅延クロック信号403は、オンタイム信号405と周波数は等しい が、符号間隔の1/8だけ、オンタイム信号405よりも後にずれている。1/ 2符号オフセット・クロック信号401は、周波数はオンタイム信号と等しいが 、1/2符号間隔だけずれている。位相オフセットを変化させることにより、そ の他の同様に適切な実現例を用いることができるが、それらはここに開示される 発明の本質に含まれると考えられる。
これらのクロック信号は、位相復調器出力信号131をサンプル−ホールド回路 303,305,307,309でサンプリングするために用いられる。これら のサンプリングされた信号は、次にスライサと加算器の組み合せに入力されて、 誤差信号347,349,351,353を形成する。誤差信号は、サンプリン グされた検出器出力信号と、最寄りの対応決定点、すなわちスライサ出力との差 をとることによって形成される。
誤差信号347,349,351,353は、サンプリング位相調整回路構成3 27に入力される。サンプリング位相調整回路327は、4個の符号クロックを 進ませるが、あるいは遅らせて、オンタイム・サンプリング点の誤差を最小限に するために用いられる。誤差信号によって、サンプリング位相の変更が必要であ ることが示されると、サンプリング位相調整回路327は、3つの可能なりロッ ク調整コマンド、すなわち[進める(move early) J 、r遅らせ る(move 1ate) Jまたは[l/2符号だけ動かす(move ha lf symbol) Jのいずれか1つを出力する。進めるコマンドを用いる と、4個の符号クロック339,341.343,345のすべてが符号時間の 1/8だけ進む。
遅らせるコマンドを用いると、4個の符号クロックのすべてが符号時間の1/8 だけ遅れる。同様に、1/2符号だけ動かすコマンドを用いると、4個の符号ク ロックのすべてが符号時間の1/2だけずれる。クロック生成回路331も、サ ンプリング・クロック信号139と呼ばれる別のオンタイム・クロックを出力し て、これが第1図の符号スライサ129により用いられる。
説明を分かりやすくするために、第3図には4個の個別のスライサが示される。
同様に適切な実施例では、符号スライサ129とオンタイム符号スライサ313 とを合成して、それによりクロック回復に必要な回路構成を削減している。
第5図の非均−なサンプリング・クロック501は、位相復調器119内で位相 をサンプリングするために用いられる。これは4個の個別のクロック401,4 03,405.407をOR(論理和)処理することにより形成される。
従来の判断決定によるクロック回復法は、導き出された誤差情報に基づきクロッ ク調整を行う。たとえば、典型的な方法では、符号間隔の±1/8だけクロック を進めるか遅らせる(早期/遅延)調整を行うことができる。この方法は、±1 /16の符号時間解像度を提供し、これは多くのデジタル変調システムにおいて は充分である。しかし、初期の時間誤差が大きい場合は、この従来の方法では、 一般にきわめて捕捉が遅くなる。この捕捉性能が遅くなるのには、2つの基本的 要因がある:すなわち(1)早めたり遅らせるクロック調整しか許されないので 、初期の時間オフセットを修正するためには、最高4回の1/8符号調整が必要 になること; (2)1/2符号オフセット点に準安定の虚偽のロック状態があ り、このために約1/2符号の初期タイミング誤差がある場合はいつでも捕捉時 間がかなり長くなること。
ここで開示された本発明は、早期/遅延調整に加えて、クロツク1/2符号のク ロック調整を行うことにより、従来の早期/遅延クロック回復法に伴うこれらの 問題点を両方とも解決する。これは、第3図に示されるクロック回復回路内に、 それぞれ信号405,407,403,401で示される、オンタイム・クロッ ク、早期クロック、遅延クロックおよび1/2符号オフセットクロックを用いる ことにより実現される。
ここに開示され、提案されるクロック回復方法の捕捉性能はシミュレーションさ れ、リミタ−弁別器を基にした検出機能を持つπ/4QPSKシステムについて の、より従来的な早期/遅延方法と比較される。従来の方法は、導かれた誤差情 報に基づき1/8符号だけ早めたり遅らせてクロックを調整する。偏見のない比 較を行うために、2つの方法のループ帯域幅を選択して、同じ定常状態のタイミ ング・ジッタを作り出した。
捕捉性能は、10−2と10−6の定常状態ビット誤り率(B E R)を生み 出す信号対雑音比において、ある静止チャンネルに対する二乗平均(RMS)ク ロック誤差と時間とを測定することにより数量化される。第6図は、この結果を 示す。グラフ601,603は、それぞれ10−2と1O−6の定常状態ビット 誤り率における従来の早期/遅延方法を表す。グラフ605,607は、それぞ れ10−2と1O−6の定常状態BERにおける本発明を表す。第6図は、]/ 2符号の初期時間誤差(最悪の場合)を表す。この結果からはっきりとわかるよ うに、ここに提示された本発明は、早期/遅延方法に比べて、大きな性能上の改 善を提供する。第7図は、均一に配分された初期時間誤差に関して、第6図の結 果を繰り返すものである。グラフ701,703は、従来の早期/遅延方法に対 応し、グラフ705.707は本発明を表す。ここでも、この結果は大きな改善 を示している。
#1111/符号吟閏 第3図 第6図 第7図

Claims (10)

    【特許請求の範囲】
  1. 1.サンプリング・クロック信号と受信されたデータ信号とがある位相を有する ときに、このサンプリング・クロック信号をこの被受信データ信号に同期させる 方法であって: 少なくとも第1および第2クロック信号は、符号間隔の1/2に実質的に等しい 量だけ位相が異なっている信号を生成する段階; 前記少なくとも第1および第2クロック信号の位相を、被受信データ信号の位相 と比較する段階;前記比較に応答して、前記被受信データ信号の位相と、前記少 なくとも第1および第2クロック信号の位相との差を表す少なくとも2つの誤差 信号を作成する段階;および前記少なくとも2つの誤差信号に応答してサンプリ ング・クロックを生成する段階; によって構成されることを特徴とする同期方法。
  2. 2.サンプリング・クロックを生成する前記段階が、前記少なくとも2つの誤差 信号に応答して、サンプリング・クロックの位相をずらす段階をさらに含む、こ とを特徴とする請求項1記載の同期方法。
  3. 3.前記生成する第1段階が、第1の所定の符号間隔の分数だけ前記第1クロッ ク信号と位相が異なる第3クロック信号を生成する段階によってさらに構成され 、前記の第1の所定の符号間隔の分数が1/2未満である請求項1記載の同期方 法。
  4. 4.前記生成する第1段階が、第2の所定の符号間隔の分数だけ前記第1クロッ ク信号とは位相が異なる第4クロック信号を生成する段階によってさらに構成さ れる請求項1記載の同期方法。
  5. 5.サンプリング・クロック信号と受信されたデータ信号とがある位相を有する ときに、このサンプリング・クロック信号をこの被受信データ信号に同期させる サンプリング・クロック同期装置であって: 少なくとも第1および第2クロック信号は、符号間隔の1/2に実質的に等しい 量だけ位相が異なっている信号を生成する手段; 前記少なくとも第1および第2クロック信号の位相を、前記被受信データ信号の 位相と比較する手段;前記比較手段に応答して、前記被受信データ信号の位相と 、前記少なくとも第1および第2クロック信号の位相との差を表す少なくとも2 つの誤差信号を作成する手段;および 前記少なくとも2つの誤差信号に応答してサンプリング・クロックを生成する手 段; によって構成されることを特徴とするサンプリング・クロック同期装置。
  6. 6.サンプリング・クロックを生成する前記手段が、前記少なくとも2つの誤差 信号に応答して、サンプリング・クロックの位相をずらす、ことを特徴とする請 求項5記載のサンプリング・クロック同期装置。
  7. 7.前記生成する第1手段が、第1の所定の符号間隔の分数だけ前記第1クロッ ク信号と位相が異なる第3クロック信号をさらに生成し、前記第1の所定の符号 間隔の分数が1/2未満である請求項5記載のサンプリング・クロック同期装置 。
  8. 8.前記第3クロック信号が、前記第1の所定の符号間隔の分数だけ前記第1ク ロック信号から遅れている請求項7記載のサンプリング・クロック同期装置。
  9. 9.前記生成の第1手段が、第2の所定の符号間隔の分数だけ前記第1クロック 信号とは位相が異なる第4クロック信号をさらに生成することを特徴とする請求 項8記載のサンプリング・クロック同期装置。
  10. 10.少なくとも受信機と符号スライサとを含む無線電話であって、この受信機 が、ある位相を有する少なくとも第1の入力信号を受信することができる受信機 である無線電話であって: 少なくとも第1および第2クロック信号は、符号間隔の1/2に実質的に等しい 量だけ位相が異なっている信号を生成する手段; 前記少なくとも第1および第2クロック信号の位相を、前記第1入力信号の位相 と比較する手段;前記比較手段に応答して、前記第1入力信号の位相と、前記少 なくとも第1および第2クロック信号の位相との差を表す少なくとも2つの誤差 信号を作成する手段;前記少なくとも2つの誤差信号に応答してサンプリング・ クロックを生成する手段;および 符号スライサ内で前記サンプリング・クロックにより前記第1入力信号をサンプ リングする手段;によって構成されることを特徴とする無線電話。
JP51652693A 1992-03-26 1993-01-21 クロック信号を同期させる装置および方法 Expired - Fee Related JP3220715B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US858,246 1992-03-26
US07/858,246 US5259005A (en) 1992-03-26 1992-03-26 Apparatus for and method of synchronizing a clock signal
PCT/US1993/000413 WO1993019548A1 (en) 1992-03-26 1993-01-21 Apparatus for and method of synchronizing a clock signal

Publications (2)

Publication Number Publication Date
JPH06508496A true JPH06508496A (ja) 1994-09-22
JP3220715B2 JP3220715B2 (ja) 2001-10-22

Family

ID=25327852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51652693A Expired - Fee Related JP3220715B2 (ja) 1992-03-26 1993-01-21 クロック信号を同期させる装置および方法

Country Status (8)

Country Link
US (1) US5259005A (ja)
JP (1) JP3220715B2 (ja)
KR (1) KR0127994B1 (ja)
CA (1) CA2102406C (ja)
CZ (1) CZ285354B6 (ja)
GB (1) GB2271492B (ja)
SG (1) SG46258A1 (ja)
WO (1) WO1993019548A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0558118B1 (en) * 1992-02-24 1998-05-20 Koninklijke Philips Electronics N.V. Transmission system comprising receiver with improved timing means
US5376894A (en) * 1992-12-31 1994-12-27 Pacific Communication Sciences, Inc. Phase estimation and synchronization using a PSK demodulator
JPH06268696A (ja) * 1993-03-10 1994-09-22 Toyo Commun Equip Co Ltd Afc回路
GB2277659B (en) * 1993-04-15 1998-01-21 Miles Consultants Limited Transmitting digital signals
US5541961A (en) * 1994-08-15 1996-07-30 At&T Corp. Digitally controlled high resolution hybrid phase synthesizer
GB2294850B (en) * 1994-11-03 1999-01-13 Northern Telecom Ltd Clock extraction circuit
US5590140A (en) * 1994-12-30 1996-12-31 Lucent Technologies Inc. Clock recovery extrapolation
JP2773669B2 (ja) * 1995-03-01 1998-07-09 日本電気株式会社 ディジタルpll回路
US5673295A (en) * 1995-04-13 1997-09-30 Synopsis, Incorporated Method and apparatus for generating and synchronizing a plurality of digital signals
KR0174596B1 (ko) * 1995-05-10 1999-04-01 김광호 교환시스템의 망동기제어를 위한 클럭수신회로
US5499273A (en) * 1995-05-11 1996-03-12 Motorola, Inc. Method and apparatus for symbol clock recovery from signal having wide frequency possibilities
GB9516230D0 (en) * 1995-08-08 1995-10-11 Philips Electronics Uk Ltd Method of and apparatus for symbol timing recovery
US5943378A (en) * 1996-08-01 1999-08-24 Motorola, Inc. Digital signal clock recovery
US6349399B1 (en) * 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
US6914947B2 (en) * 2001-02-28 2005-07-05 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for handling time-drift
US7889823B2 (en) * 2005-03-03 2011-02-15 Seagate Technology Llc Timing recovery in a parallel channel communication system
US10270454B2 (en) * 2016-11-29 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Method and system for clock and data recovery (CDR)
CN111786669B (zh) * 2019-04-04 2023-09-12 智原微电子(苏州)有限公司 用来进行决策反馈均衡器自适应控制的装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4584695A (en) * 1983-11-09 1986-04-22 National Semiconductor Corporation Digital PLL decoder
US4667333A (en) * 1983-12-22 1987-05-19 Motorola, Inc. Automatic clock recovery circuit
JPH0744448B2 (ja) * 1986-03-31 1995-05-15 株式会社東芝 デジタル位相同期ル−プ回路
US4686689A (en) * 1986-07-24 1987-08-11 Graham-Patten Systems, Inc. Phase-locked loop circuit
US4821297A (en) * 1987-11-19 1989-04-11 American Telephone And Telegraph Company, At&T Bell Laboratories Digital phase locked loop clock recovery scheme
US4953185A (en) * 1988-10-05 1990-08-28 Motorola Inc. Clock recovery and hold circuit for digital TDM mobile radio

Also Published As

Publication number Publication date
JP3220715B2 (ja) 2001-10-22
SG46258A1 (en) 1998-02-20
CZ256393A3 (en) 1994-03-16
GB9322404D0 (en) 1994-01-26
GB2271492B (en) 1996-03-20
GB2271492A (en) 1994-04-13
CZ285354B6 (cs) 1999-07-14
KR0127994B1 (ko) 1998-04-10
US5259005A (en) 1993-11-02
CA2102406C (en) 1998-11-24
WO1993019548A1 (en) 1993-09-30
CA2102406A1 (en) 1993-09-27

Similar Documents

Publication Publication Date Title
US5408504A (en) Symbol and frame synchronization in a TDMA system
JPH08256094A (ja) 時分割多元接続システムおよび符号分割多元接続システムの両方における記号およびフレームの同期
JP3220715B2 (ja) クロック信号を同期させる装置および方法
JPS59161146A (ja) 受信機
JP3116377B2 (ja) クロック回復回路で用いられる位相調整方法および装置
KR20010101351A (ko) 이중 검출 임계값을 사용하여 동기화를 포착하는 시스템및 방법
JP3467165B2 (ja) 適応等化器制御機能を具備する時分割多元接続(tdma)通信システム
US5255292A (en) Method and apparatus for modifying a decision-directed clock recovery system
US6266536B1 (en) System and method for dynamic overlap compensation in a simulcast network
EP4142204B1 (en) Wireless audio synchronization method, wireless audio playback device and wireless audio transceiving system
JPH09116584A (ja) 無線データ通信の復調装置
JP2011135162A (ja) タイミング相関値を用いた周波数オフセットによるデータのずれの補償
JP4070823B2 (ja) クロック再生回路及び、クロック再生回路を有する受信機
US6345067B1 (en) Clock regenerating circuit in direct spread spectrum communication system
JPH0142176B2 (ja)
US9161358B2 (en) Method and apparatus for synchronizing timing of a first station to timing of a second station for transmission of data in sequential slots of a time division multiple access channel
JP3581067B2 (ja) Afc機能の有るcdma受信機
JP3361930B2 (ja) 遅延検波回路
JPH04286235A (ja) タイミング同期回路
JPH0846652A (ja) 復調装置
JP2008522529A (ja) ディジタル遅延線中のタップ位置の管理
JPH08288971A (ja) ディジタル無線受信端末
JPH02228849A (ja) 4相位相シフトキーイング検波回路
JPH10173716A (ja) 位相検出器

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees