JPH0652122A - マルチｃｐｕシステムの負荷分散方式 - Google Patents
マルチｃｐｕシステムの負荷分散方式Info
- Publication number
- JPH0652122A JPH0652122A JP20418392A JP20418392A JPH0652122A JP H0652122 A JPH0652122 A JP H0652122A JP 20418392 A JP20418392 A JP 20418392A JP 20418392 A JP20418392 A JP 20418392A JP H0652122 A JPH0652122 A JP H0652122A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- processing
- bus
- reset
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 マルチＣＰＵシステムにおいて、複数のサブ
ラックに分散実装されている任意のＣＰＵユニットが一
本のリセット線を介してシステムリセットを行えるよう
にすること、及びシステムリセットと個別バスリセット
を分離可能とすることを目的とする。 【構成】 外部バスとサブラック内の内部バスとを接続
する共通バスバッファユニットに、リセット線の信号伝
達方向を制御する方向レジスタを設け、該方向レジスタ
に設定する方向設定データによって、リセット信号の伝
達方向を任意に設定できるようにし、任意のＣＰＵユニ
ットから他の全てのＣＰＵユニットをリセットできるよ
うにした構成である。またリセット線からリセット信号
を受信したＣＰＵユニット2-1 が、個別バス10で接続さ
れている配下の個別Ｉ／Ｏユニットに受信したリセット
信号をそのまま送出するかしないかを設定する個別バス
リセットレジスタ該ＣＰＵユニット2-1 内に設けた。
ラックに分散実装されている任意のＣＰＵユニットが一
本のリセット線を介してシステムリセットを行えるよう
にすること、及びシステムリセットと個別バスリセット
を分離可能とすることを目的とする。 【構成】 外部バスとサブラック内の内部バスとを接続
する共通バスバッファユニットに、リセット線の信号伝
達方向を制御する方向レジスタを設け、該方向レジスタ
に設定する方向設定データによって、リセット信号の伝
達方向を任意に設定できるようにし、任意のＣＰＵユニ
ットから他の全てのＣＰＵユニットをリセットできるよ
うにした構成である。またリセット線からリセット信号
を受信したＣＰＵユニット2-1 が、個別バス10で接続さ
れている配下の個別Ｉ／Ｏユニットに受信したリセット
信号をそのまま送出するかしないかを設定する個別バス
リセットレジスタ該ＣＰＵユニット2-1 内に設けた。
Description
【０００１】
【産業上の利用分野】本発明は、マルチＣＰＵシステム
における負荷分散方式に関する。制御系のコンピュータ
システムでは、処理の高速化、多量化、高信頼度化（ノ
ンストップ化）の要求に伴い、複数のＣＰＵを設けるこ
とにより並列処理や冗長化が図れるマルチＣＰＵシステ
ムが広まりつつある。
における負荷分散方式に関する。制御系のコンピュータ
システムでは、処理の高速化、多量化、高信頼度化（ノ
ンストップ化）の要求に伴い、複数のＣＰＵを設けるこ
とにより並列処理や冗長化が図れるマルチＣＰＵシステ
ムが広まりつつある。
【０００２】この場合、システム全体の処理速度を向上
させるためには各ＣＰＵに負荷を均等に処理させること
が望ましい。
させるためには各ＣＰＵに負荷を均等に処理させること
が望ましい。
【０００３】
【従来の技術】図３は本発明が適用されるマルチＣＰＵ
システムの構成図である。図３において、1-1 〜1-3 は
ＣＰＵ、2-1 〜2-３はＩ／Ｏユニット、３は共通メモ
リ、４は共通バス、５はバス調停回路である。そして各
Ｉ／Ｏユニットから全てのＣＰＵに対して、ＣＰＵに依
頼する処理の発生を通知する割込み通知線6-1 〜6-3 が
個別に設けられている。
システムの構成図である。図３において、1-1 〜1-3 は
ＣＰＵ、2-1 〜2-３はＩ／Ｏユニット、３は共通メモ
リ、４は共通バス、５はバス調停回路である。そして各
Ｉ／Ｏユニットから全てのＣＰＵに対して、ＣＰＵに依
頼する処理の発生を通知する割込み通知線6-1 〜6-3 が
個別に設けられている。
【０００４】各Ｉ／Ｏユニット2-1 〜2-３は全てのＣＰ
Ｕに対して対等の資格で従属し、何れかのＣＰＵの制御
を受けて共通バス５を介して一つのＣＰＵとの間でデー
タの送受等を行う。各ＣＰＵはＩ／Ｏユニットからの処
理要求を受けるとＩ／Ｏユニットからデータを取込み所
定の信号処理を行って共通メモリ３のデータ領域に書き
込む等の処理を行う。
Ｕに対して対等の資格で従属し、何れかのＣＰＵの制御
を受けて共通バス５を介して一つのＣＰＵとの間でデー
タの送受等を行う。各ＣＰＵはＩ／Ｏユニットからの処
理要求を受けるとＩ／Ｏユニットからデータを取込み所
定の信号処理を行って共通メモリ３のデータ領域に書き
込む等の処理を行う。
【０００５】従来のマルチＣＰＵシステムにおいて、各
ＣＰＵがＩ／Ｏユニットから要求される処理の実行を分
担する方式は以下の如くであった。Ｉ／Ｏユニットは、
処理要求が発生すると、自Ｉ／Ｏユニットの専用の割込
み通知線により全てのＣＰＵに対して処理要求発生を通
知する。各ＣＰＵはこの割込み要求を優先レベルに応じ
て受け付けるかどうかを判断し、受け付けることに決め
たＣＰＵはＩ／Ｏユニットにアクセスするために共通バ
スの使用権を獲得するべくバス使用要求をバス調停回路
５に通知して、調停を依頼する。バス調停回路５は予
め、ＣＰＵのＩＤ等から決まる優先順位に従ってバス使
用権を与える。与えられたＣＰＵは処理要求Ｉ／Ｏユニ
ットに共通バスを介してアクセスして要求された処理を
実行する。
ＣＰＵがＩ／Ｏユニットから要求される処理の実行を分
担する方式は以下の如くであった。Ｉ／Ｏユニットは、
処理要求が発生すると、自Ｉ／Ｏユニットの専用の割込
み通知線により全てのＣＰＵに対して処理要求発生を通
知する。各ＣＰＵはこの割込み要求を優先レベルに応じ
て受け付けるかどうかを判断し、受け付けることに決め
たＣＰＵはＩ／Ｏユニットにアクセスするために共通バ
スの使用権を獲得するべくバス使用要求をバス調停回路
５に通知して、調停を依頼する。バス調停回路５は予
め、ＣＰＵのＩＤ等から決まる優先順位に従ってバス使
用権を与える。与えられたＣＰＵは処理要求Ｉ／Ｏユニ
ットに共通バスを介してアクセスして要求された処理を
実行する。
【０００６】
【発明が解決しようとする課題】以上従来の処理獲得方
法では、特定のＣＰＵは割込み優先順位が高いＩ／Ｏユ
ニットからの処理要求があると、他のＣＰＵが空いてい
るにもかかわらず調停に参加する。そしてバス調停回路
は予め固定されているＣＰＵ優先順位に基づいてバス使
用権を与え、バス使用権を獲得したＣＰＵがそのとき実
行中の処理を中断して該当Ｉ／Ｏユニットからの要求を
優先して行う。
法では、特定のＣＰＵは割込み優先順位が高いＩ／Ｏユ
ニットからの処理要求があると、他のＣＰＵが空いてい
るにもかかわらず調停に参加する。そしてバス調停回路
は予め固定されているＣＰＵ優先順位に基づいてバス使
用権を与え、バス使用権を獲得したＣＰＵがそのとき実
行中の処理を中断して該当Ｉ／Ｏユニットからの要求を
優先して行う。
【０００７】従って、バス調停回路における優先度が高
いＣＰＵに割込み処理が集中し、各ＣＰＵの負荷状態に
関係なく特定のＣＰＵに負荷がかかり、結果的に全体の
処理能力が低下するという問題があった。
いＣＰＵに割込み処理が集中し、各ＣＰＵの負荷状態に
関係なく特定のＣＰＵに負荷がかかり、結果的に全体の
処理能力が低下するという問題があった。
【０００８】本発明は上記問題に鑑み創出されたもの
で、マルチＣＰＵの処理負荷を均等にＣＰＵに割当る負
荷分散方式を提供することを目的とする。
で、マルチＣＰＵの処理負荷を均等にＣＰＵに割当る負
荷分散方式を提供することを目的とする。
【０００９】
【課題を解決するための手段】図１は本発明のマルチＣ
ＰＵシステムの負荷分散方式の構成図である。上記問題
点を解決するため、本発明のマルチＣＰＵシステムの負
荷分散方式は、図１に示すように、複数のＣＰＵユニッ
ト（1-1 〜1-3)と、これらに処理を要求する複数のＩ／
Ｏユニット2-1 〜2-3 と、全ＣＰＵからアクセス可能な
共通メモリ３とが共通バス４により接続されており、各
ＣＰＵからのバス使用要求に対して調停を行うバス調停
回路５を有するマルチＣＰＵシステムにおいて、Ｉ／Ｏ
ユニットで発生する処理要求の内容をＦＩＦＯ形式で登
録する実行待ち処理キュー31を共通メモリ３上に設け、
Ｉ／Ｏからの割込みによって処理要求発生の通知を受け
たＣＰＵはバス調停回路５にバス使用要求を出した調停
を依頼し、調停に勝ったＣＰＵが処理要求の内容を、前
記実行待ち処理キュー31に書き込むことによってＩ／Ｏ
ユニットからの処理要求に対する受付けを行い、各ＣＰ
Ｕは現在実行中の処理が終了するつど、実行待ち処理キ
ュー31から、受け付け済みで未実行の処理のうち最も古
い処理の内容を取り出して実行するようにしたことを特
徴とする本発明のマルチＣＰＵシステムの負荷分散方式
により解決される。
ＰＵシステムの負荷分散方式の構成図である。上記問題
点を解決するため、本発明のマルチＣＰＵシステムの負
荷分散方式は、図１に示すように、複数のＣＰＵユニッ
ト（1-1 〜1-3)と、これらに処理を要求する複数のＩ／
Ｏユニット2-1 〜2-3 と、全ＣＰＵからアクセス可能な
共通メモリ３とが共通バス４により接続されており、各
ＣＰＵからのバス使用要求に対して調停を行うバス調停
回路５を有するマルチＣＰＵシステムにおいて、Ｉ／Ｏ
ユニットで発生する処理要求の内容をＦＩＦＯ形式で登
録する実行待ち処理キュー31を共通メモリ３上に設け、
Ｉ／Ｏからの割込みによって処理要求発生の通知を受け
たＣＰＵはバス調停回路５にバス使用要求を出した調停
を依頼し、調停に勝ったＣＰＵが処理要求の内容を、前
記実行待ち処理キュー31に書き込むことによってＩ／Ｏ
ユニットからの処理要求に対する受付けを行い、各ＣＰ
Ｕは現在実行中の処理が終了するつど、実行待ち処理キ
ュー31から、受け付け済みで未実行の処理のうち最も古
い処理の内容を取り出して実行するようにしたことを特
徴とする本発明のマルチＣＰＵシステムの負荷分散方式
により解決される。
【００１０】
【作用】Ｉ／Ｏユニットからの処理要求の受付を行うＣ
ＰＵの決定のみをバス調停で行い、処理の実行は手空き
となったＣＰＵが分担するようにしたので、各ＣＰＵに
処理が分散され全体の処理能力を向上させることができ
る。
ＰＵの決定のみをバス調停で行い、処理の実行は手空き
となったＣＰＵが分担するようにしたので、各ＣＰＵに
処理が分散され全体の処理能力を向上させることができ
る。
【００１１】
【実施例】以下添付図面により本発明の実施例を説明す
る。図１は本発明のマルチＣＰＵシステムの負荷分散方
式の構成図、図２はその処理手順を示すフローチャート
である。なお、全図を通じて同一符号は同一対象物を表
す。
る。図１は本発明のマルチＣＰＵシステムの負荷分散方
式の構成図、図２はその処理手順を示すフローチャート
である。なお、全図を通じて同一符号は同一対象物を表
す。
【００１２】本発明の特徴は、共通メモリ上に実行待ち
処理キューを設けて、Ｉ／Ｏユニットからの処理要求に
応答すべくバス調停に参加し、調停によりバス使用権を
獲得したＣＰＵが該処理要求の内容を登録する受付処理
のみを行っておき、要求処理の実行は手空きになったＣ
ＰＵが行うようにしたことにあり、其以外は図３で前述
した構成と同一であるため、説明は省略する。
処理キューを設けて、Ｉ／Ｏユニットからの処理要求に
応答すべくバス調停に参加し、調停によりバス使用権を
獲得したＣＰＵが該処理要求の内容を登録する受付処理
のみを行っておき、要求処理の実行は手空きになったＣ
ＰＵが行うようにしたことにあり、其以外は図３で前述
した構成と同一であるため、説明は省略する。
【００１３】図１において、共通バス４を介して全ての
ＣＰＵからアクセスされる共通メモリ３上に、実行待ち
処理キュー31を設ける。実行待ち処理キュー31は、処理
の内容を示すベクトル番号を記憶する処理登録エリア31
a と、該処理登録エリア内の未実行の処理の先頭のもの
のアドレスを示すスタートポインタSP、一番最後に受け
付けた処理のアドレスを示すエンドポインタEP、該実行
待ち処理キューがアクセス中であることを示す使用中フ
ラグＦとを有する制御領域エリア31b が設けられてい
る。
ＣＰＵからアクセスされる共通メモリ３上に、実行待ち
処理キュー31を設ける。実行待ち処理キュー31は、処理
の内容を示すベクトル番号を記憶する処理登録エリア31
a と、該処理登録エリア内の未実行の処理の先頭のもの
のアドレスを示すスタートポインタSP、一番最後に受け
付けた処理のアドレスを示すエンドポインタEP、該実行
待ち処理キューがアクセス中であることを示す使用中フ
ラグＦとを有する制御領域エリア31b が設けられてい
る。
【００１４】バス調停回路５は複数のＣＰＵから同時に
共通バスの使用要求があった場合には、ＣＰＵＩＤ等か
ら予め決められている所定の優先順位に従い調停を行
い、１つのＣＰＵに対してバス使用権を与える。
共通バスの使用要求があった場合には、ＣＰＵＩＤ等か
ら予め決められている所定の優先順位に従い調停を行
い、１つのＣＰＵに対してバス使用権を与える。
【００１５】次に、上記構成になるシステムにおける処
理手順を図２のフローチャートを共に用いて説明する。
システムの初期化時に、初期化を行うＣＰＵが、実行待
ち処理キューのスタートポインタSPとエンドポインタEP
を０に設定することにより初期化を行う（ＳＴＥＰ
１）。
理手順を図２のフローチャートを共に用いて説明する。
システムの初期化時に、初期化を行うＣＰＵが、実行待
ち処理キューのスタートポインタSPとエンドポインタEP
を０に設定することにより初期化を行う（ＳＴＥＰ
１）。
【００１６】システム立上げ後に、各ＣＰＵは割込み線
によってＩ／Ｏユニットからの処理要求の通知を受ける
（ＳＴＥＰ２）。割込み通知を受けたＣＰＵはその時実
行中の処理よりも今回発生したＩ／Ｏからの処理要求の
割込み優先度が高かったら、該要求Ｉ／Ｏユニットに応
答するためにバス調停回路５にバス使用要求を出す。
（ＳＴＥＰ３） バス調停回路５には、今回のＩ／Ｏ割込み要求に対して
応答を決定した複数のＣＰＵから同時にバス使用要求が
来るので所定の優先度に従ってバス使用を許可するＣＰ
Ｕを決定しシステムバスを介してその旨を該当ＣＰＵに
対して通知する（ＳＴＥＰ４）。
によってＩ／Ｏユニットからの処理要求の通知を受ける
（ＳＴＥＰ２）。割込み通知を受けたＣＰＵはその時実
行中の処理よりも今回発生したＩ／Ｏからの処理要求の
割込み優先度が高かったら、該要求Ｉ／Ｏユニットに応
答するためにバス調停回路５にバス使用要求を出す。
（ＳＴＥＰ３） バス調停回路５には、今回のＩ／Ｏ割込み要求に対して
応答を決定した複数のＣＰＵから同時にバス使用要求が
来るので所定の優先度に従ってバス使用を許可するＣＰ
Ｕを決定しシステムバスを介してその旨を該当ＣＰＵに
対して通知する（ＳＴＥＰ４）。
【００１７】処理要求の受付けで調停に勝ったＣＰＵ
は、共通バスを介して処理要求を出したＩ／Ｏユニット
にアクセスし、処理内容を共通メモリ上の実行待ち処理
キューに書き込むことによって受付処理を行う。（ＳＴ
ＥＰ５）。
は、共通バスを介して処理要求を出したＩ／Ｏユニット
にアクセスし、処理内容を共通メモリ上の実行待ち処理
キューに書き込むことによって受付処理を行う。（ＳＴ
ＥＰ５）。
【００１８】以上の如く、処理要求の受付けのみを調停
に勝ったＣＰＵが行う。この受付処理は以下の如く要求
処理内容と処理要求Ｉ／Ｏアドレスとを共通メモリの書
き込むことにより行う。
に勝ったＣＰＵが行う。この受付処理は以下の如く要求
処理内容と処理要求Ｉ／Ｏアドレスとを共通メモリの書
き込むことにより行う。
【００１９】まず、バスを獲得したＣＰＵは割込み受付
信号IACKを当該Ｉ／Ｏユニットに返送する。割込み要求
を出したＩ／Ｏユニットは、割込み受付信号IACKを受け
取ると共通バスを介して、割込みベクトルを当該ＣＰＵ
に送信する。当該ＣＰＵは共通メモリ４の使用中フラグ
Ｆを参照して、フラグが立っていないときは他のＣＰＵ
が当該エリアにアクセス中でないと認識して、当該フラ
グを“１”にセットする。そして、エンドポインタEPが
指定するアドレスに処理内容を示す割込みベクトルを書
き込むとともに、エンドポインタを１だけインクリメン
トした値に更新し、使用中フラグを“０”にセットして
バスを解放する。
信号IACKを当該Ｉ／Ｏユニットに返送する。割込み要求
を出したＩ／Ｏユニットは、割込み受付信号IACKを受け
取ると共通バスを介して、割込みベクトルを当該ＣＰＵ
に送信する。当該ＣＰＵは共通メモリ４の使用中フラグ
Ｆを参照して、フラグが立っていないときは他のＣＰＵ
が当該エリアにアクセス中でないと認識して、当該フラ
グを“１”にセットする。そして、エンドポインタEPが
指定するアドレスに処理内容を示す割込みベクトルを書
き込むとともに、エンドポインタを１だけインクリメン
トした値に更新し、使用中フラグを“０”にセットして
バスを解放する。
【００２０】以上の手順により、Ｉ／Ｏユニットに処理
要求が発生するつど、調停に勝ったＣＰＵが処理内容を
実行待ち処理キューに登録することによって該処理要求
が受付られる。
要求が発生するつど、調停に勝ったＣＰＵが処理内容を
実行待ち処理キューに登録することによって該処理要求
が受付られる。
【００２１】次に、全てのＣＰＵは処理中のジョブが終
わり手空きとなったとき（ＳＴＥＰ６）は、使用中フラ
グＦが立っていないことを確認した上で、エンドポイン
タEPとスタートポインタの値を参照して（ＳＴＥＰ
７）、その二つの数値が等しいかどうかを調べる（ＳＴ
ＥＰ８）。
わり手空きとなったとき（ＳＴＥＰ６）は、使用中フラ
グＦが立っていないことを確認した上で、エンドポイン
タEPとスタートポインタの値を参照して（ＳＴＥＰ
７）、その二つの数値が等しいかどうかを調べる（ＳＴ
ＥＰ８）。
【００２２】等しくなければ、実行待ち処理キューに、
受付済みで未だ実行されていない処理が待っていると認
識する（ＳＴＥＰ９） そして、使用中フラグが“０”であることを確認して、
使用中フラグを“１”にセットし、当該処理の内容であ
る割込みベクトル番号と処理を要求しているＩ／Ｏのア
ドレスをスタートポインタSPが指定する実行待ち登録エ
リアから読出して当該処理を起動するとともに、スター
トポインタを１だけインクリメントし、使用中フラグＦ
を“０”に戻す。（ＳＴＥＰ９） 所定に該Ｉ／Ｏユニットにアクセスして上記ＳＴＥＰ１
０で起動した指定の処理を実行する。（ＳＴＥＰ１０） このように、バス使用権調停に勝ったＣＰＵはＩ／Ｏユ
ニットからの処理要求を受付だけを行い、受付られた処
理要求は、処理を行っていないＣＰＵが順次実行するの
で、ＣＰＵの稼働状況を勘案した負荷の配分ができるた
め、特定のＣＰＵに処理が集中することがなく負荷が均
等に分散される。
受付済みで未だ実行されていない処理が待っていると認
識する（ＳＴＥＰ９） そして、使用中フラグが“０”であることを確認して、
使用中フラグを“１”にセットし、当該処理の内容であ
る割込みベクトル番号と処理を要求しているＩ／Ｏのア
ドレスをスタートポインタSPが指定する実行待ち登録エ
リアから読出して当該処理を起動するとともに、スター
トポインタを１だけインクリメントし、使用中フラグＦ
を“０”に戻す。（ＳＴＥＰ９） 所定に該Ｉ／Ｏユニットにアクセスして上記ＳＴＥＰ１
０で起動した指定の処理を実行する。（ＳＴＥＰ１０） このように、バス使用権調停に勝ったＣＰＵはＩ／Ｏユ
ニットからの処理要求を受付だけを行い、受付られた処
理要求は、処理を行っていないＣＰＵが順次実行するの
で、ＣＰＵの稼働状況を勘案した負荷の配分ができるた
め、特定のＣＰＵに処理が集中することがなく負荷が均
等に分散される。
【００２３】
【発明の効果】以上説明したように、本発明によればマ
ルチＣＰＵシステムにおいて、全てのＣＰＵの処理負荷
が均等になり、システム全体としての処理速度が向上す
るという効果がある。
ルチＣＰＵシステムにおいて、全てのＣＰＵの処理負荷
が均等になり、システム全体としての処理速度が向上す
るという効果がある。
【図１】 本発明のマルチＣＰＵシステムの負荷分散方
式の構成図
式の構成図
【図２】 実施例の処理受付・実行のフローチャート
【図３】 本発明が適用されるマルチＣＰＵシステムの
構成図
構成図
1-1 〜1-3 …ＣＰＵ、2-1 〜2-3 …Ｉ／Ｏユニット、３
…共通メモリ、31…実行待ち処理キュー、31a …処理登
録エリア、31b …制御エリア、４…共通バス、５…バス
調停回路、6-1 〜6-3 …割込み要求線
…共通メモリ、31…実行待ち処理キュー、31a …処理登
録エリア、31b …制御エリア、４…共通バス、５…バス
調停回路、6-1 〜6-3 …割込み要求線
Claims (1)
- 【請求項１】 複数のＣＰＵユニット（1-1 〜1-3)と、
これらに処理を要求する複数のＩ／Ｏユニット(2-1〜2-
3)と、全ＣＰＵからアクセス可能な共通メモリ(3) と
が、共通バス(4) により接続されており、各ＣＰＵから
のバス使用要求に対して調停を行うバス調停回路(5) を
有するマルチＣＰＵシステムにおいて、 Ｉ／Ｏユニット(2-1〜2-3)で発生する処理要求の内容を
ＦＩＦＯ形式で登録する実行待ち処理キュー(31)を共通
メモリ３上に設け、 Ｉ／Ｏユニット(2-1〜2-3)からの割込みによって処理要
求発生の通知を受けたＣＰＵ（1-1 〜1-3)はバス調停回
路５にバス使用要求を出して調停を依頼し、 調停に勝ったＣＰＵが処理要求の内容を、前記実行待ち
処理キュー(31)に書き込むことによってＩ／Ｏユニット
からの処理要求に対する受付けを行い、 各ＣＰＵは現在実行中の処理が終了するつど、実行待ち
処理キュー31から、受け付け済みで未実行の処理のうち
最も古い処理の内容を取り出して実行するようにしたこ
とを特徴とするマルチＣＰＵシステムの負荷分散方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20418392A JPH0652122A (ja) | 1992-07-31 | 1992-07-31 | マルチｃｐｕシステムの負荷分散方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20418392A JPH0652122A (ja) | 1992-07-31 | 1992-07-31 | マルチｃｐｕシステムの負荷分散方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0652122A true JPH0652122A (ja) | 1994-02-25 |
Family
ID=16486215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20418392A Withdrawn JPH0652122A (ja) | 1992-07-31 | 1992-07-31 | マルチｃｐｕシステムの負荷分散方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0652122A (ja) |
-
1992
- 1992-07-31 JP JP20418392A patent/JPH0652122A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2625589B2 (ja) | マルチプロセッサ・システム | |
| US5621897A (en) | Method and apparatus for arbitrating for a bus to enable split transaction bus protocols | |
| US5682551A (en) | System for checking the acceptance of I/O request to an interface using software visible instruction which provides a status signal and performs operations in response thereto | |
| EP0644487B1 (en) | Scalable system interrupt structure for a multiprocessing system | |
| US6141715A (en) | Method and system for avoiding live lock conditions on a computer bus by insuring that the first retired bus master is the first to resubmit its retried transaction | |
| US5257356A (en) | Method of reducing wasted bus bandwidth due to slow responding slaves in a multiprocessor computer system | |
| US5790813A (en) | Pre-arbitration system allowing look-around and bypass for significant operations | |
| EP0348654A2 (en) | Method and apparatus for increasing system throughput | |
| AU687627B2 (en) | Multiprocessor system bus protocol for optimized accessing of interleaved storage modules | |
| US20060136640A1 (en) | Apparatus and method for hardware semaphore | |
| JPH05274252A (ja) | コンピュータシステムにおけるトランザクション実行方法 | |
| US6941407B2 (en) | Method and apparatus for ordering interconnect transactions in a computer system | |
| JPH0652122A (ja) | マルチｃｐｕシステムの負荷分散方式 | |
| US7315913B2 (en) | CPU system, bus bridge, control method therefor, and computer system | |
| TW387072B (en) | Low latency first data access in a data buffered smp memory controller | |
| JP2002024007A (ja) | プロセッサシステム | |
| JPH08314850A (ja) | 計算機システムのバスブリッジ | |
| JP3360138B2 (ja) | 通信制御装置 | |
| JP3693183B2 (ja) | データ処理装置 | |
| JPS6240565A (ja) | メモリ制御方式 | |
| JPH0844661A (ja) | 情報処理装置 | |
| JP3211264B2 (ja) | 外部バス制御方式 | |
| JP2867381B2 (ja) | トランザクション処理の負荷分散方法 | |
| JP2976343B2 (ja) | 起動受け付け方法 | |
| JPS6126104B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |