JPH0652734B2 - 金属を被着するための構造および方法 - Google Patents

金属を被着するための構造および方法

Info

Publication number
JPH0652734B2
JPH0652734B2 JP2177643A JP17764390A JPH0652734B2 JP H0652734 B2 JPH0652734 B2 JP H0652734B2 JP 2177643 A JP2177643 A JP 2177643A JP 17764390 A JP17764390 A JP 17764390A JP H0652734 B2 JPH0652734 B2 JP H0652734B2
Authority
JP
Japan
Prior art keywords
layer
lift
barrier layer
etching
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2177643A
Other languages
English (en)
Other versions
JPH0346330A (ja
Inventor
ガンガーダハラ・スワニ・マハード
デヴイド・スタナソルヴイツチ
ジヨージア・ジユリオ・ヴイア
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH0346330A publication Critical patent/JPH0346330A/ja
Publication of JPH0652734B2 publication Critical patent/JPH0652734B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/058—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by depositing on sacrificial masks, e.g. using lift-off
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12389—All metal or with adjacent metals having variation in thickness
    • Y10T428/12396—Discontinuous surface component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31721—Of polyimide

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明は、金属導体を基板に被着する方法および構造に
関し、特に半導体チップ上に金属線を被着する二重張り
出し構造の平行化プロセスに関する。
Ｂ．従来の技術 現在の超大規模集積回路であるＶＬＳＩ（Very Large S
cale Integrated)回路とＵＬＳＩ（Ultra Large Scale
Integrated)回路では、幅１ミクロン未満の金属の相互
接続線を被着する必要がある。従来の技術では、幅の狭
い金属導体を被着するために、金属のリフトオフ・プロ
セスが広く採用されている。基本的な“リフトオフ”方
法は、米国特許第２５５９３８９号明細書に述べられて
いる。基本リフトオフ法の改良も、たとえば米国特許第
３８４９１３６号明細書、同第３８７３８６１号明細
書、同第４５１９８７２号明細書などにみられる。
リフトオフ法の基本的な考え方は、放射線感受性を持た
ないリフトオフ層を被着し、これに続けて無機材料の薄
膜を障壁層として被着することにある。所望のメタラジ
ー・パターンは、従来からのリソグラフィ技術によって
最上部のレジスト層に形成され、障壁層内にまでエッチ
ングされる。障壁層は、後の反応性イオン・エッチング
の間、エッチング障壁として働き、リフトオフ層を通っ
て基板に達する開口が形成される。この後、金属がスパ
ッタリングや蒸発などによって被着される。金属被着の
後、溶液への侵漬により、ベースのリフトオフ層が溶融
すなわち除去され、開口に被着された金属導体が残る。
この方法の問題点は、市販の金属被着ツールでは、金属
原子を垂直方向からのみ被着することができない点であ
る。スパッタまたは蒸発した金属イオンが、垂直方向に
対して様々な角度からリフトオフ・ステンシルの開口に
入る。その結果、リフトオフ構造の内壁に沿って金属が
付着し、望ましくない結果を生じることが多い。この問
題は“フッティング（footing）”と呼ばれる。ある種
のフッティングは、線幅が１ミクロンを越える場合は許
容できるが、線幅１ミクロン未満の場合は、リフトオフ
が難しくなり、集積回路が電気的に短絡することがあ
る。
Ｃ．発明が解決しようとする課題 本発明の目的は、線幅および間隔を狭くする場合でもフ
ッティングの悪影響をなくすために改良された金属リフ
トオフ・プロセスを提供することにある。
本発明の目的には、二重張り出し構造によって望ましく
ない金属付着をなくす並行化金属の被着方法を提供する
ことも含まれる。
Ｄ．課題を解決するための手段 本発明のこれらの目的は、他の目的を含めて、ここに示
す本発明のプロセスによって達成される。このプロセス
は、リフトオフ・ステンシルの４層構造の被着から成
る。４層構造は、酸素プラズマ中でエッチング可能なリ
フトオフ・ポリマの第１層、酸素プラズマに耐えるＨＭ
ＤＳ（ヘキサメチルジシラザン）の第１障壁層、第２リ
フトオフ層、および第２障壁層から成る。これらの層が
被着されると、フォトレジスト層が塗布され、リソグラ
フィにより、所望の金属導体パターンが形成される。各
層は次に、酸素とＣＦ４で順次にエッチングされ、二重
張り出しリフトオフ構造が得られる。次にリフトオフ構
造に対する蒸発またはスパッタリングによって金属が被
着される。金属被着に続き、ＮＭＰ（Ｎメチルピロリド
ン）などの溶剤で溶融すなわちリフトオフされる。
Ｅ．実施例 以下に述べるプロセスは、光ビーム、レーザ、Ｘ線ビー
ム、その他の放射源を平行化するものと似た原理に基づ
く。このような平行化装置（コリメータ）では、装置か
ら出た放射線ビームがすべて実質上相互に平行になるよ
うに、開口が同一直線上に配置される。これと同じ現象
は、リフトオフ・プロセスにおける金属被着にも応用で
きる。この場合、金属は、“収束”して狭い線幅で被着
される。
第１図を参照する。集積回路が形成された（図示なし）
半導体ウェハなどの基板１０は、ポリイミド層１２で覆
われる。被覆は、ポリアミック酸をスピン・コーティン
グ硬化させてポリイミドを生成することによって行われ
る。ポリイミド層１２は、酸素をエッチング・ガスとし
た反応性イオン・エッチング（ＲＩＥ）室内でエッチン
グできる。ポリイミドの厚さは、後の処理ステップで被
着される所望の金属線よりも約３０％厚くすべきであ
る。ポリイミドの代わりに、フォトレジスト層をリフト
オフ層１２として用いることもできる。フォトレジスト
の厚みもポリイミドと同程度になる。
プラズマで重合されたＨＭＤＳの障壁層１４は、約２，
０００オングストロームの厚みに被着される。ＨＭＤＳ
の障壁層１４は、酸素プラズマではエッチングできない
が、添加剤として酸素を使用した場合でも使用しない場
合でも、フッ化炭素族（ＣＦ４、Ｃ２Ｆ６、ＣＨＦ３な
ど）のいずれかのガスのプラズマでエッチングできる。
障壁層１４の上には、第２リフトオフ層１６が被着され
る。層１６はリフトオフ層１２と同一材料でよい。厚み
も同様である。リフトオフ層１６の上部には、層１４と
同一材料でよい第２障壁層１８が被着される。障壁層１
４、１８としては、同様のエッチング特性を有するＳｉ
Ｏ２、Ｓｉ３Ｎ４または樹脂ガラスを用いることも可能
である。
各層すなわちリフトオフ・ステンシルが被着された基板
１０は、パターンを形成できる状態となる。所望の放射
線感受性を持つフォトレジスト層２０が、従来のフォト
リソグラフィ法によって塗布・露光・現像される。フォ
トレジスト層２０の厚みは０．５ないし１．０ミクロン
の範囲である。
次に、このスタックの全体が、パターンの形成されたフ
ォトレジスト層２０を第１エッチング・マスクとして４
ステップでエッチングされる。最初のＲＩＥステップで
は、ＣＦ４、ＣＨＦ３、Ｃ２Ｆ６などのフッ化炭素ガス
にＯ２を添加剤として加えたもの、または加えないもの
がエッチング・ガスとして用いられる。電力、ガス流
量、および圧力は、層１８とＲＩＥ装置の型式によって
決まる。当業者であれば、これらのエッチング・パラメ
ータを、先に述べたエッチング・ステップのいずれにつ
いても最少の労力で決定できる。エッチングの終了点
は、レーザ干渉計、分光光度分析、その他一般的な手段
によって決定できる。
第２のＲＩＥステップでは、Ｏ２のみか、または２％未
満のフッ化炭素ガスとＯ２を混合したプラズマにより、
層１６が垂直方向にエッチングされる。このプラズマだ
けでは、ＨＭＤＳ層１８をほとんどエッチングしない。
第３のＲＩＥステップで行われる層１４のエッチング
は、最初のエッチング・ステップと同一であり、層１２
を処理する第４のＲＩＥステップは第２のエッチング・
ステップと同一である。
第４のエッチング・ステップに続いて、プラズマによ
り、リフトオフ層１６、１２が横方向にエッチングされ
て、第１Ｂ図に示したＨＭＤＳの二重張り出し（オーバ
ハング）構造が得られるように、酸素と高圧または高電
力によるエッチングが行われる。最終構造には２つの張
り出しが（層１８、１４に）あるため、蒸発またはスパ
ッタされた金属が被着された後に、多方向に分散する金
属原子は、層１８の第１の張り出しおよびこれと整合し
た層１４の第２の張り出しとによって遮られる。したが
って、これは、同軸の２つの開口により、幾何学的に正
確なビームを方向付けるコリメータと同等である。
第１Ｃ図を参照する。矢印２２は、金属原子の垂直方向
以外の経路を示す。金属原子は、層１８、１４の張り出
しに妨げられて、基板１０の表面には達しない。金属
は、従来の技術でよく知られているスパッタリング法ま
たは蒸発法によって被着される。
最終構造は、金属線２４と余分な金属２６が基板１０上
に被着されたもので、第１Ｃ図に示すとおりである。金
属被着の後、リフトオフ・ステンシルと余分な金属２６
は、ＮＭＰなどの溶剤でリフトオフされる。
【図面の簡単な説明】
第１図は、製造の各段階を示す断面図である。

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】金属を被着するための構造であって、 基板と、 上記基板上に被着された第１リフトオフ層と、 上記第１リフトオフ層上に被着され、エッチング特性が
    上記第１リフトオフ層とは異なる第１障壁層と、 上記第１障壁層上に被着され、エッチング特性が上記第
    １リフトオフ層と同様の第２リフトオフ層と、 上記第２リフトオフ層上に被着され、エッチング特性が
    上記第１障壁層と同様の第２障壁層とを含む、構造。
  2. 【請求項２】請求項１に記載の構造であって、上記第１
    及び第２のリフトオフ層がＯ２またはＯ２を含むプラズ
    マ中でエッチング可能な構造。
  3. 【請求項３】請求項１に記載の構造であって、上記第１
    及び第２の障壁層が、ＣＦ４、Ｃ２Ｆ６またはＣＨＦ３
    から成るグループから選択され、添加剤としてＯ２を加
    えたものか、または加えないガスのプラズマ中でエッチ
    ング可能な構造。
  4. 【請求項４】請求項１に記載の構造であって、上記第１
    リフトオフ層がポリイミドである構造。
  5. 【請求項５】請求項１に記載の構造であって、上記第２
    リフトオフ層がポリイミドである構造。
  6. 【請求項６】請求項１に記載の構造であって、上記第１
    及び第２のリフトオフ層がポリイミドである構造。
  7. 【請求項７】請求項１に記載の構造であって、上記第１
    リフトオフ層がフォトレジストである構造。
  8. 【請求項８】請求項１に記載の構造であって、上記第２
    リフトオフ層がフォトレジストである構造。
  9. 【請求項９】請求項１に記載の構造であって、上記第１
    及び第２のリフトオフ層がフォトレジストである構造。
  10. 【請求項１０】請求項１に記載の構造であって、上記第
    １障壁層が、ＨＭＤＳ、ＳｉＯ２、Ｓｉ３Ｎ４及びガラ
    ス樹脂から成るグループから選択された構造。
  11. 【請求項１１】請求項１に記載の構造であって、上記第
    ２障壁層が、ＨＭＤＳ、ＳｉＯ２、Ｓｉ３Ｎ４及びガラ
    ス樹脂から成るグループから選択された構造。
  12. 【請求項１２】金属線を基板に被着する平行化構造であ
    って、 基板と、 上記基板上に被着され、第１エッチング・ガス中でエッ
    チング可能な第１リフトオフ層と、 上記第１リフトオフ層上に被着され、第２エッチング・
    ガス中でエッチング可能な第１障壁層と、 上記第１障壁層上に被着され、エッチング特性が上記第
    １リフトオフ層と同様の第２リフトオフ層と、 上記第２リフトオフ層上に被着され、エッチング特性が
    上記第１障壁層と同様の第２障壁層とを含む、構造。
  13. 【請求項１３】金属導体を基板上に被着するプロセスで
    あって、 基板を用意するステップと、 第１リフトオフ層を上記基板上に被着するステップと、 第１障壁層を上記第１リフトオフ層上に被着するステッ
    プと、 第２リフトオフ層を上記第１障壁層上に被着するステッ
    プと、 第２障壁層を上記第２リフトオフ層上に被着するステッ
    プと、 放射線感受性を有するポリマ層を上記第２障壁層上に被
    着するステップと、 線のパターンをリソグラフィによって上記放射線感受性
    ポリマ層に形成するステップと、 第１エッチング・ガスを用いて、上記パターンを上記第
    ２障壁層にエッチングするステップと、 第２エッチング・ガスを用いて、上記パターンを上記第
    ２リフトオフ層にエッチングするステップと、 上記第１エッチング・ガスを用いて、上記パターンを上
    記第１障壁層にエッチングするステップと、 上記第２エッチング・ガスを用いて、上記パターンを上
    記第１リフトオフ層にエッチングするステップと、 金属導体を上記基板上に被着するステップと、 上記各層及び余分な金属をリフトオフするステップとを
    含む、プロセス。
JP2177643A 1989-07-06 1990-07-06 金属を被着するための構造および方法 Expired - Lifetime JPH0652734B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US350182 1989-07-06
US07/350,182 US5024896A (en) 1989-07-06 1989-07-06 Collimated metal deposition

Publications (2)

Publication Number Publication Date
JPH0346330A JPH0346330A (ja) 1991-02-27
JPH0652734B2 true JPH0652734B2 (ja) 1994-07-06

Family

ID=23375556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2177643A Expired - Lifetime JPH0652734B2 (ja) 1989-07-06 1990-07-06 金属を被着するための構造および方法

Country Status (4)

Country Link
US (1) US5024896A (ja)
EP (1) EP0406544B1 (ja)
JP (1) JPH0652734B2 (ja)
DE (1) DE69015472T2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258264A (en) * 1989-07-06 1993-11-02 International Business Machines Corporation Process of forming a dual overhang collimated lift-off stencil with subsequent metal deposition
US5320934A (en) * 1991-06-28 1994-06-14 Misium George R Bilayer photolithographic process
US5221596A (en) * 1991-09-03 1993-06-22 Motorola, Inc. Method of forming a retrograde photoresist profile
JP2951504B2 (ja) * 1992-06-05 1999-09-20 シャープ株式会社 シリル化平坦化レジスト及び平坦化方法並びに集積回路デバイスの製造方法
JP2569405Y2 (ja) * 1993-02-03 1998-04-22 池田物産株式会社 スペアタイヤカバー装置
JPH0660548U (ja) * 1993-02-03 1994-08-23 池田物産株式会社 スペアタイヤカバー装置
WO1996038026A1 (en) * 1995-05-22 1996-11-28 Dynaco Corporation Rigid-flex printed circuit boards
KR19980064444A (ko) * 1996-12-20 1998-10-07 윌리엄비.켐플러 다층 집적 회로 유전체 구조의 에칭 방법
DE19717363C2 (de) * 1997-04-24 2001-09-06 Siemens Ag Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses und Verwendung des Herstellverfahrens
US7070697B2 (en) * 2003-04-14 2006-07-04 Hitachi Global Storage Technologies Netherlands B.V. Methods of making a read sensor with use of a barrier structure for depositing materials
JP2010040616A (ja) * 2008-08-01 2010-02-18 Opnext Japan Inc 電極形成方法および半導体素子
US8233248B1 (en) * 2009-09-16 2012-07-31 Western Digital (Fremont), Llc Method and system for providing a magnetic recording transducer using a line hard mask
US8871102B2 (en) 2011-05-25 2014-10-28 Western Digital (Fremont), Llc Method and system for fabricating a narrow line structure in a magnetic recording head
US8697562B2 (en) 2011-06-23 2014-04-15 Richard L. McCreery Metal contacts for molecular device junctions and surface-diffusion-mediated deposition
US9034564B1 (en) 2013-07-26 2015-05-19 Western Digital (Fremont), Llc Reader fabrication method employing developable bottom anti-reflective coating
KR102432541B1 (ko) * 2015-09-24 2022-08-17 주식회사 기가레인 벤딩 내구성이 개선된 연성회로기판 및 그 제조방법
KR102497358B1 (ko) * 2015-09-24 2023-02-10 주식회사 기가레인 벤딩 내구성이 개선된 연성회로기판
KR102442838B1 (ko) * 2015-09-24 2022-09-15 주식회사 기가레인 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4493855A (en) * 1982-12-23 1985-01-15 International Business Machines Corporation Use of plasma polymerized organosilicon films in fabrication of lift-off masks
US4539222A (en) * 1983-11-30 1985-09-03 International Business Machines Corporation Process for forming metal patterns wherein metal is deposited on a thermally depolymerizable polymer and selectively removed
US4519872A (en) * 1984-06-11 1985-05-28 International Business Machines Corporation Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes
US4692205A (en) * 1986-01-31 1987-09-08 International Business Machines Corporation Silicon-containing polyimides as oxygen etch stop and dual dielectric coatings

Also Published As

Publication number Publication date
US5024896A (en) 1991-06-18
EP0406544B1 (en) 1994-12-28
EP0406544A2 (en) 1991-01-09
JPH0346330A (ja) 1991-02-27
DE69015472D1 (de) 1995-02-09
DE69015472T2 (de) 1995-07-20
EP0406544A3 (en) 1991-03-20

Similar Documents

Publication Publication Date Title
US4367119A (en) Planar multi-level metal process with built-in etch stop
Hatzakis Electron resists for microcircuit and mask production
US4004044A (en) Method for forming patterned films utilizing a transparent lift-off mask
JPH0346330A (ja) 金属を被着するための構造および方法
US5196376A (en) Laser lithography for integrated circuit and integrated circuit interconnect manufacture
JPH0620062B2 (ja) 半導体デバイスの製造方法
JPS6350860B2 (ja)
US4614563A (en) Process for producing multilayer conductor structure
US5258264A (en) Process of forming a dual overhang collimated lift-off stencil with subsequent metal deposition
JPS61185928A (ja) パタ−ン形成法
US6162586A (en) Method for substantially preventing footings in chemically amplified deep ultra violet photoresist layers
US4826754A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
Meier et al. Fabrication of an all-refractory circuit using lift-off with image-reversal photoresist
JP2503662B2 (ja) ドライエッチング方法
JPS60208873A (ja) ジヨセフソン接合素子の製造方法
Muller et al. Etching on silicon membranes for sub‐0.25‐μm x‐ray mask manufacturing
JP2752022B2 (ja) 微細パターン形成方法
JPS63254728A (ja) レジストパタ−ンの形成方法
JPH042183B2 (ja)
Ryan et al. Dielectric-assisted trilayer lift-off process for improved metal definition
JPH11119431A (ja) 金属パターンの形成方法
JPH02166737A (ja) 層間絶縁膜の形成方法
JPH0121617B2 (ja)
JPH0637058A (ja) ドライエッチング方法
JPH03156915A (ja) 多層レジスト法によるパターン形成方法