JPH0346330A - 金属を被着するための構造および方法 - Google Patents

金属を被着するための構造および方法

Info

Publication number
JPH0346330A
JPH0346330A JP2177643A JP17764390A JPH0346330A JP H0346330 A JPH0346330 A JP H0346330A JP 2177643 A JP2177643 A JP 2177643A JP 17764390 A JP17764390 A JP 17764390A JP H0346330 A JPH0346330 A JP H0346330A
Authority
JP
Japan
Prior art keywords
layer
lift
barrier layer
substrate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2177643A
Other languages
English (en)
Other versions
JPH0652734B2 (ja
Inventor
Gangadhara S Mathad
ガンガーダハラ・スワニ・マハード
David Stanasolovich
デヴイド・スタナソルヴイツチ
Giorgio G Via
ジヨージア・ジユリオ・ヴイア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0346330A publication Critical patent/JPH0346330A/ja
Publication of JPH0652734B2 publication Critical patent/JPH0652734B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/058—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by depositing on sacrificial masks, e.g. using lift-off
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12389—All metal or with adjacent metals having variation in thickness
    • Y10T428/12396—Discontinuous surface component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31721—Of polyimide

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、金ＩｉＥ導体を基板に被着する方法および構
造に関し、特に半導体チップ上に金属線を被着する二重
張り出し構造の平行化プロセスに関する。
Ｂ、従来の技術 現在の超大規模集積回路であるＶ　Ｌ　Ｓ　Ｉ　（Ｖｅ
ｒｙＬａｒｇｅ　５ｃａｌｅ　Ｉｎｔｅｇｒａｔｅｄ　
）回路とＵＬＳ　Ｉ（Ｕｌｔｒａ　Ｌａｒｇｅ　５ｃａ
ｌｅ　Ｉｎｔｅｇｒａｔｅｄ）回路では、幅１ミクロン
未満の金属の相互接続線を被着する必要がある。従来の
技術では１幅の狭い金属導体を被着するために、金属の
リフトオフ・プロセスが広く抹用されている。基本的な
−リフトオフ一方法は、米国特許第２５５９３８９号明
細書に述べられている。基本リフトオフ法の改良も、た
とえば米国特許第３８４９１３６号明細書、同第３８７
３８６１号明細書、同第４５１９８７２号明細書などに
みられる。
リフトオフ法の基本的な考え方は、放射線感受性を持た
ないリフトオフ層を被着し、これに続けて無機材料の薄
膜を障壁層として被着することにある。所望のメタラジ
−・パターンは、従来からのりソグラフィ技術によって
最上部のレジスト層に形成され、障壁層内にまでエツチ
ングされる。
障壁層は、後の反応性イオン・エツチングの間。
エツチング障壁として働き、リフトオフ層を通って基板
に達する開口が形成される。この後、金属がスパッタリ
ングや蒸発などによってＦｔｉｉされる。金Ｉ２！：被
着の後、溶液への侵漬により、ベースのリフトオフ層が
溶融すなわち除去され、開口に被着された金属導体が残
る。
この方法の問題点は、市販の金！Ｉｉ被着ツールでは、
金属原子を垂直方向からのみ被着することができない点
である。スパッタまたは蒸発した金属イオンが、垂直方
向に対して様々な角度からリフトオフ・ステンシルの開
口に入る。その結果、リフトオフ構造の内壁に沿って金
属が付着し、望ましくない結果を生じることが多い、こ
の問題は一フッティング（ｆｏｏｔｉｎｇ　ｌ”と呼ば
れる。ある種のフッティングは、１１幅が１ミクロンを
越える場合は許容できるが、線幅１ミクロン未満の場合
は、リフトオフが難しくなり、集積回路が電気的に短絡
することがある。
Ｃ９発明が解決しようとする課題 本発明の目的は、線幅および間隔を狭くする場合でもフ
ッティングの悪影響をなくすために改良された金属リフ
トオフ・プロセスを提供することにある。
本発明の目的には、二重張り出し構造によって望ましく
ない金属付着をなくす並行化金属の被着方法を提供する
ことも含まれる。
０１課題を解決するための手段 本発明のこれらの目的は、他の目的も含めて、ここに示
す本発明のプロセスによって達成される。このプロセス
は、リフトオフ・ステンシルの４層構造の被着から成る
。４Ｍ構造は、酸素プラズマ中でエツチング可能なリフ
トオフ・ポリマの第１層、酸素プラズマに耐えるＨＭＤ
Ｓ　（ヘキサメチルジシラザン）の第１障壁層、第２リ
フトオフ層、および第２障壁層から成る。これらの層が
被着されると、フォトレジスト層が塗布され、リソグラ
フィにより、所望の金属導体パターンが形成される。各
層は次に、酸素とＣＦ、で順次にエツチングされ、二重
張り出しリフトオフ構造か得られる０次にリフトオフ構
造に対する蒸発またはスパッタリングによって金属が被
着される。金ＩＡ：？１ｉｌｔに続き、ＮＭＰ　（Ｎメ
チルピロリドン）などの溶剤で溶融すなわちリフトオフ
される。
Ｅ、実施例 以下に述べるプロセスは、光ビーム、レーザ、ＸＭビー
ム、その他の放射源を平行化するものと似た原理に基づ
く、このような平行化装置（コリメータ）では、装置か
ら出た放射線ビームがすべて実質上相互に平行になるよ
うに、ｒＪ４０が同一直線上に配置される。これと同じ
現象は、リフトオフ・プロセスにおける金属被着にも応
用できる。
この場合、金属は、“収束゛して狭い線幅で被着される
。
第１図を参照する。集Ｍ回路が形成された（図示なし）
半導体ウェハなどの基板１０は、ポリイミド層Ｉ２で覆
われる。被覆は、ポリアミック酸をスピン・コーティン
グ硬化させてポリイミドを生成することｊこよって行わ
れる。ポリイミド層１２は、酸素をエッチング・ガスと
した反応性イオン・エツチング（ＲＩＥ）室内でエツチ
ングできる。ポリイミドの厚さは、後の処理スデップで
被着される所望の金属線よりも約３０％厚くすべきであ
る。ポリイミドの代わりに、フォトレジスト層をリフト
オフ層１２として用いることもできる。フォトレジスト
の厚みもポリイミドと同程度になる。
プラズマで重合された）ＩＭＤＳの障壁層１４は、約２
，０００オングストロームの厚みに被着される。ＨＭＤ
Ｓの障壁層１４は、酸素プラズマではエツチングできな
いが、添加剤として酸素を使用した場合でも使用しない
場合でも、フッ化炭素族（ＣＦ４．ＣｚＦａ、Ｃｌ４Ｆ
、など）のいずれかのガスのプラズマでエツチングでき
る。障壁層１４の上には、第２リフトオフ層１６が被着
される１層１６はリフトオフ層】２と同一材料でよい、
厚みも同様である。リフトオフ層１６の上部には、層１
４と同一材料でよい第２障壁層１８が被着される。障壁
層１４．１８としては、同様のエツチング特性を有する
５ｉＯｚ、５１ｓＮｓまたは樹脂ガラスを用いることち
可能である。
各層すなわちリフトオフ・ステンシルが被着された基板
１０は、パターンを形成できる状態となる。所望の放射
線感受性を持つフォトレジスト層２０が、従来のフォト
リソグラフィ法によってｑ布・露光・現像される。フｔ
トレジストＰｙ１２０の厚みは０．５ないし１．０ミク
ロンの範Ｕ１である。
次に、このスタックの全体が、パターンの形成されたフ
ォトレジスト層２０を第１エツチング・マスクとして４
ステツプでエツチングされる。最初のＲＩＥステップで
は、ＣＦ、、Ｃ）ＩＦ、、Ｃ＊　Ｆ　＠などのフッ化炭
素ガスに０．を添加剤として加えたもの、または加えな
いものがエッチング・ガスとして用いられる。電力、ガ
ス流量、および圧力は１層１８とＲｆＥ装置の型式によ
って決まる。当業者であれば、これらのエツチング・パ
ラメータを、先に述べたエツチング・ステップのいずれ
についても最少の労力で決定できる。
エツチングの終了点は、レーザ干渉計１分光光度分析、
その他−前曲な手段によって決定できる。
第２のＲＩＥステップでは、０２のみか、または２％未
満のフッ化炭素ガスと０□を混合したプラズマにより１
層１６が垂直方向にエツチングされる。このプラズマだ
けでは、）ＩＭＤｓ層１８をほとんどエツチングしない
、第３のＲＩＥスデップで行われる層１４のエツチング
は、最初のエツチング・ステップと同一であり１層１２
を処理する第４のＲＩＥスデップは第２のエツチング・
ステップと同一である。
第４のエツチング・ステップに続いて、プラズマにより
、リフトオフ層１６．１２が横方向にエツチングされて
、第１Ｂ図に示したＨ！ｌ／ＩＤＳの二重張り出しくオ
ーバハング）構造が得られるように、酸素と高圧または
高電力によるエツチングが行われる。最終構造には２つ
の張り出しが（層１８．１４に）あるため、蒸発または
スパッタされた金属が被着された後に、多方向に分散す
る金属原子は、層１８の第１の張り出しおよびこれと整
合した層１４の第２の張り出しとによって遮られる。し
たがって、これは、同軸の２つの開口により、幾何学的
に正確な光ビームを方向付けるコノメータと同等である
。
第１Ｃ図を参照する。矢印２２は、合圧原子のＬ１！１
Ｇ方向以外の経路を示す６金属原ｆ−は、ｒ１８．１４
の張り出しに妨げられて、基ｍｌＯの表面には達しない
、金属は、従来の技術でよく知られているスパッタリン
グ法または蒸発法によって被着される。
最終構造は、金属線２４と余分な金属２６が基板１０上
に被着されたもので、第１Ｃ図に示すとおりである。金
属被着の後、リフトオフ・ステンシルと余分な金属２６
は、ＮＭＰなどの溶剤でリフトオフされる。
【図面の簡単な説明】
第１図は、製造の各段階を示す断面図である。 第１図

Claims (13)

    【特許請求の範囲】
  1. （１）金属を被着するための構造であって、基板と、 上記基板上に被着された第１リフトオフ層 と、 上記第１リフトオフ層上に被着され、エッチング特性が
    上記第１リフトオフ層とは異なる第１障壁層と、 上記第１障壁層上に被着され、エッチング特性が上記第
    １リフトオフ層と同様の第２リフトオフ層と、 上記第２リフトオフ層上に被着され、エッチング特性が
    上記第１障壁層と同様の第２障壁層とを含む、構造。
  2. （２）請求項１に記載の構造であって、上記第１及び第
    ２のリフトオフ層がＯ＿２またはＯ＿２を含むプラズマ
    中でエッチング可能な構造。
  3. （３）請求項１に記載の構造であって、上記第１及び第
    ２の障壁層が、ＣＦ＿４、Ｃ＿２Ｆ＿６またはＣＨＦ＿
    ３から成るグループから選択され、添加剤としてＯ＿２
    を加えたものか、または加えないガスのプラズマ中でエ
    ッチング可能な構造。
  4. （４）請求項１に記載の構造であって、上記第１リフト
    オフ層がポリイミドである構造。
  5. （５）請求項１に記載の構造であって、上記第２リフト
    オフ層がポリイミドである構造。
  6. （６）請求項１に記載の構造であって、上記第１及び第
    ２のリフトオフ層がポリイミドである構造。
  7. （７）請求項１に記載の構造であって、上記第１リフト
    オフ層がフォトレジストである構造。
  8. （８）請求項１に記載の構造であって、上記第２リフト
    オフ層がフォトレジストである構造。
  9. （９）請求項１に記載の構造であって、上記第１及び第
    ２のリフトオフ層がフォトレジストである構造。
  10. （１０）請求項１に記載の構造であって、上記第１障壁
    層が、ＨＭＤＳ、ＳｉＯ＿２、Ｓｉ＿３Ｎ＿４及びガラ
    ス樹脂から成るグループから選択された構造。
  11. （１１）請求項１に記載の構造であって、上記第２障壁
    層が、ＨＭＤＳ、ＳｉＯ＿２、Ｓｉ＿３Ｎ＿４及びガラ
    ス樹脂から成るグループから選択された構造。
  12. （１２）金属線を基板に被着する平行化構造であって、 基板と、 上記基板上に被着され、第１エッチング・ガス中でエッ
    チング可能な第１リフトオフ層と、上記第１リフトオフ
    層上に被着され、第２エッチング・ガス中でエッチング
    可能な第１障壁層と、 上記第１障壁層上に被着され、エッチング特性が上記第
    １リフトオフ層と同様の第２リフトオフ層と、 上記第２リフトオフ層上に被着され、エッチング特性が
    上記第１障壁層と同様の第２障壁層とを含む、構造。
  13. （１３）金属導体を基板上に被着するプロセスであって
    、 基板を用意するステップと、 第１リフトオフ層を上記基板上に被着するステップと、 第１障壁層を上記第１リフトオフ層上に被着するステッ
    プと、 第２リフトオフ層を上記第１障壁層上に被着するステッ
    プと、 第２障壁層を上記第２リフトオフ層上に被着するステッ
    プと、 放射線感受性を有するポリマ層を上記第２障壁層上に被
    着するステップと、 線のパターンをリソグラフィによって上記放射線感受性
    ポリマ層に形成するステップと、 第１エッチング・ガスを用いて、上記パターンを上記第
    ２障壁層にエッチングするステップと、 第２エッチング・ガスを用いて、上記パターンを上記第
    ２リフトオフ層にエッチングするステップと、 上記第１エッチング・ガスを用いて、上記パターンを上
    記第１障壁層にエッチングするステップと、 上記第２エッチング・ガスを用いて、上記パターンを上
    記第１リフトオフ層にエッチングするステップと、 金属導体を上記基板上に被着するステップ と、 上記各層及び余分な金属をリフトオフするステップとを
    含む、プロセス。
JP2177643A 1989-07-06 1990-07-06 金属を被着するための構造および方法 Expired - Lifetime JPH0652734B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US350182 1989-07-06
US07/350,182 US5024896A (en) 1989-07-06 1989-07-06 Collimated metal deposition

Publications (2)

Publication Number Publication Date
JPH0346330A true JPH0346330A (ja) 1991-02-27
JPH0652734B2 JPH0652734B2 (ja) 1994-07-06

Family

ID=23375556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2177643A Expired - Lifetime JPH0652734B2 (ja) 1989-07-06 1990-07-06 金属を被着するための構造および方法

Country Status (4)

Country Link
US (1) US5024896A (ja)
EP (1) EP0406544B1 (ja)
JP (1) JPH0652734B2 (ja)
DE (1) DE69015472T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0660547U (ja) * 1993-02-03 1994-08-23 池田物産株式会社 スペアタイヤカバー装置
JPH0660548U (ja) * 1993-02-03 1994-08-23 池田物産株式会社 スペアタイヤカバー装置
JP2010040616A (ja) * 2008-08-01 2010-02-18 Opnext Japan Inc 電極形成方法および半導体素子

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258264A (en) * 1989-07-06 1993-11-02 International Business Machines Corporation Process of forming a dual overhang collimated lift-off stencil with subsequent metal deposition
US5320934A (en) * 1991-06-28 1994-06-14 Misium George R Bilayer photolithographic process
US5221596A (en) * 1991-09-03 1993-06-22 Motorola, Inc. Method of forming a retrograde photoresist profile
JP2951504B2 (ja) * 1992-06-05 1999-09-20 シャープ株式会社 シリル化平坦化レジスト及び平坦化方法並びに集積回路デバイスの製造方法
AU5926396A (en) * 1995-05-22 1996-12-11 Dynaco Corporation Rigid-flex printed circuit boards
KR19980064444A (ko) * 1996-12-20 1998-10-07 윌리엄비.켐플러 다층 집적 회로 유전체 구조의 에칭 방법
DE19717363C2 (de) * 1997-04-24 2001-09-06 Siemens Ag Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses und Verwendung des Herstellverfahrens
US7070697B2 (en) * 2003-04-14 2006-07-04 Hitachi Global Storage Technologies Netherlands B.V. Methods of making a read sensor with use of a barrier structure for depositing materials
US8233248B1 (en) * 2009-09-16 2012-07-31 Western Digital (Fremont), Llc Method and system for providing a magnetic recording transducer using a line hard mask
US8871102B2 (en) 2011-05-25 2014-10-28 Western Digital (Fremont), Llc Method and system for fabricating a narrow line structure in a magnetic recording head
US8697562B2 (en) 2011-06-23 2014-04-15 Richard L. McCreery Metal contacts for molecular device junctions and surface-diffusion-mediated deposition
US9034564B1 (en) 2013-07-26 2015-05-19 Western Digital (Fremont), Llc Reader fabrication method employing developable bottom anti-reflective coating
KR102497358B1 (ko) * 2015-09-24 2023-02-10 주식회사 기가레인 벤딩 내구성이 개선된 연성회로기판
KR102442838B1 (ko) * 2015-09-24 2022-09-15 주식회사 기가레인 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판
KR102432541B1 (ko) * 2015-09-24 2022-08-17 주식회사 기가레인 벤딩 내구성이 개선된 연성회로기판 및 그 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4493855A (en) * 1982-12-23 1985-01-15 International Business Machines Corporation Use of plasma polymerized organosilicon films in fabrication of lift-off masks
US4539222A (en) * 1983-11-30 1985-09-03 International Business Machines Corporation Process for forming metal patterns wherein metal is deposited on a thermally depolymerizable polymer and selectively removed
US4519872A (en) * 1984-06-11 1985-05-28 International Business Machines Corporation Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes
US4692205A (en) * 1986-01-31 1987-09-08 International Business Machines Corporation Silicon-containing polyimides as oxygen etch stop and dual dielectric coatings

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0660547U (ja) * 1993-02-03 1994-08-23 池田物産株式会社 スペアタイヤカバー装置
JPH0660548U (ja) * 1993-02-03 1994-08-23 池田物産株式会社 スペアタイヤカバー装置
JP2010040616A (ja) * 2008-08-01 2010-02-18 Opnext Japan Inc 電極形成方法および半導体素子

Also Published As

Publication number Publication date
DE69015472T2 (de) 1995-07-20
EP0406544A2 (en) 1991-01-09
JPH0652734B2 (ja) 1994-07-06
EP0406544B1 (en) 1994-12-28
DE69015472D1 (de) 1995-02-09
US5024896A (en) 1991-06-18
EP0406544A3 (en) 1991-03-20

Similar Documents

Publication Publication Date Title
JPH0346330A (ja) 金属を被着するための構造および方法
Hatzakis Electron resists for microcircuit and mask production
US4519872A (en) Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes
US5196376A (en) Laser lithography for integrated circuit and integrated circuit interconnect manufacture
JPH0583183B2 (ja)
JPS6350860B2 (ja)
US4614563A (en) Process for producing multilayer conductor structure
US5258264A (en) Process of forming a dual overhang collimated lift-off stencil with subsequent metal deposition
US5130229A (en) Multi layer thin film wiring process featuring self-alignment of vias
JPS61185928A (ja) パタ−ン形成法
JPH03261953A (ja) 微細パターンの形成方法
JPH0795509B2 (ja) レジストパタ−ンの形成方法
JPS60208873A (ja) ジヨセフソン接合素子の製造方法
Muller et al. Etching on silicon membranes for sub‐0.25‐μm x‐ray mask manufacturing
JP2503662B2 (ja) ドライエッチング方法
JPS6256947A (ja) 二層構造レジスト用平坦化層組成物
JPH081884B2 (ja) レジストパタ−ンの形成方法
KR100252757B1 (ko) 금속패턴 형성방법
JPS61219158A (ja) 半導体装置の製造方法
KR100781445B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPS6261334A (ja) パタ−ンの形成方法
KR20010083475A (ko) 미세패턴 형성방법
JPS6365642A (ja) 接続孔の形成方法
JPS6083332A (ja) 重合体パタ−ンの形成方法
JPH0320809B2 (ja)