JPH0653337A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0653337A JPH0653337A JP5138701A JP13870193A JPH0653337A JP H0653337 A JPH0653337 A JP H0653337A JP 5138701 A JP5138701 A JP 5138701A JP 13870193 A JP13870193 A JP 13870193A JP H0653337 A JPH0653337 A JP H0653337A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bpsg
- film
- semiconductor device
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/092—Manufacture or treatment of dielectric parts thereof by smoothing the dielectric parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
- H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
- H10W20/097—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by thermally treating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
- H10W20/48—Insulating materials thereof
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 高濃度の燐（Ｐ）のＢＰＳＧ使用の際、発生
する欠陥を除くための半導体装置を提供する。 【構成】 半導体基板上に導電層を形成し、前記導電層
の上部にプラズマ処理による中間層を形成した後、その
上部に層間絶縁膜にＢＰＳＧ膜を形成する工程を含む半
導体装置の製造方法である。 【効果】 これにより、導電層と層間絶縁膜の界面での
気泡生成が防がれ信頼度の高い半導体装置が製造でき
る。
する欠陥を除くための半導体装置を提供する。 【構成】 半導体基板上に導電層を形成し、前記導電層
の上部にプラズマ処理による中間層を形成した後、その
上部に層間絶縁膜にＢＰＳＧ膜を形成する工程を含む半
導体装置の製造方法である。 【効果】 これにより、導電層と層間絶縁膜の界面での
気泡生成が防がれ信頼度の高い半導体装置が製造でき
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、詳細には、層間絶縁膜であるＢＰＳＧ膜の形成の
際、層間絶縁膜と導電層との界面から発生する欠陥を取
り除くことにより信頼性を向上させた半導体装置の製造
方法に関する。
係り、詳細には、層間絶縁膜であるＢＰＳＧ膜の形成の
際、層間絶縁膜と導電層との界面から発生する欠陥を取
り除くことにより信頼性を向上させた半導体装置の製造
方法に関する。
【０００２】
【従来の技術】半導体装置（素子）の性能向上と多機能
化のためには微細化及び高集積度化が必須の要素であ
り、これは微細加工技術の発達により更に発展しつつあ
る。
化のためには微細化及び高集積度化が必須の要素であ
り、これは微細加工技術の発達により更に発展しつつあ
る。
【０００３】高集積度化は、素子自体の大きさを小さく
方法、又は一つの層に形成されていた素子を多層に分け
多層配線構造で形成する方法等により可能である。
方法、又は一つの層に形成されていた素子を多層に分け
多層配線構造で形成する方法等により可能である。
【０００４】多層配線構造では、第１配線層パターンの
上部に第２配線層パターンの形成のため配線層間に層間
絶縁膜を形成させているが、この平坦化工程が重要な工
程として浮かび上がった。
上部に第２配線層パターンの形成のため配線層間に層間
絶縁膜を形成させているが、この平坦化工程が重要な工
程として浮かび上がった。
【０００５】即ち、配線形成のための導電層及び層間絶
縁膜の形成は、先ず基板の上部に導電物質層を形成し、
形成された導電物質層を写真蝕刻工程によりパターニン
グすることにより所定の導電層を形成した後、前記導電
層の上部に層間絶縁膜を形成し平坦化工程を遂行した。
この時、層間絶縁膜の平坦化技術はＩＭＤ（inter-meta
l dielectric）工程とＩＬＤ（inter-layer dielectri
c）工程とに分類される。
縁膜の形成は、先ず基板の上部に導電物質層を形成し、
形成された導電物質層を写真蝕刻工程によりパターニン
グすることにより所定の導電層を形成した後、前記導電
層の上部に層間絶縁膜を形成し平坦化工程を遂行した。
この時、層間絶縁膜の平坦化技術はＩＭＤ（inter-meta
l dielectric）工程とＩＬＤ（inter-layer dielectri
c）工程とに分類される。
【０００６】ＩＭＤ工程は、例えばＳＯＧ膜を用いた複
合工程により行われるが、前記ＳＯＧ膜を用いた複合工
程は種々の過程を通じて複合的な技術を使用して遂行す
るので、形成された素子にクラックを誘発させる確率が
高いという問題がある。
合工程により行われるが、前記ＳＯＧ膜を用いた複合工
程は種々の過程を通じて複合的な技術を使用して遂行す
るので、形成された素子にクラックを誘発させる確率が
高いという問題がある。
【０００７】ＩＬＤ工程は、例えばＢＰＳＧを蒸着し、
８５０℃以上の温度で熱処理し、層間絶縁膜を平坦化さ
せる工程として、広い範囲で応用されている。R. A. Le
vy及びK. Nassau のSolid State Technol. p123-129, 1
986 ではＶＬＳＩ工程において、ＰＳＧとＢＰＳＧの粘
性運動（viscous behavior）に関して開示してあり、熱
による損傷を減らすために組成物の化学量論比的な成分
を最適化する道しるべを提示している。
８５０℃以上の温度で熱処理し、層間絶縁膜を平坦化さ
せる工程として、広い範囲で応用されている。R. A. Le
vy及びK. Nassau のSolid State Technol. p123-129, 1
986 ではＶＬＳＩ工程において、ＰＳＧとＢＰＳＧの粘
性運動（viscous behavior）に関して開示してあり、熱
による損傷を減らすために組成物の化学量論比的な成分
を最適化する道しるべを提示している。
【０００８】ところが、前記のような従来の平坦化工程
において、ＢＰＳＧを利用した工程は、素子の大きさが
微細化することによって低温リフロー（溶融流動の処理
温度低下）が要求されており、低温化することによって
平坦度特性が低下するという問題がある。また、ＳＯＧ
複合工程は工程自体が複雑だという問題点を持ってい
る。特にメモリにおけるビットラインのような構造にタ
ングステンを適用する場合、後続の熱処理によりタング
ステンが酸化されるなど、低抵抗の導電層と平坦度特性
の優秀な層間絶縁膜を共に形成するには様々な問題点が
ある。
において、ＢＰＳＧを利用した工程は、素子の大きさが
微細化することによって低温リフロー（溶融流動の処理
温度低下）が要求されており、低温化することによって
平坦度特性が低下するという問題がある。また、ＳＯＧ
複合工程は工程自体が複雑だという問題点を持ってい
る。特にメモリにおけるビットラインのような構造にタ
ングステンを適用する場合、後続の熱処理によりタング
ステンが酸化されるなど、低抵抗の導電層と平坦度特性
の優秀な層間絶縁膜を共に形成するには様々な問題点が
ある。
【０００９】最近では、前記の種々の問題点を考慮した
ＢＰＳＧの低温リフローによる平坦化工程が多用されて
いる。ＢＰＳＧのリフロー温度を低温化させるための方
法には、リフロー雰囲気を変える方法とＢＰＳＧ内のホ
ウ素（Ｂ）と燐（Ｐ）の濃度を増加させる方法がある。
この中で一般的に使用される方法はホウ素（Ｂ）及び燐
（Ｐ）が高濃度で含まれたＢＰＳＧ膜を利用する方法で
ある。
ＢＰＳＧの低温リフローによる平坦化工程が多用されて
いる。ＢＰＳＧのリフロー温度を低温化させるための方
法には、リフロー雰囲気を変える方法とＢＰＳＧ内のホ
ウ素（Ｂ）と燐（Ｐ）の濃度を増加させる方法がある。
この中で一般的に使用される方法はホウ素（Ｂ）及び燐
（Ｐ）が高濃度で含まれたＢＰＳＧ膜を利用する方法で
ある。
【００１０】この時、ホウ素（Ｂ）の濃度がある水準
（約４重量％）以上に増加すれば、膜形成の際、ほう酸
結晶（boric acid crystal）が形成されクラックが誘発
されるので、この濃度増加には限界がある。従って、現
在は燐（Ｐ）の濃度を増加させる技術が多用されている
が、高濃度の燐（Ｐ）を含むＢＰＳＧを使用して層間絶
縁膜を形成すれば、リフローの際、過量の燐（Ｐ）が多
結晶シリコンが存する導電層の方へ移動し、その界面部
分に気泡が形成され、後に続く熱処理過程でこの気泡は
更に大きくなる。この問題は燐（Ｐ）の濃度が高いほど
に深刻になる。
（約４重量％）以上に増加すれば、膜形成の際、ほう酸
結晶（boric acid crystal）が形成されクラックが誘発
されるので、この濃度増加には限界がある。従って、現
在は燐（Ｐ）の濃度を増加させる技術が多用されている
が、高濃度の燐（Ｐ）を含むＢＰＳＧを使用して層間絶
縁膜を形成すれば、リフローの際、過量の燐（Ｐ）が多
結晶シリコンが存する導電層の方へ移動し、その界面部
分に気泡が形成され、後に続く熱処理過程でこの気泡は
更に大きくなる。この問題は燐（Ｐ）の濃度が高いほど
に深刻になる。
【００１１】前述した高濃度の燐（Ｐ）のＢＰＳＧの使
用による気泡形成と関連した研究結果がD.S.Williams及
び E.A.Dein のJ. Electrochem.Soc,vol.134,p657-664,
1987 及びHideki Takeuchi 及びJunichi MurotoのJ. E
lectrochem.Soc,vol.131,p403-472,1984に詳細に開示さ
れている。
用による気泡形成と関連した研究結果がD.S.Williams及
び E.A.Dein のJ. Electrochem.Soc,vol.134,p657-664,
1987 及びHideki Takeuchi 及びJunichi MurotoのJ. E
lectrochem.Soc,vol.131,p403-472,1984に詳細に開示さ
れている。
【００１２】形成された気泡は後に続くコンタクト開口
部形成工程の際、気泡部分がオープンされ導電層間に短
絡を誘発し、これは結局、半導体装置（素子）の信頼性
を低下させる。
部形成工程の際、気泡部分がオープンされ導電層間に短
絡を誘発し、これは結局、半導体装置（素子）の信頼性
を低下させる。
【００１３】図１Ａ乃至１Ｃは高濃度の燐（Ｐ）のＢＰ
ＳＧを使用した従来の方法による平坦化工程の順序図で
ある。このように高濃度の燐（Ｐ）のＢＰＳＧ膜を利用
した従来の平坦化工程及びこれによる問題点を、添付し
た図１を参照して更に詳細に説明すれば次の通りであ
る。
ＳＧを使用した従来の方法による平坦化工程の順序図で
ある。このように高濃度の燐（Ｐ）のＢＰＳＧ膜を利用
した従来の平坦化工程及びこれによる問題点を、添付し
た図１を参照して更に詳細に説明すれば次の通りであ
る。
【００１４】図１Ａに示したように、半導体基板１上に
第１層間絶縁膜２、例えばＢＰＳＧ膜を形成した後、不
純物を含む多結晶シリコン３とタングステンシリサイド
（ＷＳｉ）４からなる導電物質層を形成し、写真蝕刻工
程により前記導電物質層を所定のパターンにパターニン
グして導電層１２、例えばビット線を形成する。
第１層間絶縁膜２、例えばＢＰＳＧ膜を形成した後、不
純物を含む多結晶シリコン３とタングステンシリサイド
（ＷＳｉ）４からなる導電物質層を形成し、写真蝕刻工
程により前記導電物質層を所定のパターンにパターニン
グして導電層１２、例えばビット線を形成する。
【００１５】通常、前記導電層１２を溶融点の比較的高
い多結晶シリコンやタングステンシリサイドで形成する
場合には、ＢＰＳＧ膜の蒸着及びリフロー工程により平
坦化させ、また、溶融点の低いアルミニウムで前記導電
層１２を形成する場合にはＳＯＧ複合工程等、同室内継
続(In-situ) 蒸着及び蝕刻工程により平坦化させてい
る。
い多結晶シリコンやタングステンシリサイドで形成する
場合には、ＢＰＳＧ膜の蒸着及びリフロー工程により平
坦化させ、また、溶融点の低いアルミニウムで前記導電
層１２を形成する場合にはＳＯＧ複合工程等、同室内継
続(In-situ) 蒸着及び蝕刻工程により平坦化させてい
る。
【００１６】次いで、前記導電層１２の全面に第２層間
絶縁膜として燐（Ｐ）が高濃度で含まれたＢＰＳＧ膜６
を形成し、熱処理して平坦化する。
絶縁膜として燐（Ｐ）が高濃度で含まれたＢＰＳＧ膜６
を形成し、熱処理して平坦化する。
【００１７】次に、図１Ｂに示した通り、集積度増加に
より深化された段差を解決するために、前記ＢＰＳＧ膜
６の上に第３層間絶縁膜７としてＢＰＳＧ膜を形成す
る。平坦化層を二層に形成する理由は、単一層の場合、
下部構造物の表面屈曲を完全に排除できず、その形態を
反復する傾向があるので、普通二層、或いは三層に形成
し最上部を平坦にする。
より深化された段差を解決するために、前記ＢＰＳＧ膜
６の上に第３層間絶縁膜７としてＢＰＳＧ膜を形成す
る。平坦化層を二層に形成する理由は、単一層の場合、
下部構造物の表面屈曲を完全に排除できず、その形態を
反復する傾向があるので、普通二層、或いは三層に形成
し最上部を平坦にする。
【００１８】そして、形成された気泡１０は、この連続
して行われる層間絶縁膜の製造工程の際、熱処理が重複
されながら気泡１０による欠陥を更に誘発する。
して行われる層間絶縁膜の製造工程の際、熱処理が重複
されながら気泡１０による欠陥を更に誘発する。
【００１９】その後、図１Ｃに示したように、所定の領
域にコンタクト開口部８を形成する。
域にコンタクト開口部８を形成する。
【００２０】前述した従来の方法でのように、導電層１
２の上部に高濃度の燐（Ｐ）のＢＰＳＧを蒸着した後、
熱処理を行えば、図１Ａに示したように、ＢＰＳＧ内の
過多な燐（Ｐ）イオンが前記ＢＰＳＧ膜６と導電層１２
との界面で気泡（bubble）１０を生成し、後に続く熱処
理工程により、この気泡１０は図１Ｂに示したように更
に大きくなる。
２の上部に高濃度の燐（Ｐ）のＢＰＳＧを蒸着した後、
熱処理を行えば、図１Ａに示したように、ＢＰＳＧ内の
過多な燐（Ｐ）イオンが前記ＢＰＳＧ膜６と導電層１２
との界面で気泡（bubble）１０を生成し、後に続く熱処
理工程により、この気泡１０は図１Ｂに示したように更
に大きくなる。
【００２１】このように気泡１０が形成されると、後に
続くコンタクト開口部８形成工程の際、気泡１０部分が
オープンされ（図１Ｃ参照）、導電層間の短絡(short)
が誘発されて半導体装置（素子）の信頼性を低下させ
る。
続くコンタクト開口部８形成工程の際、気泡１０部分が
オープンされ（図１Ｃ参照）、導電層間の短絡(short)
が誘発されて半導体装置（素子）の信頼性を低下させ
る。
【００２２】
【発明が解決しようとする課題】本発明の目的は、特に
層間絶縁膜として一番広く用いられているＢＰＳＧ膜
が、集積度の増加に従い低温リフローによって形成され
ることにより、高濃度の燐（Ｐ）のＢＰＳＧを使用して
形成する際に伴う前記欠陥を防ぐことにより、信頼性の
高い半導体装置の製造方法を提供することである。
層間絶縁膜として一番広く用いられているＢＰＳＧ膜
が、集積度の増加に従い低温リフローによって形成され
ることにより、高濃度の燐（Ｐ）のＢＰＳＧを使用して
形成する際に伴う前記欠陥を防ぐことにより、信頼性の
高い半導体装置の製造方法を提供することである。
【００２３】
【課題を解決するための手段】前記目的を達成するため
に本発明では、半導体基板上に導電層を形成する段階
と、前記導電層の上部にプラズマ処理による中間層を形
成する段階と、前記中間層の上部に層間絶縁膜として高
濃度の燐（Ｐ）を含むＢＰＳＧ膜を形成する段階とを含
む半導体装置の製造方法であって、前記中間層が、以後
形成される高濃度の燐（Ｐ）のＢＰＳＧ層間絶縁膜によ
る気泡形成を抑制することを特徴とする半導体装置の製
造方法を提供する。
に本発明では、半導体基板上に導電層を形成する段階
と、前記導電層の上部にプラズマ処理による中間層を形
成する段階と、前記中間層の上部に層間絶縁膜として高
濃度の燐（Ｐ）を含むＢＰＳＧ膜を形成する段階とを含
む半導体装置の製造方法であって、前記中間層が、以後
形成される高濃度の燐（Ｐ）のＢＰＳＧ層間絶縁膜によ
る気泡形成を抑制することを特徴とする半導体装置の製
造方法を提供する。
【００２４】特に、前記中間層がバッファー層として後
続熱処理工程でＢＰＳＧ化し、湿式蝕刻比が既存のＢＰ
ＳＧと類似した膜が望ましいが、更に望ましくはＰＥ−
ＳｉＨ4 酸化膜(plasma enhanced-SiH4 oxide layer)で
あり、この厚さは４００乃至７００オングストロームに
する。ＰＥ−ＳｉＨ4 酸化膜はＳｉＨ4 をプラズマ処理
することにより酸化膜を形成したものである。
続熱処理工程でＢＰＳＧ化し、湿式蝕刻比が既存のＢＰ
ＳＧと類似した膜が望ましいが、更に望ましくはＰＥ−
ＳｉＨ4 酸化膜(plasma enhanced-SiH4 oxide layer)で
あり、この厚さは４００乃至７００オングストロームに
する。ＰＥ−ＳｉＨ4 酸化膜はＳｉＨ4 をプラズマ処理
することにより酸化膜を形成したものである。
【００２５】前述した本発明の目的は、前記中間層とし
て前記導電層の上部にプラズマを利用した表面処理をす
ることにより窒化膜を形成し、その上部にＢＰＳＧ膜を
形成する工程を含む半導体装置の製造方法によっても達
成される。
て前記導電層の上部にプラズマを利用した表面処理をす
ることにより窒化膜を形成し、その上部にＢＰＳＧ膜を
形成する工程を含む半導体装置の製造方法によっても達
成される。
【００２６】この時、前記表面処理をＮ2 プラズマ、Ｎ
2 ＋ＮＨ3 プラズマ、Ｎ2 Ｏプラズマ処理の中のいずれ
か一つで遂行するのが好ましい。
2 ＋ＮＨ3 プラズマ、Ｎ2 Ｏプラズマ処理の中のいずれ
か一つで遂行するのが好ましい。
【００２７】本発明の一実施例でのように導電層とＢＰ
ＳＧ膜の間にバッファー層を形成させれば、熱処理工程
中にバッファー層でＢＰＳＧ膜からの過量の燐（Ｐ）を
吸収しバッファー層の内部に拡散させるので燐（Ｐ）濃
度が減る効果がある。
ＳＧ膜の間にバッファー層を形成させれば、熱処理工程
中にバッファー層でＢＰＳＧ膜からの過量の燐（Ｐ）を
吸収しバッファー層の内部に拡散させるので燐（Ｐ）濃
度が減る効果がある。
【００２８】そして、本発明の他の実施例でのように導
電層の上部をプラズマ処理することによって、導電層の
上部がプラズマにより窒化され薄い窒化膜を形成するの
で、導電層とＢＰＳＧ膜が直接的に接触することを防ぎ
気泡の形成を抑制する。
電層の上部をプラズマ処理することによって、導電層の
上部がプラズマにより窒化され薄い窒化膜を形成するの
で、導電層とＢＰＳＧ膜が直接的に接触することを防ぎ
気泡の形成を抑制する。
【００２９】特に導電層が多結晶ポリシリコン層、タン
グステンシリサイド層、或いは多結晶シリコンとタング
ステンシリサイド層から作られるポリサイド層のいずれ
か一つである場合に、気泡の形成が深刻になる点を鑑み
る時、本発明の方法は導電層が前記層の中のいずれか一
つである場合に特に優れた効果が得られる。
グステンシリサイド層、或いは多結晶シリコンとタング
ステンシリサイド層から作られるポリサイド層のいずれ
か一つである場合に、気泡の形成が深刻になる点を鑑み
る時、本発明の方法は導電層が前記層の中のいずれか一
つである場合に特に優れた効果が得られる。
【００３０】
【作用】導電層とＢＰＳＧ膜の間に中間層（バッファー
層）を形成させたり、導電層の上部をプラズマ処理する
ことにより高濃度の燐（Ｐ）のＢＰＳＧ使用による欠陥
が防止できる。
層）を形成させたり、導電層の上部をプラズマ処理する
ことにより高濃度の燐（Ｐ）のＢＰＳＧ使用による欠陥
が防止できる。
【００３１】
【実施例】以下、添付した図面に基づき本発明を詳細に
説明する。
説明する。
【００３２】本発明の第１実施例として導電層の上部に
バッファー層を形成させることにより導電層と層間絶縁
膜の界面から生成される気泡を除く方法を添付した図２
Ａ、２Ｂ、２Ｃを参照して説明する。
バッファー層を形成させることにより導電層と層間絶縁
膜の界面から生成される気泡を除く方法を添付した図２
Ａ、２Ｂ、２Ｃを参照して説明する。
【００３３】図２Ａは、半導体基板１の上部に第１層間
絶縁膜を形成し、その上部に導電層を形成させた後、得
られた結果物の上部に中間層であるバッファー層を形成
させたものである。
絶縁膜を形成し、その上部に導電層を形成させた後、得
られた結果物の上部に中間層であるバッファー層を形成
させたものである。
【００３４】半導体基板１の上部に第１層間絶縁膜とし
てＢＰＳＧ膜２を形成した後、その上に不純物を含むポ
リシリコン３とタングステンシリサイド４を順次に蒸着
し、パターニングして導電層であるビット線１２を形成
する。次いで前記結果物の全面にバッファー層としてＰ
Ｅ−ＳｉＨ4 酸化膜５を４００乃至７００オングストロ
ームの厚さで形成する。膜の厚さが４００オングストロ
ームより薄ければバッファー層による効果が少なく、７
００オングストロームより厚ければ以後形成されるコン
タクト開口部の側面に凹凸が形成される等の不良が発生
するおそれあるので望ましくない。更に望ましくは５０
０オングストロームの厚さで形成する。
てＢＰＳＧ膜２を形成した後、その上に不純物を含むポ
リシリコン３とタングステンシリサイド４を順次に蒸着
し、パターニングして導電層であるビット線１２を形成
する。次いで前記結果物の全面にバッファー層としてＰ
Ｅ−ＳｉＨ4 酸化膜５を４００乃至７００オングストロ
ームの厚さで形成する。膜の厚さが４００オングストロ
ームより薄ければバッファー層による効果が少なく、７
００オングストロームより厚ければ以後形成されるコン
タクト開口部の側面に凹凸が形成される等の不良が発生
するおそれあるので望ましくない。更に望ましくは５０
０オングストロームの厚さで形成する。
【００３５】図２Ｂは、前記で形成された中間層である
バッファー層の上部に第３層間絶縁膜を形成させたもの
である。
バッファー層の上部に第３層間絶縁膜を形成させたもの
である。
【００３６】前記ＰＥ−ＳｉＨ4 酸化膜５の上部にＢＰ
ＳＧを蒸着した後８００℃〜９００℃、好ましくは８５
０℃の温度で約３０分間熱処理をして、第２層間絶縁膜
としてＢＰＳＧ膜６を形成した後、前記ＢＰＳＧ膜６上
にＢＰＳＧを蒸着し、再び熱処理を行い第３層間絶縁膜
としてＢＰＳＧ膜７を形成する。このようにＰＥ−Ｓｉ
Ｈ4 酸化膜をバッファー層として形成した後、熱処理を
反復して遂行すれば、バッファー層として使用されたＰ
Ｅ−ＳｉＨ4 酸化膜５がＢＰＳＧ化され、この湿式蝕刻
比が第３層間絶縁膜として使用されたＢＰＳＧ膜７の湿
式蝕刻比とほぼ類似する。これは熱処理が反復されなが
らＢＰＳＧ膜内の過多な燐（Ｐ）イオンがバッファー層
により吸収されるためである。
ＳＧを蒸着した後８００℃〜９００℃、好ましくは８５
０℃の温度で約３０分間熱処理をして、第２層間絶縁膜
としてＢＰＳＧ膜６を形成した後、前記ＢＰＳＧ膜６上
にＢＰＳＧを蒸着し、再び熱処理を行い第３層間絶縁膜
としてＢＰＳＧ膜７を形成する。このようにＰＥ−Ｓｉ
Ｈ4 酸化膜をバッファー層として形成した後、熱処理を
反復して遂行すれば、バッファー層として使用されたＰ
Ｅ−ＳｉＨ4 酸化膜５がＢＰＳＧ化され、この湿式蝕刻
比が第３層間絶縁膜として使用されたＢＰＳＧ膜７の湿
式蝕刻比とほぼ類似する。これは熱処理が反復されなが
らＢＰＳＧ膜内の過多な燐（Ｐ）イオンがバッファー層
により吸収されるためである。
【００３７】図２Ｃは、所定の領域に層間絶縁膜を蝕刻
しコンタクト開口部８を形成して得られた結果物を示
す。
しコンタクト開口部８を形成して得られた結果物を示
す。
【００３８】結局、所定の領域に前述した通り形成され
た第３層間絶縁膜７、第２層間絶縁膜６、バッファー層
５及び第１層間絶縁膜２を順次に蝕刻し、コンタクト開
口部８を形成する時、層間絶縁膜間の蝕刻比の差による
コンタクト内壁に凹凸形態の欠陥がなく、図２Ｃに示し
たように、きれいなプロファイルが得られる。
た第３層間絶縁膜７、第２層間絶縁膜６、バッファー層
５及び第１層間絶縁膜２を順次に蝕刻し、コンタクト開
口部８を形成する時、層間絶縁膜間の蝕刻比の差による
コンタクト内壁に凹凸形態の欠陥がなく、図２Ｃに示し
たように、きれいなプロファイルが得られる。
【００３９】そして、導電層、即ち、ビット線１２と高
濃度の燐（Ｐ）のＢＰＳＧ膜６の間にバッファー層５を
形成することにより、ビット線１２と高濃度の燐（Ｐ）
のＢＰＳＧ膜６の界面での気泡形成が防げる。
濃度の燐（Ｐ）のＢＰＳＧ膜６の間にバッファー層５を
形成することにより、ビット線１２と高濃度の燐（Ｐ）
のＢＰＳＧ膜６の界面での気泡形成が防げる。
【００４０】次に、本発明の第２実施例として、導電層
の上部をプラズマ表面処理し、導電層の上部に窒化膜を
形成することにより、高濃度の燐（Ｐ）のＢＰＳＧ使用
による気泡形成を防止した例を図３Ａ、３Ｂ、３Ｃを参
考にして説明する。
の上部をプラズマ表面処理し、導電層の上部に窒化膜を
形成することにより、高濃度の燐（Ｐ）のＢＰＳＧ使用
による気泡形成を防止した例を図３Ａ、３Ｂ、３Ｃを参
考にして説明する。
【００４１】図３Ａは、通常の方法により半導体基板上
に第１層間絶縁膜、導電層を形成し本発明の方法に従い
導電層の上部をプラズマ表面処理する工程を示す図面で
ある。
に第１層間絶縁膜、導電層を形成し本発明の方法に従い
導電層の上部をプラズマ表面処理する工程を示す図面で
ある。
【００４２】先ず、半導体基板１上に、第１層間絶縁膜
としてＢＰＳＧ膜２を形成した後、その上に不純物を含
むポリシリコン３とタングステンシリサイド４を各々５
００オングストロームと１５００オングストロームの厚
さで順次に蒸着し、パターニングして導電層１２を形成
する。次いで前記導電層１２表面をＮ2 ＋ＮＨ3 プラズ
マ処理１５するが、この時、Ｎ2 ＋ＮＨ3 プラズマ処理
条件は、処理時間が４５０秒〜６００秒、望ましくは５
００秒、圧力２torr〜３torr、望ましくは２．５torr、
ＲＦパワー３５０Ｗ〜４００Ｗ、望ましくは４００Ｗ、
温度３５０℃〜４５０℃、望ましくは４００℃、スペー
ス３００mils〜４００mils、望ましくは３５０mils、Ｎ
Ｈ3 流量は７００CCM 〜８００CCM 、好ましくは７５０
CCM 、Ｎ2 流量は２０００CCM 〜２３００CCM 、望まし
くは２２００CCM にする。
としてＢＰＳＧ膜２を形成した後、その上に不純物を含
むポリシリコン３とタングステンシリサイド４を各々５
００オングストロームと１５００オングストロームの厚
さで順次に蒸着し、パターニングして導電層１２を形成
する。次いで前記導電層１２表面をＮ2 ＋ＮＨ3 プラズ
マ処理１５するが、この時、Ｎ2 ＋ＮＨ3 プラズマ処理
条件は、処理時間が４５０秒〜６００秒、望ましくは５
００秒、圧力２torr〜３torr、望ましくは２．５torr、
ＲＦパワー３５０Ｗ〜４００Ｗ、望ましくは４００Ｗ、
温度３５０℃〜４５０℃、望ましくは４００℃、スペー
ス３００mils〜４００mils、望ましくは３５０mils、Ｎ
Ｈ3 流量は７００CCM 〜８００CCM 、好ましくは７５０
CCM 、Ｎ2 流量は２０００CCM 〜２３００CCM 、望まし
くは２２００CCM にする。
【００４３】このようなプラズマ処理により、プラズマ
中の活性窒素イオンと導電層に含まれる多量のシリコン
（Ｓｉ）が反応して窒化シリコン（ＳｉＮ、Ｓｉ3 Ｎ4
等の混合物）を形成する。このような反応は、シリコン
以外の導電物質、窒素以外のプラズマイオンでも予想さ
れることである。
中の活性窒素イオンと導電層に含まれる多量のシリコン
（Ｓｉ）が反応して窒化シリコン（ＳｉＮ、Ｓｉ3 Ｎ4
等の混合物）を形成する。このような反応は、シリコン
以外の導電物質、窒素以外のプラズマイオンでも予想さ
れることである。
【００４４】図３Ｂは、表面処理された導電層の上部に
第２層間絶縁膜及び第３層間絶縁膜を形成させた構造を
示す。
第２層間絶縁膜及び第３層間絶縁膜を形成させた構造を
示す。
【００４５】導電層１２を表面処理した後、得られた結
果物全面にＢＰＳＧを蒸着し、約８５０℃でリフローさ
せ第２層間絶縁膜としてＢＰＳＧ膜６を形成する。その
後に再びＢＰＳＧを蒸着し、熱処理して第３層間絶縁膜
としてＢＰＳＧ膜７を形成する。
果物全面にＢＰＳＧを蒸着し、約８５０℃でリフローさ
せ第２層間絶縁膜としてＢＰＳＧ膜６を形成する。その
後に再びＢＰＳＧを蒸着し、熱処理して第３層間絶縁膜
としてＢＰＳＧ膜７を形成する。
【００４６】図３Ｃは、前記で形成された各層間絶縁膜
を順次に蝕刻し、所望の位置にコンタクト開口部を形成
した結果物を示す。
を順次に蝕刻し、所望の位置にコンタクト開口部を形成
した結果物を示す。
【００４７】所定の領域の前記第３層間絶縁膜７、第２
層間絶縁膜６及び第１層間絶縁膜２を順次に蝕刻しコン
タクト開口部８を形成するが、図３Ｃに示した通りコン
タクト内壁に欠陥のないきれいなプロファイルが得られ
る。
層間絶縁膜６及び第１層間絶縁膜２を順次に蝕刻しコン
タクト開口部８を形成するが、図３Ｃに示した通りコン
タクト内壁に欠陥のないきれいなプロファイルが得られ
る。
【００４８】本発明の第２実施例により導電層の上部を
表面処理する時、前記のようなＮ2＋ＮＨ3 プラズマ処
理の代わりにＮ2 Ｏ、Ｎ2 等を利用したプラズマ処理を
行っても同一にＢＰＳＧ気泡の形成を防げる効果が得ら
れる。
表面処理する時、前記のようなＮ2＋ＮＨ3 プラズマ処
理の代わりにＮ2 Ｏ、Ｎ2 等を利用したプラズマ処理を
行っても同一にＢＰＳＧ気泡の形成を防げる効果が得ら
れる。
【００４９】図４Ａ及び４Ｂはそれぞれ従来の方法とプ
ラズマ表面処理を実施した本発明の第２実施例により半
導体装置を形成する際、ＢＰＳＧ気泡の発生有無を示す
基板上に形成された微細なパターンを表す写真であり、
ＳＥＭ写真として２０．０kVの電圧を印加して得られた
もので、３０，０００倍の拡大である。従来の方法とし
ては本発明の第２実施例と同一の導電層上にＢＰＳＧを
蒸着しＮ2 雰囲気下、８５０℃で３０分間リフローさ
せ、後続熱処理はＮ2 雰囲気下、９００℃で３０分間３
回遂行した結果生成された気泡の様態である。
ラズマ表面処理を実施した本発明の第２実施例により半
導体装置を形成する際、ＢＰＳＧ気泡の発生有無を示す
基板上に形成された微細なパターンを表す写真であり、
ＳＥＭ写真として２０．０kVの電圧を印加して得られた
もので、３０，０００倍の拡大である。従来の方法とし
ては本発明の第２実施例と同一の導電層上にＢＰＳＧを
蒸着しＮ2 雰囲気下、８５０℃で３０分間リフローさ
せ、後続熱処理はＮ2 雰囲気下、９００℃で３０分間３
回遂行した結果生成された気泡の様態である。
【００５０】写真を通じて従来の方法により半導体装置
を製造した場合には、図４Ａに示した通り気泡が形成さ
れたことが確かめられるが、本発明の第２実施例に従い
導電層を表面処理して半導体装置を製造した場合には、
図４Ｂに示したように気泡が発生しないのが確かめられ
る。
を製造した場合には、図４Ａに示した通り気泡が形成さ
れたことが確かめられるが、本発明の第２実施例に従い
導電層を表面処理して半導体装置を製造した場合には、
図４Ｂに示したように気泡が発生しないのが確かめられ
る。
【００５１】
【発明の効果】上述のように本発明によれば、低温平坦
化工程のための高濃度の燐（Ｐ）のＢＰＳＧ膜形成の際
に、導電層とＢＰＳＧ膜の間にバッファー層を形成した
り導電層を表面処理することにより導電層とＢＰＳＧ膜
の界面での高濃度の燐（Ｐ）のＢＰＳＧ使用による気泡
生成の欠陥を除き半導体装置の信頼性向上が図れる。
化工程のための高濃度の燐（Ｐ）のＢＰＳＧ膜形成の際
に、導電層とＢＰＳＧ膜の間にバッファー層を形成した
り導電層を表面処理することにより導電層とＢＰＳＧ膜
の界面での高濃度の燐（Ｐ）のＢＰＳＧ使用による気泡
生成の欠陥を除き半導体装置の信頼性向上が図れる。
【図１】 高濃度の燐（Ｐ）のＢＰＳＧを使用し、従来
の方法による平坦化工程の順序図である。
の方法による平坦化工程の順序図である。
【図２】 本発明の第１実施例による平坦化工程の順序
図である。
図である。
【図３】 本発明の第２実施例による平坦化工程の順序
図である。
図である。
【図４】 基板上に形成された微細なパターンを表す写
真で、図４Ａは従来の方法による平坦化工程を遂行し製
造された配線層であり、図４Ｂは本発明の方法による平
坦化工程を遂行し製造された配線層であり、共にＳＥＭ
写真（３０，０００倍拡大）である。
真で、図４Ａは従来の方法による平坦化工程を遂行し製
造された配線層であり、図４Ｂは本発明の方法による平
坦化工程を遂行し製造された配線層であり、共にＳＥＭ
写真（３０，０００倍拡大）である。
１…半導体基板、 ２…ＢＰＳＧ
膜（第１層間絶縁膜）、３…ポリシリコン、
４…タングステンシリサイド、５…酸化膜
（バッファー層）、 ６…ＢＰＳＧ膜（第２層
間絶縁膜）、７…ＢＰＳＧ膜（第３層間絶縁膜）、
８…コンタクト開口部、１０…気泡、
１２…導電層（ビット線）。
膜（第１層間絶縁膜）、３…ポリシリコン、
４…タングステンシリサイド、５…酸化膜
（バッファー層）、 ６…ＢＰＳＧ膜（第２層
間絶縁膜）、７…ＢＰＳＧ膜（第３層間絶縁膜）、
８…コンタクト開口部、１０…気泡、
１２…導電層（ビット線）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鄭 佑仁 大韓民国京畿道水原市長安區亭子洞 番地 なし 東信アパート209棟113號 (72)発明者 林 榮振 大韓民国ソウル特別市中浪區面牧３洞461 −25番地 (72)発明者 金 圓周 大韓民国京畿道水原市勸善區梅灘洞 番地 なし 三星１次アパート１棟1305號 (72)発明者 洪 鎭基 大韓民国京畿道水原市勸善區梅灘２洞 22 −13番地 (72)発明者 姜 亘遠 大韓民国ソウル特別市松坡區可樂洞 番地 なし 美隆アパート103棟708號
Claims (7)
- 【請求項１】 半導体基板上に導電層を形成する段階
と、 前記導電層の上部にプラズマ処理による中間層を形成す
る段階と、 前記中間層の上部に層間絶縁膜として高濃度の燐（Ｐ）
を含むＢＰＳＧ膜を形成する段階と、 前記中間層が以後形成される高濃度の燐（Ｐ）を含むＢ
ＰＳＧ層間絶縁膜での気泡形成を抑制することを特徴と
する半導体装置の製造方法。 - 【請求項２】 前記導電層が多結晶シリコン層、タング
ステンシリサイド層及び多結晶シリコン層とタングステ
ンシリサイド層よりなるポリサイド層からなる群より選
択された少なくとも一つであることを特徴とする請求項
１記載の半導体装置の製造方法。 - 【請求項３】 前記中間層がプラズマ酸化膜或いはプラ
ズマ窒化膜であることを特徴とする請求項１又は２項記
載の半導体装置の製造方法。 - 【請求項４】 前記中間層がバッファー層としてＰＥ−
ＳｉＨ4 酸化膜であることを特徴とする請求項３記載の
半導体装置の製造方法。 - 【請求項５】 前記ＰＥ−ＳｉＨ4 酸化膜の厚さが４０
０乃至７００オングストロームであることを特徴とする
請求項４記載の半導体装置の製造方法。 - 【請求項６】 前記中間層がＮ2 プラズマ、Ｎ2 ＋ＮＨ
3 プラズマおよびＮ2 Ｏプラズマからなる群より選択さ
れた少なくとも一つにより表面処理して形成される窒化
膜であることを特徴とする請求項３記載の半導体装置の
製造方法。 - 【請求項７】 前記ＢＰＳＧ膜がＢＰＳＧを蒸着しリフ
ローさせた後、後に続く熱処理工程が付加され形成され
たことを特徴とする請求項６記載の半導体装置の製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920010069A KR960002073B1 (ko) | 1992-06-10 | 1992-06-10 | 반도체 장치의 제조방법 |
| KR92P10069 | 1992-06-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653337A true JPH0653337A (ja) | 1994-02-25 |
Family
ID=19334487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5138701A Pending JPH0653337A (ja) | 1992-06-10 | 1993-06-10 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5444026A (ja) |
| JP (1) | JPH0653337A (ja) |
| KR (1) | KR960002073B1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5780364A (en) * | 1994-12-12 | 1998-07-14 | Micron Technology, Inc. | Method to cure mobile ion contamination in semiconductor processing |
| US5716890A (en) * | 1996-10-18 | 1998-02-10 | Vanguard International Semiconductor Corporation | Structure and method for fabricating an interlayer insulating film |
| US5773361A (en) * | 1996-11-06 | 1998-06-30 | International Business Machines Corporation | Process of making a microcavity structure and applications thereof |
| US5913131A (en) * | 1996-11-14 | 1999-06-15 | Advanced Micro Devices, Inc. | Alternative process for BPTEOS/BPSG layer formation |
| US6069069A (en) * | 1996-12-16 | 2000-05-30 | Chartered Semiconductor Manufacturing, Ltd. | Method for planarizing a low dielectric constant spin-on polymer using nitride etch stop |
| US5801097A (en) * | 1997-03-10 | 1998-09-01 | Vanguard International Semiconductor Corporation | Thermal annealing method employing activated nitrogen for forming nitride layers |
| KR100234379B1 (ko) | 1997-06-10 | 1999-12-15 | 윤종용 | 비트라인의 산화를 방지하기 위한 반도체 메모리장치의 제조방법 |
| US6225209B1 (en) * | 1998-05-16 | 2001-05-01 | United Microelectronics Corp. | Method of fabricating crack resistant inter-layer dielectric for a salicide process |
| US6023327A (en) * | 1998-08-10 | 2000-02-08 | Advanced Micro Devices, Inc. | System and method for detecting defects in an interlayer dielectric of a semiconductor device |
| US6177802B1 (en) | 1998-08-10 | 2001-01-23 | Advanced Micro Devices, Inc. | System and method for detecting defects in an interlayer dielectric of a semiconductor device using the hall-effect |
| US6734564B1 (en) * | 1999-01-04 | 2004-05-11 | International Business Machines Corporation | Specially shaped contact via and integrated circuit therewith |
| US8889507B2 (en) | 2007-06-20 | 2014-11-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | MIM capacitors with improved reliability |
| US9018097B2 (en) | 2012-10-10 | 2015-04-28 | International Business Machines Corporation | Semiconductor device processing with reduced wiring puddle formation |
| CN104716030B (zh) * | 2013-12-12 | 2018-03-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
| CN104716029B (zh) * | 2013-12-12 | 2017-12-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697660B2 (ja) * | 1985-03-23 | 1994-11-30 | 日本電信電話株式会社 | 薄膜形成方法 |
| JPS6484644A (en) * | 1987-09-28 | 1989-03-29 | Oki Electric Ind Co Ltd | Manufacture of semiconductor element |
| US5275972A (en) * | 1990-02-19 | 1994-01-04 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor integrated circuit device including the self-aligned formation of a contact window |
| US4997790A (en) * | 1990-08-13 | 1991-03-05 | Motorola, Inc. | Process for forming a self-aligned contact structure |
| US5094984A (en) * | 1990-10-12 | 1992-03-10 | Hewlett-Packard Company | Suppression of water vapor absorption in glass encapsulation |
| US5117273A (en) * | 1990-11-16 | 1992-05-26 | Sgs-Thomson Microelectronics, Inc. | Contact for integrated circuits |
| US5268333A (en) * | 1990-12-19 | 1993-12-07 | Samsung Electronics Co., Ltd. | Method of reflowing a semiconductor device |
| KR930009593B1 (ko) * | 1991-01-30 | 1993-10-07 | 삼성전자 주식회사 | 고집적 반도체 메모리장치 및 그 제조방법(HCC Cell) |
| JP3308556B2 (ja) * | 1991-05-08 | 2002-07-29 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5200358A (en) * | 1991-11-15 | 1993-04-06 | At&T Bell Laboratories | Integrated circuit with planar dielectric layer |
-
1992
- 1992-06-10 KR KR1019920010069A patent/KR960002073B1/ko not_active Expired - Fee Related
-
1993
- 1993-06-10 US US08/074,761 patent/US5444026A/en not_active Expired - Lifetime
- 1993-06-10 JP JP5138701A patent/JPH0653337A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR940001322A (ko) | 1994-01-11 |
| US5444026A (en) | 1995-08-22 |
| KR960002073B1 (ko) | 1996-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6410984B1 (en) | Conductive structure in an integrated circuit | |
| US6284644B1 (en) | IMD scheme by post-plasma treatment of FSG and TEOS oxide capping layer | |
| US5656556A (en) | Method for fabricating planarized borophosphosilicate glass films having low anneal temperatures | |
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| US5827778A (en) | Method of manufacturing a semiconductor device using a silicon fluoride oxide film | |
| JPH0653337A (ja) | 半導体装置の製造方法 | |
| JP3315287B2 (ja) | 半導体装置及びその製造方法 | |
| US6159835A (en) | Encapsulated low resistance gate structure and method for forming same | |
| US6455891B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6734104B2 (en) | Method of manufacturing a semiconductor device and a semiconductor device | |
| KR100252039B1 (ko) | 자기정렬 콘택홀 형성방법 | |
| JP2008010824A (ja) | 半導体メモリ素子の製造方法 | |
| US6184113B1 (en) | Method of manufacturing a gate electrode in a semiconductor device | |
| JPH0917869A (ja) | 半導体素子の金属配線間絶縁膜の製造方法 | |
| JPH07254607A (ja) | 集積回路及びその製造方法 | |
| JP3543504B2 (ja) | 半導体装置の製造方法 | |
| KR100367735B1 (ko) | 집적 회로의 배선 구조 및 그 제조 방법 | |
| KR100695431B1 (ko) | 반도체 소자의 컨택홀 형성방법 | |
| JP3065395B2 (ja) | 半導体素子の製造方法 | |
| KR100224788B1 (ko) | 반도체 소자의 제조방법 | |
| KR100357223B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100305206B1 (ko) | 반도체 소자의 금속층간 절연막 형성 방법 | |
| JPH0955424A (ja) | 多層配線の形成方法 | |
| JP2000049340A (ja) | 半導体装置及びその製造方法 | |
| JP2002184858A (ja) | 半導体素子の製造方法 |