JPH0917869A - 半導体素子の金属配線間絶縁膜の製造方法 - Google Patents

半導体素子の金属配線間絶縁膜の製造方法

Info

Publication number
JPH0917869A
JPH0917869A JP8152660A JP15266096A JPH0917869A JP H0917869 A JPH0917869 A JP H0917869A JP 8152660 A JP8152660 A JP 8152660A JP 15266096 A JP15266096 A JP 15266096A JP H0917869 A JPH0917869 A JP H0917869A
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor device
metal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8152660A
Other languages
English (en)
Other versions
JP2857369B2 (ja
Inventor
Lee Sung-Mo
▲スン▼茂 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH0917869A publication Critical patent/JPH0917869A/ja
Application granted granted Critical
Publication of JP2857369B2 publication Critical patent/JP2857369B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/052—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein
    • H10W20/0523—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein by irradiating with ultraviolet or particle radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H10P14/6512—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials by exposure to a gas or vapour
    • H10P14/6514—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials by exposure to a gas or vapour by exposure to a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6927—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/038—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers covering conductive structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/096—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by contacting with gases, liquids or plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/098—Manufacture or treatment of dielectric parts thereof by filling between adjacent conductive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】 【課題】 本発明の半導体素子の金属配線間絶縁膜の製
造方法はＯ3 −ＴＥＯＳ膜を形成して絶縁層内部にボイ
ドが形成されたり膜質が悪化されることを防止するもの
である。 【解決手段】 金属配線となる導電パターンを絶縁膜上
に形成した後にその配線構造の表面をプラズマ処理し、
その後、たとえばＳｉＨ4 −Ｎ2 Ｏ混合ガスを用いた屈
折率１．４７以上のＳｉ過含有酸化膜を配線構造の全表
面に形成し、この酸化膜上にＯ3 −ＴＥＯＳ膜を形成し
て金属配線間の絶縁膜を完成したため、Ｏ3 −ＴＥＯＳ
膜の成長速度が向上し、内部でのボイド等の生成が防止
される等の膜質向上が図られ、絶縁膜の再現性が向上し
工程収率及び素子動作の信頼性を向上させることができ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の金属配
線間絶縁膜の製造方法に関し、特に金属配線間に絶縁膜
が形成される時、基板上にパターンニングした表面をプ
ラズマ処理し、プラズマ誘導（ｐｌａｓｍａ ｅｎｈａ
ｎｃｅｄ）化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐｏ
ｒ ｄｅｐｏｓｉｔｉｏｎ；以下ＰＥＣＶＤと称する）
方法で第１金属間絶縁膜を形成し、その絶縁膜上部にＯ
3 −ＴＥＯＳ膜のような第２絶縁膜を形成した半導体素
子の金属配線間絶縁膜の製造方法に関する。
【０００２】
【従来の技術】半導体素子の高集積化に伴いゲート電極
やビットライン等の導電配線の幅が減縮しているが、導
電配線の幅がＮ分の１に減縮すると電気抵抗がＮ倍に増
加され半導体素子の動作速度を落とす問題点がある。
【０００３】一般に半導体素子のゲートやビットライン
等に用いられる導電配線では主にドーピングされた多結
晶シリコン層を用い、これは面抵抗が約３０〜７０Ω／
ｃｍ2 程度であり、コンタクト抵抗が一つのコンタクト
当り約３０〜７０Ω／ｃｍ2程度である。
【０００４】このように高い面抵抗及びコンタクト抵抗
は素子の動作速度を落とす問題があるが、これら抵抗を
減少させるため多結晶シリコン層上に金属−シリサイド
膜が積層されているサリサイド（ｓａｌｉｃｉｄｅ；ｓ
ｅｌｆ−ａｌｉｇｎｅｄ ｓｉｌｉｃｉｄｅ）構造とし
て選択的金属膜堆積方法で導電配線の上部にのみ金属シ
リサイド膜や選択的金属膜を形成する方法が知られてい
る。
【０００５】例えば、多結晶シリコン層パターンの上側
にＴｉ（チタン）シリサイドやＷ（タングステン）を選
択的に形成する方法によれば、面抵抗は約５Ω／ｃｍ2
となり、コンタクト抵抗はコンタクト当り約３Ω／ｃｍ
2 以下に著しく減少する。これにより素子の動作時間遅
延を抑制することができ、高集積化が可能となる。
【０００６】また、多結晶シリコン層を有しない金属配
線としても従来はＡ１（アルミニウム）やその合金を主
に用いたが、Ａ１より高温での安全性が優れ、金属配線
厚さを薄く形成することができ、平坦化が容易なＷが用
いられる場合もある。
【０００７】従来技術による半導体素子の金属配線間絶
縁膜の製造工程図を図１Ａ乃至図１Ｃに示す。ここでは
その一例としてＷ配線を挙げる。
【０００８】先ず、図示されていないが、シリコンウェ
ーハとなった半導体基板上に素子分離酸化膜とＭＯＳト
ランジスタとキャパシター及びビットラインを形成し、
構造の全表面に絶縁膜（１）を形成する。
【０００９】次いで、絶縁膜（１）上に障壁金属層のＴ
ｉ層（２）とＴｉＮ層（３）を逐次に形成し、ＴｉＮ層
（３）上にＣＶＤ方法でＷ層（４）を形成した後、Ｗ層
（４）上にＷ層（４）のパターンニングのための露光工
程時の乱反射を防止するためのＴｉＮからなる反射防止
膜（５）を形成する。
【００１０】その後、通常の写真エッチング方法で反射
防止膜（５）からＴｉ層（２）まで順次湿式又は、乾式
エッチングして反射防止膜（５）パターンからＴｉ層
（２）パターンまでの導電パターンで構成される金属配
線を形成する（図１参照）。
【００１１】その次に、構造の全表面に通常のＣＶＤ方
法で酸化膜（６）を１０００オングストローム程度の厚
さに形成し、酸化膜（６）の表面をＡｒやＮ2 ガスプラ
ズマ中に露出させ表面を損傷させて電荷を発生させる。
この工程は後に形成される平坦化層との界面特性の向上
のための工程である（図２参照）。
【００１２】その後、表面が損傷した酸化膜（６）上に
Ｏ3 −ＴＥＯＳ膜（７）を形成し、これを流動させ半導
体素子の金属配線間絶縁膜の製造工程を完了する（図３
参照）。
【００１３】上記のような従来技術による半導体素子の
金属配線間絶縁膜の製造方法は金属配線の表面に酸化膜
を形成し、酸化膜の表面をプラズマ処理して損傷させた
後、平坦化膜であるＯ3 −ＴＥＯＳ膜を形成するが、Ｏ
3 −ＴＥＯＳ膜が下部層に対する依存性が高く下部層の
種類や状態により成長速度が異なり、膜内に多量のボイ
ドが形成されたり、流動性が悪化したりして、素子の再
現性が落ち、工程収率及び素子動作の信頼性が落下する
問題点がある。
【００１４】さらに、金属配線がＡ１ではなくＷ配線で
ある場合にはＯ3 −ＴＥＯＳ膜の成長速度がさらに落
ち、膜質が悪化する問題点がある。
【００１５】
【発明が解決しようとする課題】本発明は上記のような
問題点を解決するためのものであり、本発明の目的は金
属配線をパターンニングした後、全表面をプラズマ処理
して損傷させ、ＣＶＤ酸化膜とＯ3 −ＴＥＯＳ膜を全表
面に形成して絶縁層の内部にボイドが形成されたり膜質
が悪化することを防止し、再現性が優れ工程収率及び素
子動作の信頼性を向上させることができる半導体素子の
金属配線間絶縁膜の製造方法を提供することにある。
【００１６】
【課題を解決するための手段】このような目的を達成す
るための本発明による半導体素子の金属配線間絶縁膜製
造方法の特徴は、半導体基板上に絶縁膜を形成する工程
と、絶縁膜上に金属配線を形成する工程と、この金属配
線をプラズマ処理する工程と、絶縁膜および金属配線の
露出した全表面にシリコン酸化膜を形成する工程と、シ
リコン酸化膜上にＯ3 −ＴＥＯＳ膜を形成する工程とを
備えることにある。
【００１７】本発明による金属配線間絶縁膜の製造方法
では、半導体基板上に形成された絶縁膜として酸化膜又
は、ＢＰＳＧ系列膜を用いることができる。金属配線の
プラズマ処理としてＮ2 ガスプラズマ処理を用いること
ができる。また、過シリコン酸化膜は、ＳｉＨ4 −Ｎ2
Ｏ混合ガスを用いて形成し、屈折率が１．４７以上であ
る酸化膜とすることが望ましい。
【００１８】
【発明の実施の形態】以下、本発明の一実施形態による
半導体素子の金属配線間絶縁膜の製造方法に関し添付図
面を参照して詳細に説明する。
【００１９】図４乃至７は、本発明による半導体素子の
金属配線間絶縁膜の製造工程図で、Ｗ配線の例である。
【００２０】先ず、図示されていないが、シリコンウェ
ーハでなる半導体基板上に素子分離のための素子分離酸
化膜を形成して活性領域を定義し、ゲート電極とソース
／ドレイン電極等で構成されるＭＯＳトランジスタとキ
ャパシター及びビットライン等を形成して素子構造を完
成し、この素子構造の全表面に酸化膜やＢ．Ｐ．Ｓ．Ｇ
（Ｂｏｒｏ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌ
ａｓｓ；以下ＢＰＳＧと称する）等の材質でなる絶縁膜
（１）を形成する。
【００２１】次いで、絶縁膜（１）上に金属配線のスパ
ークや不純物拡散を防止するための障壁金属層であるＴ
ｉ層（２）とＴｉＮ層（３）をスパッタリング等の方法
で形成し、ＴｉＮ層（３）上にＣＶＤ方法でＷ層（４）
を形成する。
【００２２】その後、Ｗ層（４）のパターンニングのた
めの露光工程時の光の乱反射を防止するためＴｉＮでな
る反射防止膜（５）をスパッタリング方法でＷ層（４）
上に形成した後、通常の写真エッチング方法で反射防止
膜（５）からＴｉ層（２）まで順次湿式又は乾式エッチ
ングして反射防止膜（５）パターンと、Ｗ層（４）パタ
ーン、ＴｉＮ層（３）パターン及びＴｉ層（２）パター
ンで構成される金属配線を形成する（図４参照）。
【００２３】その次に、反射防止膜（５）パターンと、
Ｗ層（４）パターン、ＴｉＮ層（３）パターン及びＴｉ
層（２）パターンと絶縁膜（１）の露出している表面を
Ａｒプラズマで処理する。本発明者の実験結果によれ
ば、プラズマ処理の条件は上下２種類の周波数を印加す
る二重周波数（ｄｕａｌ ｆｒｅｑｕｅｎｃｙ）方式
で、高周波数は２００〜４００Ｗ（ワット）、低周波数
は５０Ｗ以上のパワーとし、２５℃以上の温度で、１０
秒以上実施すると、後続積層されるＯ3 −ＴＥＯＳ絶縁
膜の膜質が優秀になる。また、ＡｒでないＮ2 ガスプラ
ズマで処理しても同様な効果を得ることができる（図５
参照）。
【００２４】その後、この配線構造の全表面にプラズマ
誘導（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ）ＣＶＤ（以
下、ＰＥＣＶＤと称する）方法でＳｉＨ4 −Ｎ2 Ｏ混合
ガスを用いて屈折率が１．４７以上のＳｉ原子を過含有
する酸化膜（８）を、１０００オングストローム以上の
厚さに形成する。ここで、酸化膜の屈折率は通常のＣＶ
Ｄ酸化膜の屈折率が１．４５程度であることを考慮すれ
ば、屈折率が高いほど後続積層膜の膜質が向上すること
を実験結果により知ることができた（図６参照）。
【００２５】その次に、酸化膜（８）上にＯ3 −ＴＥＯ
Ｓ膜（７）を５０００オングストローム以上の厚さに形
成し、平坦化させて金属配線間絶縁膜形成工程を完了す
る（図７参照）。
【００２６】本実施形態ではＷ配線を例に挙げたが、Ｏ
3 −ＴＥＯＳ膜の膜質が比較的悪化しにくいＡ１配線で
も本発明の思想を適用することができるのは勿論であ
る。
【００２７】
【発明の効果】以上説明したように、本発明による半導
体素子の金属配線間絶縁膜の製造方法によると、金属配
線でなる導電パターンを絶縁膜上に形成した後にその配
線構造の表面をプラズマで処理した後、たとえばＳｉＨ
4 −Ｎ2 Ｏ混合ガスを用いた屈折率１．４７以上のＳｉ
過含有酸化膜を構造の全表面に形成し、酸化膜上にＯ3
−ＴＥＯＳ膜を形成して金属配線の間の絶縁膜を完成し
たので、Ｏ3 −ＴＥＯＳ膜の成長速度が向上し、内部で
のボイド等の生成が防止できる等の膜質向上が図られ、
絶縁膜の再現性が向上し工程収率及び素子動作の信頼性
を向上させることができる利点がある。
【図面の簡単な説明】
【図１】従来技術による半導体素子の金属配線間絶縁膜
の製造工程図。
【図２】従来技術による半導体素子の金属配線間絶縁膜
の製造工程図。
【図３】従来技術による半導体素子の金属配線間絶縁膜
の製造工程図。
【図４】本発明の一実施形態による半導体素子の金属配
線間絶縁膜の製造工程図。
【図５】本発明の一実施形態による半導体素子の金属配
線間絶縁膜の製造工程図。
【図６】本発明の一実施形態による半導体素子の金属配
線間絶縁膜の製造工程図。
【図７】本発明の一実施形態による半導体素子の金属配
線間絶縁膜の製造工程図。
【符号の説明】
１…絶縁膜、２…Ｔｉ層、３…ＴｉＮ層、４…Ｗ層、５
…反射防止膜、６…酸化膜、７…Ｏ3 −ＴＥＯＳ膜、８
…過シリコン酸化膜

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に絶縁膜を形成する工程
    と、 前記絶縁膜上に金属配線を形成する工程と、 前記金属配線をプラズマ処理する工程と、 前記絶縁膜および金属配線の露出した全表面に過シリコ
    ン酸化膜を形成する工程と、 前記酸化膜上に第２絶縁膜を形成する工程とを備える半
    導体素子の金属配線間絶縁膜の製造方法。
  2. 【請求項２】 前記絶縁膜が、酸化膜またはＢＰＳＧ系
    列膜であることを特徴とする請求項１記載の半導体素子
    の金属配線間絶縁膜の製造方法。
  3. 【請求項３】 前記金属配線が、障壁金属層とＷ層及び
    反射防止膜の積層構造で形成されることを特徴とする請
    求項１記載の半導体素子の金属配線間絶縁膜の製造方
    法。
  4. 【請求項４】 前記金属配線が、障壁金属層とＡｌ層で
    形成されることを特徴とする請求項１記載の半導体素子
    の金属配線間絶縁膜の製造方法。
  5. 【請求項５】 前記プラズマ処理工程が二重周波数（ｄ
    ｕａｌ ｆｒｅｑｕｅｎｃｙ）方式で、高周波数は２０
    ０〜４００Ｗ、低周波数は５０Ｗ以上のパワーにして、
    ２５℃以上の温度で１０秒以上行うＡｒプラズマ処理を
    含むことを特徴とする請求項１記載の半導体素子の金属
    配線間絶縁膜の製造方法。
  6. 【請求項６】 前記プラズマが、Ｎ2 ガスプラズマであ
    ることを特徴とする請求項１記載の半導体素子の金属配
    線間絶縁膜の製造方法。
  7. 【請求項７】 前記過シリコン酸化膜を、ＰＥＣＶＤ方
    法でＳｉＨ4 −Ｎ2Ｏ混合ガスを用いて屈折率が１．４
    ７以上である酸化膜に形成することを特徴とする請求項
    １記載の半導体素子の金属配線間絶縁膜の製造方法。
  8. 【請求項８】 前記過シリコン酸化膜を、１０００オン
    グストローム以上の厚さに形成することを特徴とする請
    求項１または５記載の半導体素子の金属配線間絶縁膜の
    製造方法。
  9. 【請求項９】 前記第２絶縁膜を、５０００オングスト
    ローム以上の厚さに形成することを特徴とする請求項１
    記載の半導体素子の金属配線間絶縁膜の製造方法。
  10. 【請求項１０】 前記第２絶縁膜は、Ｏ3 −ＴＥＯＳ膜
    を含むことを特徴とする請求項１記載の半導体素子の金
    属配線間絶縁膜の製造方法。
JP8152660A 1995-06-28 1996-06-13 半導体素子の金属配線間絶縁膜の製造方法 Expired - Fee Related JP2857369B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR95-17677 1995-06-28
KR1019950017677A KR0159016B1 (ko) 1995-06-28 1995-06-28 반도체소자의 금속배선간 절연막의 제조방법

Publications (2)

Publication Number Publication Date
JPH0917869A true JPH0917869A (ja) 1997-01-17
JP2857369B2 JP2857369B2 (ja) 1999-02-17

Family

ID=19418451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8152660A Expired - Fee Related JP2857369B2 (ja) 1995-06-28 1996-06-13 半導体素子の金属配線間絶縁膜の製造方法

Country Status (5)

Country Link
US (1) US6060382A (ja)
JP (1) JP2857369B2 (ja)
KR (1) KR0159016B1 (ja)
CN (1) CN1056468C (ja)
TW (1) TW297924B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355983B2 (en) * 1997-05-20 2002-03-12 Texas Instruments Incorporated Surface modified interconnects
US20010055868A1 (en) 1998-05-22 2001-12-27 Madan Sudhir K. Apparatus and method for metal layer streched conducting plugs
TW469619B (en) * 1998-05-26 2001-12-21 Winbond Electronics Corp Structure and manufacturing method for metal line
KR100278657B1 (ko) 1998-06-24 2001-02-01 윤종용 반도체장치의금속배선구조및그제조방법
KR100549333B1 (ko) * 1998-10-02 2006-04-06 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법
KR20030000964A (ko) * 2001-06-27 2003-01-06 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR100675895B1 (ko) * 2005-06-29 2007-02-02 주식회사 하이닉스반도체 반도체소자의 금속배선구조 및 그 제조방법
KR102402761B1 (ko) 2015-10-30 2022-05-26 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01124221A (ja) * 1987-11-09 1989-05-17 Nec Corp 半導体装置の製造方法
JPH06132542A (ja) * 1992-10-20 1994-05-13 Mitsubishi Electric Corp 半導体装置
JPH07115135A (ja) * 1993-10-18 1995-05-02 Toshiba Corp 半導体装置の製造方法
JPH07142471A (ja) * 1993-11-15 1995-06-02 Sony Corp 酸化膜の成膜方法及び酸化膜成膜装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089442A (en) * 1990-09-20 1992-02-18 At&T Bell Laboratories Silicon dioxide deposition method using a magnetic field and both sputter deposition and plasma-enhanced cvd
JPH05308107A (ja) * 1991-07-01 1993-11-19 Sumitomo Electric Ind Ltd 半導体装置及びその製作方法
JPH0770534B2 (ja) * 1993-01-11 1995-07-31 日本電気株式会社 半導体装置の製造方法
US5403780A (en) * 1993-06-04 1995-04-04 Jain; Vivek Method enhancing planarization etchback margin, reliability, and stability of a semiconductor device
JPH0766287A (ja) * 1993-08-23 1995-03-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01124221A (ja) * 1987-11-09 1989-05-17 Nec Corp 半導体装置の製造方法
JPH06132542A (ja) * 1992-10-20 1994-05-13 Mitsubishi Electric Corp 半導体装置
JPH07115135A (ja) * 1993-10-18 1995-05-02 Toshiba Corp 半導体装置の製造方法
JPH07142471A (ja) * 1993-11-15 1995-06-02 Sony Corp 酸化膜の成膜方法及び酸化膜成膜装置

Also Published As

Publication number Publication date
CN1056468C (zh) 2000-09-13
KR0159016B1 (ko) 1999-02-01
KR970003630A (ko) 1997-01-28
US6060382A (en) 2000-05-09
TW297924B (ja) 1997-02-11
JP2857369B2 (ja) 1999-02-17
CN1143261A (zh) 1997-02-19

Similar Documents

Publication Publication Date Title
JP3245104B2 (ja) フッ素による金属劣化に対する耐性を改善する方法
US5688718A (en) Method of CVD TiN barrier layer integration
JP4145998B2 (ja) 半導体装置のゲート電極形成方法
JPH07211668A (ja) 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法
TW311249B (en) Multi-layered tungsten depositions for contact hole filling
JPH0653337A (ja) 半導体装置の製造方法
JPH0917869A (ja) 半導体素子の金属配線間絶縁膜の製造方法
JP3027946B2 (ja) 半導体装置およびその製造方法
JPH088347B2 (ja) 室温で生成しうる銅−半導体複合体及びその形成方法
JP3015738B2 (ja) 半導体装置の製造方法
US6107190A (en) Method of fabricating semiconductor device
JP3661366B2 (ja) 半導体装置及びその製造方法
JP3102555B2 (ja) 半導体装置の製造方法
US5946599A (en) Method of manufacturing a semiconductor IC device
JP3160811B2 (ja) 半導体素子の配線形成方法
JPH11111842A (ja) 多層配線構造およびその製造方法
JPH1146000A (ja) 薄膜トランジスタおよびその製造方法
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
JPH08274099A (ja) 配線形成法
JP2000133712A (ja) 半導体装置の製造方法
JP3419564B2 (ja) Ｄｒａｍの製造方法及び半導体装置の製造方法
KR100518220B1 (ko) 반도체 소자의 비트라인 형성방법
KR0144927B1 (ko) 폴리사이드와 폴리사이드간의 접촉창 및 그 형성방법
JPH09293781A (ja) 半導体装置の製造方法
JP2000164706A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071127

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081127

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091127

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091127

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101127

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101127

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111127

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111127

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees