JPH0955424A

JPH0955424A - 多層配線の形成方法

Info

Publication number: JPH0955424A
Application number: JP7204488A
Authority: JP
Inventors: Namisato Akiba; 波里秋庭
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-08-10
Filing date: 1995-08-10
Publication date: 1997-02-25

Abstract

(57)【要約】【課題】自己整合コンタクト（ＳＡＣ）形成におい
て、コンタクト・ホール１４開口時のオフセットＳｉＯ
ｘ膜６や第１サイドウォール７の削れを防止し、中層配
線と上層配線とを隔てる絶縁膜の絶縁耐圧を確保する。【解決手段】層間絶縁膜１０にコンタクト・ホール１
４を開口する際のエッチング停止膜として、不純物含有
ポリシリコン膜９を用いる。エッチング停止膜としてＳ
ｉｘＮｙ膜を用いた従来例と比べ、層間絶縁膜１０と不
純物含有ポリシリコン膜９の異方性エッチング時の下地
選択性が向上する。エッチング終了後は、導電性を有す
る不純物含有ポリシリコン膜９の加工端面９ａを覆うご
とくＳｉＯｘ膜からなるサイドウォール状の封止パター
ン１５ａを形成し、後工程でコンタクト・ホール１４に
埋め込まれるビット線引出し電極との間の導通を防止す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は主としてメモリ、ゲ
ート・アレイ等の高集積化半導体デバイスに採用される
多層配線の形成方法に関し、特にいわゆる自己整合（セ
ルフアライン）コンタクト構造を高精度に形成する方法
に関する。

【０００２】

【従来の技術】ＶＬＳＩ，ＵＬＳＩといった近年の高集
積化半導体デバイスにおいては、チップ上で配線部分の
占める面積が増大しており、特にメモリやゲート・アレ
イにおいてこの傾向が顕著となっている。このようなデ
バイスでは、配線間隔の縮小のみでチップ面積の縮小化
を図ることにはもはや限界があり、絶縁膜を介しながら
配線を上下方向に幾層にも積み上げる多層配線の採用に
より問題の解決を図っている。

【０００３】多層配線においては、配線間に接続孔を形
成するケースが多々発生する。たとえば、下層配線，中
層配線，上層配線の３層の配線層が存在するとき、隣接
する２本の中層配線の間の配線間スペース内で層間絶縁
膜を開口して下層配線に達する接続孔を形成し、この接
続孔に導電材料を埋め込んで下層配線と上層配線との間
の導通をとるケースがこれに該当する。ここで、中層配
線と接続孔との間の距離は、下記のスケーリング・ファ
クターを見込んで設計される。（ａ）中層配線と接続孔とを絶縁するために必要な距離（ｂ）接続孔パターンと中層配線パターンとの重ね合わ
せ余裕（ｃ）接続孔の直径や配線幅の加工ばらつき上記（ａ）は、実質的には中層配線と接続孔内の導電材
料とを隔てるる層間絶縁膜の誘電率と膜厚の関数であ
る。上記（ｂ）は、中層配線を被覆する層間絶縁膜に接
続孔を開口するためのフォトレジスト・マスクを形成す
る際に、中層配線の配線間スペース内に本来収まるべき
接続孔について発生し得る重ね合わせずれの許容値であ
る。位置ずれを表す。さらに上記（ｃ）は、エッチング
条件に起因するフォトレジスト・マスクとの間の寸法変
換差に関連している。

【０００４】しかし、これらのスケーリング・ファクタ
ーは、必ずしもデザイン・ルールの縮小と並行して容易
にスケール・ダウンできるものではなく、このことが配
線間スペースの縮小、ひいてはメモリ・セルやゲート・
アレイの占有面積の縮小を阻む原因となっている。特に
（ｂ）のフォトリソグラフィにおける重ね合わせ余裕に
ついては他の項目に比べてスケール・ダウンが困難であ
り、重ね合わせ誤差が大きくなると中層配線と接続孔と
間の短絡が生じたり、あるいは下層配線がＭＯＳ−ＦＥ
Ｔのソース／ドレイン領域である場合に、そのＬＤＤ領
域に接続孔が達して動作特性を劣化させてしまう等の不
都合が生ずる。

【０００５】そこで、上述の問題を解決する手法とし
て、配線間スペースを縮小してもここに自己整合的に接
続孔が形成される、いわゆるセルフアライン・コンタク
ト（ＳＡＣ）構造が提案されている。本構造を適用した
ＳＲＡＭのメモリ・セルの一部を、図１６に示す。ここ
では、タングステン・ポリサイド膜（Ｗ−ｐｏｌｙ）か
らなる２本のワード線３５（ＭＯＳ−ＦＥＴのゲート電
極）の間に形成されたコンタクト・ホール４３におい
て、Ａｌ系合金膜からなるビット線引出し電極４４をソ
ース／ドレイン領域３８にコンタクトさせる部分に、Ｓ
ＡＣ構造が採用されている。上記ソース／ドレイン領域
３８，ワード線３５，ビット線引出し電極４４は、それ
ぞれ前述の下層配線，中層配線，上層配線に該当する。
なお、上記Ｗ−ｐｏｌｙ膜は、下層側から順に不純物含
有ポリシリコン膜３３とＷＳｉｘ膜３４とが順次積層さ
れた膜である。

【０００６】上記ワード線３５の上面にはこれと同一パ
ターンにてオフセットＳｉＯｘ膜３６が形成され、また
該ワード線３５とオフセットＳｉＯｘ膜３６の側壁面に
は同じくＳｉＯx からなるサイドウォール３７が形成さ
れている。ここでは、上記オフセット酸化膜３６とサイ
ドウォール３７とが、ワード線３５とビット線引出し電
極４３との間の絶縁に寄与している。

【０００７】

【発明が解決しようとする課題】ところで、上述のよう
なＳＡＣ構造では、中層配線と上層配線との間の耐圧確
保が重要であるが、従来は図１５に示されるように、オ
フセットＳｉＯｘ膜３６の膜厚が部分的に減少し、耐圧
劣化を来たし易いという問題が生じていた。この原因
は、ＳＡＣ構造の形成方法にある。従来の一般的な形成
方法を、図１４および図１５を参照しながら説明する。

【０００８】図１４は、シリコン基板３１上でゲートＳ
ｉＯｘ膜３２の形成、オフセットＳｉＯｘ膜３６とワー
ド線３５の一括パターニング、サイドウォール３７の形
成を行った後、ウェハの全面に薄いエッチング停止膜３
９を成膜し、この後ウェハの全面を層間絶縁膜４０で略
平坦化し、この上にレジスト・パターン４１を形成した
状態を示している。ここで、上記層間絶縁膜４０として
は、たとえば平坦化特性に優れるＢＰＳＧ（ホウ素リン
・シリケート・ガラス）膜が用いられる。

【０００９】なお、上記層間絶縁膜４０で一旦、基体の
表面を略平坦化しているのは、コンタクト・ホール４３
やビット線引出し電極４４をエッチングする際のマスク
となるレジスト・パターンを、フォトリソグラフィによ
り正確に形成するためである。

【００１０】また、上記レジスト・パターン４１の開口
４２の開口径が上記ワード線３５の配線間スペースより
も大きいのは、コンタクト・ホール４３の重ね合わせず
れを見込んでいるためである。

【００１１】このようなウェハ構造においてコンタクト
・ホール４３の形成を行う場合には、局部的な膜厚変動
の大きい上記層間絶縁膜４０をエッチングするために過
剰なオーバーエッチングが必要となる。上記エッチング
停止膜３９は、このオーバーエッチング時にオフセット
ＳｉＯｘ膜３６とサイドウォール３７を保護するために
不可欠の膜であり、通常はＳｉｘＮｙ系材料膜を用いて
構成されている。

【００１２】しかし、一般にドライエッチングにおい
て、ＳｉＯｘとＳｉｘＮｙとの間の選択エッチングを行
うことは困難である。これは、Ｓｉ−Ｏ結合とＳｉ−Ｎ
結合の原子間結合エネルギーの値が比較的近く、基本的
には同じエッチング種でエッチングが可能だからであ
る。しかも、ＢＰＳＧのようなＳｉＯｘ系の材料のエッ
チングには大きなイオン入射エネルギーを要し、基本的
に下地選択性の確保が難しい。かかる理由から、層間絶
縁膜４０のエッチングをエッチング停止膜３９上で完全
に停止させることは極めて難しく、通常は図１５に示さ
れるように、オフセットＳｉＯｘ膜３６およびサイドウ
ォール３７が大きく侵食されてしまう。

【００１３】この問題を解決するためには、オフセット
絶縁膜３６の膜厚を増大させれば良い様に思われるが、
実際にはこれ以上の膜厚増大は許容できないレベルに達
している。すなわち、上記オフセット絶縁膜３６の膜厚
は、（ｄ）ＣＶＤによる成膜時の膜厚ばらつき（ｅ）エッチバックによりサイドウォール３７を形成す
る際の膜減り（ｆ）層間絶縁膜４０にコンタクト・ホール４３を開口
する際のオーバーエッチングによる膜減り（ｇ）上層配線４４を被着させる直前の希フッ酸処理
（自然酸化膜の除去）時の膜減り等のスケーリング・ファクターを見込んで設計される
が、現状でもその値がワード線３５の膜厚を大幅に上回
っており、これ以上の段差の増大は許容できないのが実
情である。

【００１４】そこで本発明は、かかる問題を解決し、Ｓ
ＡＣ構造において中層配線と上層配線とを隔てる絶縁膜
の絶縁耐圧を確保することが可能な多層配線の形成方法
を提供することを目的とする。

【００１５】

【課題を解決するための手段】上述のように、オフセッ
ト絶縁膜の膜厚増大が不可能である以上、ＳＡＣ構造に
おける中層配線と上層配線との間の絶縁膜の耐圧向上
は、エッチング停止膜自身のエッチング耐性の向上を通
じて実現することが必要である。本発明では、かかる観
点から、エッチング停止膜として従来のような絶縁膜で
はなく、導電材料膜を用いる。半導体プロセスで用いら
れる導電材料膜は、典型的にはシリコン系材料やアルミ
ニウム系材料である。これらの膜は、通常ＳｉＯｘ、Ｓ
ｉｘＮｙ等からなる絶縁膜上でパターニングされること
からも明らかなように、絶縁膜に対して選択比を確保す
ることは十分に可能である。

【００１６】ただし、この導電材料膜は最終的に配線膜
として用いられる膜ではないので、エッチング停止膜と
しての役目を果たした後は、後工程で接続孔に被着され
る導電材料との間で導通しないような対策を施す必要が
ある。本発明ではこの対策として、（ｈ）エッチング停止膜の加工端面を絶縁性の封止パタ
ーンで被覆する（ｉ）エッチング停止膜の加工端面近傍を絶縁膜に改質
するをいずれかを講ずる。

【００１７】対策（ｈ）の具体的手法としては、絶縁膜
を基体の全面に堆積させた後、これを異方的にエッチバ
ックすることができる。これにより、封止パターンはサ
イドウォール状に形成されることになる。

【００１８】一方、対策（ｉ）の具体的手法としては、（ｉ−１）改質を酸素雰囲気中でのアニールにより行う（ｉ−２）改質を酸素のイオン注入により行うのいずれかがある。ただし、対策（ｉ）を講ずる場合に
は、対策（ｈ）の場合とは異なり、アニールやイオン注
入の影響を下層配線に及ばなせないことが必要となる。
そこで、エッチング停止膜の下に予め保護絶縁膜を成膜
しておき、アニールやイオン注入はこの保護絶縁膜を下
層配線の表面に残した状態で行う。改質を終了した後に
この保護絶縁膜を除去すると、接続孔が完成する。

【００１９】

【発明の実施の形態】本発明では、ＳＡＣの形成におい
て、層間絶縁膜として通常の絶縁膜、エッチング停止膜
として導電材料膜を用いることにより、従来の代表的な
膜の組み合わせであるＳｉＯｘ（層間絶縁膜）／Ｓｉｘ
Ｎｙ（エッチング停止膜）積層系に比べて高い選択比を
達成し、これによりオフセット絶縁膜、第１サイドウォ
ールの膜厚減少を防止するものである。ここで、中層配
線の側壁面に形成されるサイドウォールの表記に関して
「第１」の文字を冠してあるのは、上記対策（ｈ）の具
体的手法として（全面堆積）＋（エッチバック）を適用
した場合に形成される封止パターンが同じくサイドウォ
ール状となるため、これら両者を区別するためである。
なお、対策（ｉ）を講ずる場合には、中層配線の側壁面
のサイドウォール以外に新たなサイドウォールは発生し
ないが、説明の便宜上、こちらのサイドウォールにも
「第１」を冠して称することにする。

【００２０】上記層間絶縁膜は、ＳｉＯｘもしくはＳｉ
ｘＮｙの少なくともいずれかを用いて構成することがで
きる。これらの化合物は、必ずしも化学量論的組成を有
している必要はない。たとえば、ＳｉＯｘに低誘電率化
を目的として所定量のＦを含有させたＳｉＯｘＦｙを用
いても良い。

【００２１】一方、この層間絶縁膜に対してエッチング
選択比をとり得る導電性のエッチング停止膜としては、
たとえば不純物含有ポリシリコン膜，ＷＳｉｘ膜，Ｓｉ
ＯｘＮｙ膜等のシリコン系材料膜、あるいはＡｌ−Ｓｉ
合金，Ａｌ−Ｃｕ合金，Ａｌ−Ｓｉ−Ｃｕ合金といった
Ａｌ系材料を用いることができる。

【００２２】なお、このエッチング停止膜もいずれは接
続孔内において選択的に除去される膜であるから、その
エッチング下地となるオフセット絶縁膜や第１サイドウ
ォールは、該エッチング停止膜のエッチング条件に対し
て耐性を有する膜でなければならない。したがって、オ
フセット絶縁膜や第１サイドウォールは、上記層間絶縁
膜と同様、ＳｉＯｘもしくはＳｉｘＮｙの少なくともい
ずれかを用いて構成すると好適である。エッチング停止
膜の下に保護絶縁膜を設ける場合も、やはり同様の理由
により、ＳｉＯｘ，ＳｉｘＮｙあるいはＡｌＯｘから選
ばれる少なくとも１種類の化合物を用いて構成すると好
都合である。

【００２３】上記対策（ｉ−１）で行われる酸素雰囲気
中でのアニールは、従来公知の手法により行うことがで
き、たとえばエッチング停止膜がシリコン系の材料であ
れば通常のパイロジェニック酸化を行うことができる。
一方、対策（ｉ−２）で行われる酸素のイオン注入は、
異方性加工された加工端面を酸化する必要から、斜め回
転イオン注入により行うと好適である。

【００２４】

【実施例】以下、本発明の好ましい実地例について説明
する。

【００２５】実施例１本実施例は、ＳＲＡＭのメモリ・セルにおいて、２本の
ワード線の間でビット線引出し電極を基板にコンタクト
させる多層配線の形成プロセスに本発明を適用した例で
あり、不純物含有ポリシリコン膜をエッチング停止膜と
して用い、その加工端面をサイドウォール状の絶縁性封
止パターンで被覆した。本実施例のプロセスを、図１な
いし図９を参照しながら説明する。

【００２６】まず、図１に示されるように、予めウェル
形成や素子分離を行ったＳｉ基板１の表面を熱酸化し、
厚さ約８ｎｍのゲート酸化膜２を形成した。この熱酸化
は、たとえばＨ₂ ／Ｏ₂ 混合ガスを用い、８５０℃でパ
イロジェニック酸化を行うことにより形成した。続い
て、膜厚約７０ｎｍの不純物含有ポリシリコン膜３と膜
厚約７０ｎｍのＷＳｉｘ膜４の積層体であるＷ−ポリサ
イド（Ｗ−ｐｏｌｙ）膜を形成し、さらにこの上に減圧
ＣＶＤにより膜厚約１７０ｎｍのオフセットＳｉＯｘ膜
６を堆積させた。ここで、上記ＷＳｉｘ膜４は、ＷＦ₆
／ＳｉＣｌ₂ Ｈ₂混合ガスを用い、６８０℃で減圧ＣＶ
Ｄを行うことにより成膜した。また、上記不純物含有ポ
リシリコン膜３は、ＳｉＨ₄ ／ＰＨ₃ 混合ガスを用い、
５５０℃で減圧ＣＶＤを行って成膜したｎ⁺ 型アモルフ
ァスＳｉ膜を、上述のＷＳｉｘ膜４のＣＶＤ時の熱負荷
により結晶粒成長させることにより形成した。

【００２７】次に、上記オフセットＳｉＯｘ膜６上に図
示されないレジスト・マスクを形成し、該オフセットＳ
ｉＯｘ膜６，上記ＷＳｉｘ膜４，上記不純物含有ポリシ
リコン膜３を異方性エッチングした。この異方性エッチ
ングは、たとえば有磁場マイクロ波プラズマ・エッチン
グ装置とＣｌ₂ ／Ｏ₂ 混合ガスを用い、これら３種類の
膜すべてについて共通条件で一括して行うことも可能で
あるが、それぞれの膜に最適なエッチング条件を順次切
り換えながら行っても良い。このエッチングにより、図
示されるように、オフセットＳｉＯｘ膜６が同一パター
ンで積層されたワード線５を形成した。このワード線５
の線幅は約０．５５μｍ、配線間スペースは約０．７μ
ｍである。

【００２８】次に、上記オフセットＳｉＯｘ膜６をマス
クとしてＳｉ基板１にＬＤＤ領域形成用のＡｓ⁺ の低濃
度イオン注入を行った。このときのイオン注入条件は、
たとえばイオン加速エネルギー２０ｋｅＶ，ドース量６
×１０¹³／ｃｍ² とした。続いて、ウェハの全面に減圧
ＣＶＤ法により膜厚約１５０ｎｍのＳｉＯｘ膜を形成し
た後、これを異方的にエッチバックした。これにより、
上記ワード線５およびオフセットＳｉＯｘ膜６の側壁面
上に、図２に示されるような第１サイドウォール７を形
成した。次に、これら第１サイドウォール７とオフセッ
トＳｉＯｘ膜６とをマスクとしてＡｓ⁺ の高濃度イオン
注入（イオン加速エネルギー２０ｋｅＶ，ドース量５×
１０¹⁵／ｃｍ² ）を行い、さらに１０５０℃，１０秒間
のＲＴＡ（ラピッド・サーマル・アニール）を行って不
純物（Ａｓ）を活性化させ、ＬＤＤ構造を有するソース
／ドレイン領域８を形成した。

【００２９】次に、図３に示されるように、ウェハの全
面に薄くコンフォーマルなエッチング停止膜として不純
物含有ポリシリコン９を約１５０ｎｍの厚さに成膜した
後、ウェハの全面を略平坦化するごとく厚い層間絶縁膜
１０を堆積させた。この不純物含有ポリシリコン膜９の
成膜条件は、上述したＷ−ｐｏｌｙ膜の中の不純物含有
ポリシリコン膜３の成膜条件と同じとした。また、上記
層間絶縁膜１０は、ＳｉＨ₄ ／Ｂ₂ Ｈ₆／ＰＨ₃ 混合ガ
スを用い、４００℃で常圧ＣＶＤを行うことにより５０
０〜１０００ｎｍの厚さに堆積させたＢＰＳＧ（ホウ素
リン・シリケート・ガラス）膜を、８５０℃，３０分間
のアニール条件でリフローさせたものである。

【００３０】次に、図４に示されるように、フォトリソ
グラフィを行ってコンタクト・ホール・パターンに倣っ
た開口１２を有するレジスト・パターン（ＰＲ）１１を
層間絶縁膜１０上に形成した。上記フォトリソグラフィ
は、一例として化学増幅系ポジ型フォトレジスト材料と
ＫｒＦエキシマ・レーザ・ステッパを用いて行ったが、
予め層間絶縁膜１０の表面が略平坦化されていることに
よりレジスト塗膜の膜厚を基板面内にわたってほぼ均一
かつ比較的薄くすることができたため、解像特性は極め
て良好であった。

【００３１】次に、図５に示されるように、上記開口１
２内に表出する層間絶縁膜１０を異方性エッチングし、
開口１３を形成した。この異方性エッチングは、たとえ
ばマグネトロンＲＩＥ装置を用い、次のような条件Ｃ₄ Ｆ₈ 流量２０ＳＣＣＭＣＯ流量１５０ＳＣＣＭＡｒ流量１５０ＳＣＣＭ圧力１０ＰａＲＦソース・パワー１０００Ｗ（１３．５６ＭＨｚ）磁場強度６．５Ｔウェハ温度１０ ℃ で行った。このガス系は、層間絶縁膜１０に対してはＣ
Ｏガスによる膜中からのＯ原子引き抜きによりエッチン
グ速度を上昇させる効果を示すが、Ｏ原子が供給されな
い不純物含有ポリシリコン膜９の露出面上ではＣＯガス
がＦ* （フッ素ラジカル）を捕捉するためにエッチング
速度を低下させる効果を示す。つまり、不純物含有ポリ
シリコン膜９に対する選択比が高いので、層間絶縁膜１
０の最大膜厚相当分をエッチングしても、エッチング停
止膜９が露出するとそれ以上はエッチングが進行しな
い。

【００３２】さらに、図６に示されるように、開口１３
の底面に露出したエッチング停止膜９をドライエッチン
グにより除去し、コンタクト・ホール１４を完成した。
この異方性エッチングは、たとえばマグネトロンＲＩＥ
装置を用い、ＳＦ₆ 流量２０ＳＣＣＭ圧力２０ＰａＲＦソース・パワー８００Ｗ（１３．５６ＭＨｚ）磁場強度６．５Ｔウェハ温度１０ ℃ なる条件で行った。エッチング停止膜にＳｉｘＮｙ膜を
用いていた従来のプロセスでは、この時点でオフセット
ＳｉＯｘ膜６や第１サイドウォール７がしばしば侵食さ
れていた（図１５参照。）。しかし、本実施例ではエッ
チング停止膜に不純物含有ポリシリコン膜９を用いたの
で、ＳｉＯｘ系材料膜に対して高い選択比が維持され、
かかる侵食はほとんど生じなかった。しかも、この不純
物含有ポリシリコン膜９の厚さは薄いため、オーバーエ
ッチング量も少なくて済み、下地のソース・ドレイン領
域８の侵食を全く問題の無いレベルに抑えることができ
た。なお、この時点では、導電性の不純物含有ポリシリ
コン膜９の加工端面９ａが、まだコンタクト・ホール１
４内に露出した状態となっている。

【００３３】そこで以下、この加工端面９ａを被覆する
ための絶縁性封止パターンを形成する工程に入る。ま
ず、通常のＯ₂ プラズマ・アッシングを行ってレジスト
・パターン１１を除去した。続いて、図７に示されるよ
うに、ＴＥＯＳ（テトラエトキシシシラン）を原料ガス
とするプラズマＣＶＤを行い、ウェハの全面に厚さ約５
０ｎｍのＳｉＯｘ膜１５を堆積させた。さらに、上記Ｓ
ｉＯｘ膜１５を上述の層間絶縁膜１０のエッチングと同
じ条件で異方的にエッチバックし、図８に示されるよう
なサイドウォール状の封止パターン１５ｓｗを形成し
た。これで、エッチング停止膜と上層配線との導通が防
止される。

【００３４】この後は、常法にしたがってビット線引出
し電極１６の形成を行った。このビット線引出し電極１
６は、たとえばＴｉ膜とＴｉＮ膜とをスパッタリング法
で順次積層したＴｉ系バリヤメタルの上に、さらにＡｌ
−１％Ｓｉ膜１４をスパッタリング法で積層した膜をパ
ターニングしたものである。

【００３５】本発明では、オフセットＳｉＯｘ膜６と第
１サイドウォール７が共に十分な厚さに維持されるの
で、ビット線引出し電極１６とワード線５との間の絶縁
は良好である。なお、上記封止パターン１５ｓｗには、
コンタクト・ホール１４の断面形状をなだらかにする効
果もあり、これによりビット線引出し電極１６のカバレ
ージが良好となり、ＳＲＡＭの信頼性が向上した。

【００３６】実施例２本実施例では、ＳＲＡＭのメモリ・セルの形成プロセス
において、エッチング停止膜としてＷＳｉｘ膜を採用し
た。本プロセスは、不純物含有ポリシリコン膜９の代わ
りに厚さ約１５０ｎｍのＷＳｉｘ膜１７を用いた以外は
ほぼ実施例１で上述したプロセスと共通するので、以
下、要点のみ述べる。

【００３７】まず、図５に示した層間絶縁膜１０の異方
性エッチング工程において、ＷＳｉｘ膜１７に対する選
択性は良好である。

【００３８】続くＷＳｉｘ膜１７のエッチングには、有
磁場マイクロ波プラズマ・エッチング装置を用い、一例
としてＣｌ₂ 流量５０ＳＣＣＭＯ₂ 流量１０ＳＣＣＭ圧力０．０１Ｐａマイクロ波パワー１０００Ｗ（２．４５ＧＨｚ）ソレノイド・コイル電流２１Ａ（上段）５Ａ（下段）ＲＦバイアス・パワー２０Ｗ（２ＭＨｚ）ウェハ温度 −１０ ℃ なる条件で行った。このエッチングにより、図６に示さ
れるようにコンタクト・ホール１４が完成されるが、こ
のときのオフセットＳｉＯｘ膜６や第１サイドウォール
７に対する選択性は良好であった。

【００３９】上記のエッチングにより生じたＷＳｉｘ膜
１７の加工端面１７ａは、実施例１と同様にサイドウォ
ール状の封止パターン１５ｓｗで被覆し、最終的に図９
に示されるようなビット線引出し電極１６を形成し、メ
モリ・セルを完成した。

【００４０】実施例３本実施例では、エッチング停止膜として不純物含有ポリ
シリコン膜９を用い、その加工端面９ａの近傍を酸化ア
ニールによりＳｉＯｘ系の絶縁膜に改質した。本実施例
のプロセスを図１０ないし図１３を参照しながら説明す
る。なお、これらの図面の符号は、前出の図１ないし図
９と一部共通である。

【００４１】本実施例では、上記改質のための酸化処理
からソース・ドレイン領域８を保護するため、エッチン
グ停止膜である不純物含有ポリシリコン膜９の下層側
に、保護絶縁膜として厚さ約５０ｎｍのＳｉＯｘ膜１８
を成膜した。図１０は、かかるウェハ上において、層間
絶縁膜１０と不純物含有ポリシリコン膜９の異方性エッ
チングが順次終了し、レジスト・パターン１１をアッシ
ングにより除去した状態を示している。この時点では、
不純物含有ポリシリコン膜９の加工端面９ａが、開口１
９の内部に露出した状態となっている。

【００４２】次に、このウェハをＯ₂ ／Ｈ₂ 雰囲気中で
アニールし、上記加工端面９ａの近傍を酸化した。アニ
ール条件は一例としてＯ₂ 流量５１ＳＣＣＭＨ₂ 流量５１ＳＣＣＭ温度９５０ ℃ 時間１０分とした。このアニールにより、上記加工端面９ａの近傍
は、図１１に示されるように、ＳｉＯｘからなる改質層
２０に変化した。

【００４３】続いて、保護絶縁膜である薄いＳｉＯｘ膜
１８をフルオロカーボン系ガスを用いたドライエッチン
グにより選択的に除去し、図１２に示されるようにコン
タクト・ホール２１を完成した。さらに、ビット線引出
し電極２２を形成し、図１３に示されるようなメモリ・
セルを完成した。このメモリ・セルでは、実施例１およ
び実施例２で述べたようなサイドウォール状の封止パタ
ーン１５ｓｗが存在しないものの、エッチング停止膜で
ある不純物含有ポリシリコン膜９と上層配線との間の絶
縁は、改質層２０により確保された。

【００４４】実施例４本実施例では、改質の他の手法として、Ｏ⁺ （酸素イオ
ン）の斜め回転イオン注入を適用した。

【００４５】ここでは、図１１の段階で不純物含有ポリ
シリコン膜９の加工端面９ａに対し、イオン注入をたと
えば、イオン加速エネルギー３０ｋｅＶドース量５×１０¹⁵／ｃｍ² 注入角度７゜なる条件で行った。本実施例によっても同様に、不純物
含有ポリシリコン膜９の加工端面９ａをＳｉＯｘからな
る改質層２０に変化させることができた。

【００４６】以上、４例の実施例を挙げたが、本発明は
これらの実施例に何ら限定されるものではない。たとえ
ば、エッチング停止膜としては不純物含有ポリシリコン
膜とＷＳｉｘ膜について説明したが、ＡｌＯｘ系材料も
同様に用いることができる。この他、サンプル・ウェハ
の構成、各膜の寸法、成膜方法、エッチング条件、アニ
ール条件、イオン注入条件等の細部は適宜変更・選択が
可能である。

【００４７】

【発明の効果】以上の説明からも明らかなように、本発
明を適用すれば、ＳＡＣ構造における中層配線と上層配
線との間の絶縁耐圧を確保することが可能となる。この
ため、接続孔の直径や配線スペース幅に依存せずに接続
孔を開口できるＳＡＣプロセスのメリットを活かして、
自由度の高い集積回路設計を行うことが可能となる。

【００４８】本発明は、多層配線形成の精度向上を通
じ、メモリ・セルやゲート・アレイの占有面積の縮小を
推進し、これらの半導体デバイスの一層の高集積化、高
信頼化に大きく貢献するものである。

【図面の簡単な説明】

【図１】本発明を２本のワード線の間でビット線引出し
電極の基板コンタクトをとるＳＲＡＭのメモリ・セルの
多層配線の形成に適用したプロセス例において、Ｓｉ基
板上にゲート酸化膜を介してワード線とオフセット酸化
膜とを同一パターンで形成した状態を示す模式的断面図
である。

【図２】図１のワード線とオフセット酸化膜の側壁面に
第１サイドウォールを形成した状態を示す模式的断面図
である。

【図３】図２のウェハの全面にコンフォーマルなエッチ
ング停止膜を堆積させ、さらにウェハの表面を厚い層間
絶縁膜で略平坦化した状態を示す模式的断面図である。

【図４】図３の層間絶縁膜上にレジスト・パターンを形
成した状態を示す模式的断面図である。

【図５】図４の層間絶縁膜を異方性エッチングした状態
を示す模式的断面図である。

【図６】図５の開口の底面に露出するエッチング停止膜
を異方性エッチングにより除去し、コンタクト・ホール
を開口した状態を示す模式的断面図である。

【図７】図６のウェハの全面にコンフォーマルなＳｉＯ
ｘ膜を堆積させた状態を示す模式的断面図である。

【図８】図７のＳｉＯｘ膜をエッチバックして封止パタ
ーンを形成した状態を示す模式的断面図である。

【図９】コンタクト・ホールを被覆するビット線引出し
電極を形成した状態を示す模式的断面図である。

【図１０】本発明を２本のワード線の間でビット線引出
し電極の基板コンタクトをとるＳＲＡＭのメモリ・セル
の多層配線の形成に適用した他のプロセス例において、
層間絶縁膜とエッチング停止膜を異方性エッチングし、
保護絶縁膜を露出させた状態を示す模式的断面図であ
る。

【図１１】図１０のエッチング停止膜の加工端面の近傍
を酸化処理により改質層に変化させた状態を示す模式的
断面図である。

【図１２】図１１の開口の底面に露出する保護絶縁膜を
異方性エッチングにより除去し、コンタクト・ホールを
開口した状態を示す模式的断面図である。

【図１３】コンタクト・ホールを被覆するごとく上層配
線を形成した状態を示す模式的断面図である。

【図１４】エッチング停止膜としてＳｉｘＮｙ膜を形成
した従来のＳＲＡＭのメモリ・セルの多層配線の形成プ
ロセスにおいて、レジスト・パターニングまでが終了し
た状態を示す模式的断面図である。

【図１５】図１４の層間絶縁膜をエッチングしてコンタ
クト・ホールを開口した結果、オフセットＳｉＯｘ膜と
サイドウォールが侵食された状態を示す模式的断面図で
ある。

【図１６】図１５のコンタクト・ホールを被覆するごと
くビット線引出し電極を形成した従来のセルフアライン
・コンタクトを示す模式的断面図である。

【符号の説明】

１Ｓｉ基板５ワード線６オフセットＳｉＯｘ膜７第１サイドウォール（ＳｉＯｘ）９不純物含有ポリシリコン膜（エッチング停止膜）９ａ（不純物含有ポリシリコン膜の）加工端面１０層間絶縁膜（ＢＰＳＧ）１４，２１コンタクト・ホール１５ＳｉＯｘ膜１５ａ封止パターン１６，２２ビット線引出し電極１７ＷＳｉｘ膜（エッチング停止膜）１７ａ（ＷＳｉｘ膜の）加工端面１８ＳｉＯｘ膜（保護絶縁膜）２０改質層（ＳｉＯｘ）

Claims

【特許請求の範囲】

【請求項１】隣接する２本の中層配線の配線間スペー
スにおいて下層配線と上層配線との間の導通をとる多層
配線の形成方法であって、前記中層配線上にこれと共通パターンにてオフセット絶
縁膜を形成する第１工程と、前記中層配線と前記オフセット絶縁膜からなるパターン
の側壁面に絶縁性の第１サイドウォールを形成する第２
工程と、基体の全面を被覆して導電材料よりなるエッチング停止
膜をコンフォーマルに成膜する第３工程と、前記エッチング停止膜上に層間絶縁膜を略平坦に成膜す
る第４工程と、前記配線間スペースを包含する領域内で前記層間絶縁膜
を選択的に異方性エッチングする第５工程と、前記領域内に露出したエッチング停止膜を選択的に除去
して接続孔を形成する第６工程と、少なくとも前記エッチング停止膜の加工端面を絶縁性の
封止パターンで被覆する第７工程と、前記接続孔を導電材料で被覆する第８工程とを有する多
層配線の形成方法。
【請求項２】前記層間絶縁膜を酸化シリコン系化合物
もしくは窒化シリコン系化合物の少なくともいずれかを
用いて構成し、前記エッチング停止膜をシリコン系導電
材料もしくはアルミニウム系導電材料の少なくともいず
れかを用いて構成する請求項１記載の多層配線の形成方
法。
【請求項３】前記オフセット絶縁膜および第１サイド
ウォールを酸化シリコン系化合物もしくは窒化シリコン
系化合物の少なくともいずれかを用いて各々構成する請
求項２記載の多層配線の形成方法。
【請求項４】前記封止パターンは、前記第６工程を終
了後に基体の全面を被覆するごとく絶縁膜を成膜し、該
絶縁膜をエッチバックすることによりサイドウォール状
に形成する請求項１記載の多層配線の形成方法。
【請求項５】前記封止パターンは、酸化シリコン系化
合物もしくは窒化シリコン系化合物の少なくともいずれ
かを用いて構成する請求項４記載の多層配線の形成方
法。
【請求項６】隣接する２本の中層配線の配線間スペー
スにおいて下層配線と上層配線との間の導通をとる多層
配線の形成方法であって、前記中層配線上にこれと共通パターンにてオフセット絶
縁膜を形成する第１工程と、前記中層配線と前記オフセット絶縁膜からなるパターン
の側壁面に絶縁性の第１サイドウォールを形成する第２
工程と、基体の全面を被覆して保護絶縁膜を成膜する第３工程
と、前記キャップ絶縁膜上に導電材料よりなるエッチング停
止膜をコンフォーマルに成膜する第４工程と、前記エッチング停止膜上に層間絶縁膜を略平坦に成膜す
る第５工程と、前記配線間スペースを包含する領域内で前記層間絶縁膜
を選択的に異方性エッチングする第６工程と、前記領域内に露出したエッチング停止膜を選択的に除去
する第７工程と、前記エッチング停止膜の加工端面近傍を絶縁膜に改質す
る第８工程と、前記領域内に露出したキャップ絶縁膜を選択的に除去す
る第９工程と、前記接続孔を導電材料で被覆する第１０工程とを有する
多層配線の形成方法。
【請求項７】前記層間絶縁膜を酸化シリコン系化合物
もしくは窒化シリコン系化合物の少なくともいずれかを
用いて構成し、前記エッチング停止膜をシリコン系導電
材料もしくはアルミニウム系導電材料の少なくともいず
れかを用いて構成する請求項６記載の多層配線の形成方
法。
【請求項８】前記保護絶縁膜を酸化シリコン系化合
物，窒化シリコン系化合物，酸化アルミニウムから選ば
れる少なくとも１種類の化合物を用いて構成する請求項
７記載の多層配線の形成方法。
【請求項９】前記改質を酸化雰囲気中でのアニールに
より行う請求項７記載の多層配線の形成方法。
【請求項１０】前記改質を前記加工端面への酸素のイ
オン注入により行う請求項７記載の多層配線の形成方
法。
【請求項１１】前記オフセット絶縁膜および第１サイ
ドウォールを酸化シリコン系化合物もしくは窒化シリコ
ン系化合物の少なくともいずれかを用いて各々構成する
請求項７記載の多層配線の形成方法。