JPH0653403A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0653403A
JPH0653403A JP4202823A JP20282392A JPH0653403A JP H0653403 A JPH0653403 A JP H0653403A JP 4202823 A JP4202823 A JP 4202823A JP 20282392 A JP20282392 A JP 20282392A JP H0653403 A JPH0653403 A JP H0653403A
Authority
JP
Japan
Prior art keywords
semiconductor chip
protective film
leads
aluminum wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4202823A
Other languages
English (en)
Other versions
JP2680974B2 (ja
Inventor
Satoshi Kuji
聡 久慈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP4202823A priority Critical patent/JP2680974B2/ja
Publication of JPH0653403A publication Critical patent/JPH0653403A/ja
Application granted granted Critical
Publication of JP2680974B2 publication Critical patent/JP2680974B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】ＬＯＣ技術により組立てた半導体装置のリード
と半導体チップの電源配線に挟まれた保護膜のクラック
の発生を防ぐ。 【構成】半導体チップ１０の周辺部に設けられた電源系
の太いアルミニウム配線１６の上を跨いで配置され且つ
アルミニウム配線上の保護膜上に接着して半導体チップ
１０を支持するリード１２ａ，１２ｂのアルミニウム配
線１６上と交差する部分のリード１２ａ，１２ｂの幅を
他の部分より細くして、その間に挟まれた保護膜が受け
る熱応力を減らし保護膜のクラックの発生を防止する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
樹脂封止型の半導体装置に関する。
【０００２】
【従来の技術】樹脂封止型の半導体装置は、一般的にア
イランド上に半導体チップをマウントし、アイランドの
周囲に配置されたリードと半導体チップ上に設けられた
ボンディングパットとの間を、ボンディングワイヤによ
り電気的に接続している。
【０００３】このような半導体装置に対し、近年ＬＯＣ
（Lead On Chip）と呼ばれる新しい技術により組立てら
れた半導体装置が現われている。これは、半導体チップ
をマウントするアイランドをなくして、パッケージのピ
ンにつながったリード自体により、半導体チップを固定
し、保持するものである。
【０００４】図３（ａ），（ｂ）は従来の半導体装置の
一例を示す平面図及びＡ−Ａ′線断面図である。
【０００５】図３（ａ），（ｂ）に示すように、リード
１２ａ〜１２ｄと半導体チップ１０との間に粘着テープ
１５を挿入し、熱圧着により半導体チップ１０をリード
に固定する。次に、リード１２ａ〜１２ｄと半導体チッ
プ上に設けたボンディングパッド１３ａ〜１３ｄとの間
をボンディングワイヤ１４ａ〜１４ｄにより電気的に接
続する。ここで、リードによる半導体チップの支持効果
を高めるため、半導体チップ１０上に接着する部分のリ
ード１２ａ〜１２ｄの先端の幅を大きくして、粘着テー
プ１５との接触面積を大きくしている。
【０００６】このＬＯＣ技術を用いると、アイランドと
リードとを分離する必要がないので、アイランドを用い
る組立技術を用いた場合と比較して、その分離領域に相
当する分だけ大きな半導体チップを、同じ大きさのパッ
ケージに組立てることができるという利点がある。又、
リードが半導体チップ上に配置されているため、その形
状を変えることにより、半導体チップ上のボンディング
パッドの配置の自由度が増すという利点もある。
【０００７】たとえば、ボンディングパッドを半導体チ
ップの中央部に配置するということも、アイランドを用
いるパッケージではボンディングワイヤが長くなって、
半導体チップに接触するという不具合が発生したが、こ
のＬＯＣ技術ではそのような問題も生じない。
【０００８】
【発明が解決しようとする課題】しかしながら、このＬ
ＯＣ技術で組立てた従来の半導体装置では、半導体チッ
プ上に形成した保護膜にクラックが発生しやすいという
問題がある。以下にこの点について詳しく説明する。
【０００９】一般に半導体装置では、最も表面に近い配
線にはアルミニウム配線が用いられており、その上に
は、外部からの汚染やキズに対する保護を目的として酸
化シリコン膜や窒化シリコン膜による保護膜を形成して
いる。
【００１０】ところが、ＬＯＣ技術で組立てた半導体装
置では、半導体チップ表面は粘着テープを介してではあ
るが、リードと接触している。このような構造を有する
半導体装置が高温に保持されるなどの熱的ストレスを受
けると、アルミニウム配線と保護膜とリードとの熱膨張
率の違いから、三者の界面に熱応力が発生する。アルミ
ニウム配線とリードに挟まれた領域の保護膜は上下から
熱応力を受けることとなり、保護膜が損傷を受けてクラ
ックが発生したりする。そして、このクラックはアルミ
ニウム配線が太くて保護膜との接触面積が大きいほど発
生しやすい。
【００１１】半導体記憶装置では、半導体チップ上の周
辺部に電源系配線として５０μｍから１００μｍ幅のア
ルミニウム配線が設けられている場合が多く、特にこの
部分で保護膜のクラックが発生しやすくなっている。
【００１２】保護膜にクラックが発生するのを防ぐため
には、アルミニウム配線と保護膜、保護膜とリードとの
接触面積を小さくすればよい。アルミニウム配線に関し
ては、スリットを入れる事が行なわれているが、配線の
全領域にわたってスリットを入れると実効的配線幅を減
少させ、配線抵抗が増して回路動作上の問題が発生する
場合がある。又、接触面積を小さくするためリードを細
めると、ＬＯＣ特有のリードにより半導体チップを保持
するという効果が弱まってしまうという問題が生じる。
【００１３】本発明の目的は、半導体チップを支持する
保護膜にクラックが発生するのを防止して信頼性を向上
させた半導体装置を提供することにある。
【００１４】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップの周辺部に設けた電源系の金属配線と、前
記金属配線上に設けた保護膜と、前記金属配線上を跨い
で前記保護膜上に配置し且つ前記半導体チップの上面に
接着して前記半導体チップを支持するリードとを有する
半導体装置において、前記リードの前記金属配線と交差
する部分の幅を他の部分より実質的に細くして構成され
る。
【００１５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【００１６】図１は本発明の第１の実施例を示す平面図
である。
【００１７】図１に示すように、半導体チップ１０の周
辺部に設けられた幅５０μｍ程度の電源系のアルミニウ
ム配線１６の上を跨いで配置されたリード１２ａ，１２
ｂのアルミニウム配線１６の上で交差する部分のみ、他
の部分より細くしている。なお、１３ａ，１３ｂは半導
体チップ１０の周辺部に設けたボンディングパッドであ
る。
【００１８】このように、電源系のアルミニウム配線１
６上に限って、リード１２ａ，１２ｂの幅を他の部分よ
り細くする事で、リード１２ａ，１２ｂによる半導体チ
ップ１０の支持能力を殆ど下げることなく、リード１２
ａ，１２ｂとアルミニウム配線１６上に設けた保護膜の
接触面積を小さくして、クラックの発生を防ぐことがで
きる。又、アルミニウム配線１６の幅は何ら変えていな
いので配線抵抗が増大するなどの問題も生じない。
【００１９】図２は本発明の第２の実施例を示す平面図
である。
【００２０】図２に示すように、半導体チップ１０の周
辺部に設けられた、アルミニウム配線１６の上を跨いで
配置されたリード１２ａ，１２ｂのアルミニウム配線１
６の上で交差する部分にスリット１７を設けて実効的な
保護膜との接触面積を小さくしている以外は第１の実施
例と同様の構成を有している。
【００２１】
【発明の効果】以上説明したように本発明は、半導体チ
ップの上面と接着して半導体チップを支持するリードの
電源系金属配線と交差する部分の幅を他の部分より細く
することにより、半導体チップの表面に形成した保護膜
が熱応力により損傷を受けるのを防ぐという効果を有す
る。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す平面図。
【図２】本発明の第２の実施例を示す平面図。
【図３】従来の半導体装置の一例を示す平面図及びＡ−
Ａ′線断面図。
【符号の説明】
１０ 半導体チップ １１ アイランド １２ａ，１２ｂ，１２ｃ，１２ｄ リード １３ａ，１３ｂ，１３ｃ，１３ｄ ボンディングパッ
ド １４ａ，１４ｂ，１４ｃ，１４ｄ ボンディングワイ
ヤ １５ 粘着テープ １６ アルミニウム配線 １７ スリット ２１ 半導体基板 ２２ 保護膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの周辺部に設けた電源系の
    金属配線と、前記金属配線上に設けた保護膜と、前記金
    属配線上を跨いで前記保護膜上に配置し且つ前記半導体
    チップの上面に接着して前記半導体チップを支持するリ
    ードとを有する半導体装置において、前記リードの前記
    金属配線と交差する部分の幅を他の部分より実質的に細
    くしたことを特徴とする半導体装置。
  2. 【請求項２】 リードの金属配線と交差する部分に設け
    たスリットを有する請求項１記載の半導体装置。
JP4202823A 1992-07-30 1992-07-30 半導体装置 Expired - Fee Related JP2680974B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4202823A JP2680974B2 (ja) 1992-07-30 1992-07-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4202823A JP2680974B2 (ja) 1992-07-30 1992-07-30 半導体装置

Publications (2)

Publication Number Publication Date
JPH0653403A true JPH0653403A (ja) 1994-02-25
JP2680974B2 JP2680974B2 (ja) 1997-11-19

Family

ID=16463788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4202823A Expired - Fee Related JP2680974B2 (ja) 1992-07-30 1992-07-30 半導体装置

Country Status (1)

Country Link
JP (1) JP2680974B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08111493A (ja) * 1994-10-07 1996-04-30 Nec Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08111493A (ja) * 1994-10-07 1996-04-30 Nec Corp 半導体装置

Also Published As

Publication number Publication date
JP2680974B2 (ja) 1997-11-19

Similar Documents

Publication Publication Date Title
JP2923236B2 (ja) リード・オン・チップ半導体パッケージおよびその製造方法
US5796162A (en) Frames locking method for packaging semiconductor chip
JP2002043356A (ja) 半導体ウェーハ、半導体装置及びその製造方法
JP2680974B2 (ja) 半導体装置
JP2680969B2 (ja) 半導体記憶装置
JP2704085B2 (ja) 半導体装置
JP2826432B2 (ja) 半導体装置
JP2871987B2 (ja) 半導体記憶装置
JPH0778910A (ja) 半導体装置
JP2567870B2 (ja) 半導体記憶装置
JP2694871B2 (ja) 半導体装置
JP2500643B2 (ja) 半導体装置
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JPH0621322A (ja) 半導体記憶装置
JP3196821B2 (ja) 樹脂封止型回路装置
JPH053249A (ja) 半導体装置及びその製造方法
JPH09326463A (ja) 樹脂封止型半導体装置
JP2732731B2 (ja) リードフレーム及びそれを用いた半導体装置とその製造方法
JP2968769B2 (ja) 樹脂封止型半導体装置
JP2971594B2 (ja) 半導体集積回路装置
JPS63311731A (ja) 半導体装置
JP2630299B2 (ja) 半導体装置
JPS61253826A (ja) 半導体装置およびその製造方法
JPS62232147A (ja) 半導体装置
JP2834074B2 (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970701

LAPS Cancellation because of no payment of annual fees