JPH0653418A - Ａｃ特性チェック回路 - Google Patents
Ａｃ特性チェック回路Info
- Publication number
- JPH0653418A JPH0653418A JP4200735A JP20073592A JPH0653418A JP H0653418 A JPH0653418 A JP H0653418A JP 4200735 A JP4200735 A JP 4200735A JP 20073592 A JP20073592 A JP 20073592A JP H0653418 A JPH0653418 A JP H0653418A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- characteristic
- lsi
- circuit
- check circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 20
- 229910052782 aluminium Inorganic materials 0.000 description 20
- 239000010410 layer Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】ＬＳＩのＡＣ特性と相関の強い特性を有するＡ
Ｃ特性チェック回路。 【構成】ＡＣ特性チェック回路を構成するゲート回路２
の間を接続する配線系３を、チップの縦断面構造に関し
て、ＬＳＩを構成する機能ブロック間配線の構造と同一
の構造とし、チップの平面構造に関して、配線長および
接続回数を、機能ブロック間配線の平均配線長および平
均接続回数にそれぞれ等しくする。
Ｃ特性チェック回路。 【構成】ＡＣ特性チェック回路を構成するゲート回路２
の間を接続する配線系３を、チップの縦断面構造に関し
て、ＬＳＩを構成する機能ブロック間配線の構造と同一
の構造とし、チップの平面構造に関して、配線長および
接続回数を、機能ブロック間配線の平均配線長および平
均接続回数にそれぞれ等しくする。
Description
【０００１】
【産業上の利用分野】本発明は、ＡＣ特性チェック回路
に関し、特に、半導体集積回路のＡＣ特性をチェックす
るためのＡＣ特性チェック回路に関する。
に関し、特に、半導体集積回路のＡＣ特性をチェックす
るためのＡＣ特性チェック回路に関する。
【０００２】
【従来の技術】従来、ＬＳＩのＡＣ特性は、ＬＳＩテス
ターと呼ばれる、ソフトウェアで制御された汎用測定機
によって行なわれていた。しかし、近年のＬＳＩの高速
化に伴い、ＬＳＩテスターの特性や精度がＬＳＩのスピ
ードにおいつかなくなって来つつある。このため、ＬＳ
ＩのＡＣ特性を直接測定する代わりに、そのＬＳＩの同
一チップ上に設けられた特別の回路（以降、ＡＣ特性チ
ェック回路と呼ぶ）のＡＣ特性を測定する事により、Ｌ
ＳＩのＡＣ特性を見積もる方法が普及してきている。こ
れは、ＡＣ特性チェック回路の特性を、ＬＳＩの代用特
性として用いる方法であると言える。
ターと呼ばれる、ソフトウェアで制御された汎用測定機
によって行なわれていた。しかし、近年のＬＳＩの高速
化に伴い、ＬＳＩテスターの特性や精度がＬＳＩのスピ
ードにおいつかなくなって来つつある。このため、ＬＳ
ＩのＡＣ特性を直接測定する代わりに、そのＬＳＩの同
一チップ上に設けられた特別の回路（以降、ＡＣ特性チ
ェック回路と呼ぶ）のＡＣ特性を測定する事により、Ｌ
ＳＩのＡＣ特性を見積もる方法が普及してきている。こ
れは、ＡＣ特性チェック回路の特性を、ＬＳＩの代用特
性として用いる方法であると言える。
【０００３】現在最も一般的に行なわれている方法は、
ＡＣ特性チェック回路としてリングオシレータを使う方
法である。リングオシレータの発振周波数とＬＳＩのＡ
Ｃ特性との相関を確認し図３のようなグラフを作った
後、新たなＬＳＩに対しては、ＡＣ特性を測定すること
無く、リングオシレータの発振周波数からＬＳＩのＡＣ
特性を評価する。この方法は、ＬＳＩのＡＣ特性とＡＣ
特性チェック回路（この例ではリングオシレータ）の特
性とに、強い相関があることを前提としている。
ＡＣ特性チェック回路としてリングオシレータを使う方
法である。リングオシレータの発振周波数とＬＳＩのＡ
Ｃ特性との相関を確認し図３のようなグラフを作った
後、新たなＬＳＩに対しては、ＡＣ特性を測定すること
無く、リングオシレータの発振周波数からＬＳＩのＡＣ
特性を評価する。この方法は、ＬＳＩのＡＣ特性とＡＣ
特性チェック回路（この例ではリングオシレータ）の特
性とに、強い相関があることを前提としている。
【０００４】
【発明が解決しようとする課題】上述した従来の方法で
は、汎用ＬＳＩの様に、ＬＳＩを構成する回路の特徴を
ＡＣ特性チェック回路に十分反映させることが可能な場
合は、ＬＳＩのＡＣ特性とＡＣ特性チェック回路の特性
との間に強い相関を期待できる。しかし、例えばゲート
アレイのようなＡＳＩＣでは、品種によって機能が種々
異なるので、これを実現するための回路の特徴を包含
し、かつ共通性の高いＡＣ特性チェック回路を設計する
事は、事実上不可能と言える。従って、ＡＣチェック回
路としてはリングオシレータのような単純な回路になら
ざるを得ない。これが、上述したＬＳＩのＡＣ特性とＡ
Ｃ特性チェック回路の特性の間の相関を強める一つの要
因となっている。加えて、ゲートアレイでは、予め作り
込まれたトランジスタに自動配置・配線を施すことでそ
の品種に特有の機能を実現するので、ＡＣ特性に影響を
及ぼす配線長やコンタクト或いはスルーホールの数が品
種により異なる。そのため、各品種に共通な回路（配線
抵抗、コンタクトおよびスルーホール抵抗、その他の寄
生素子を含む）でＬＳＩのＡＣ特性を代用する事は難し
くなる。例えば、現実の回路に比べてスルーホールの数
が極端に少ないＡＣ特性チェック回路を用いたとする
と、製造条件のばらつきなどによりスルーホール抵抗が
大きくなり動作速度が低下したとしても、ＡＣ特性チェ
ック回路のスピード低下となって現れない事になる。こ
れも、上記相関を弱める要素となっている。
は、汎用ＬＳＩの様に、ＬＳＩを構成する回路の特徴を
ＡＣ特性チェック回路に十分反映させることが可能な場
合は、ＬＳＩのＡＣ特性とＡＣ特性チェック回路の特性
との間に強い相関を期待できる。しかし、例えばゲート
アレイのようなＡＳＩＣでは、品種によって機能が種々
異なるので、これを実現するための回路の特徴を包含
し、かつ共通性の高いＡＣ特性チェック回路を設計する
事は、事実上不可能と言える。従って、ＡＣチェック回
路としてはリングオシレータのような単純な回路になら
ざるを得ない。これが、上述したＬＳＩのＡＣ特性とＡ
Ｃ特性チェック回路の特性の間の相関を強める一つの要
因となっている。加えて、ゲートアレイでは、予め作り
込まれたトランジスタに自動配置・配線を施すことでそ
の品種に特有の機能を実現するので、ＡＣ特性に影響を
及ぼす配線長やコンタクト或いはスルーホールの数が品
種により異なる。そのため、各品種に共通な回路（配線
抵抗、コンタクトおよびスルーホール抵抗、その他の寄
生素子を含む）でＬＳＩのＡＣ特性を代用する事は難し
くなる。例えば、現実の回路に比べてスルーホールの数
が極端に少ないＡＣ特性チェック回路を用いたとする
と、製造条件のばらつきなどによりスルーホール抵抗が
大きくなり動作速度が低下したとしても、ＡＣ特性チェ
ック回路のスピード低下となって現れない事になる。こ
れも、上記相関を弱める要素となっている。
【０００５】本発明は上述のような従来のＡＣ特性チェ
ック回路の問題点に鑑みてなされたものであって、信号
が伝わる経路内に、電気特性に影響を与える製造条件の
ばらつきの要素を、その影響の程度が実際の回路への影
響と同程度となるように盛り込み、実際の回路のＡＣ特
性との間に強い相関のある特性をもったＡＣ特性チェッ
ク回路を提供することを目的とする。
ック回路の問題点に鑑みてなされたものであって、信号
が伝わる経路内に、電気特性に影響を与える製造条件の
ばらつきの要素を、その影響の程度が実際の回路への影
響と同程度となるように盛り込み、実際の回路のＡＣ特
性との間に強い相関のある特性をもったＡＣ特性チェッ
ク回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明のＡＣ特性チェッ
ク回路は、半導体チップ上に設けられた回路を集積した
複数の機能ブロックのそれぞれを配線で接続してなるＬ
ＳＩの前記半導体チップ上に設けられ、このＬＳＩのＡ
Ｃ特性を評価する専用のＡＣ特性チェック回路であっ
て、このＡＣ特性チェック回路を構成する論理回路間を
接続する配線が、前記チップの縦断面構造に関して、前
記機能ブロック間を接続する配線の構造と同一の構造を
有し、前記半導体チップの平面構造に関して、配線長お
よび接続回数が前記機能ブロック間を接続する配線の平
均配線長および平均接続回数にそれぞれ等しくされてい
ることを特徴としている。
ク回路は、半導体チップ上に設けられた回路を集積した
複数の機能ブロックのそれぞれを配線で接続してなるＬ
ＳＩの前記半導体チップ上に設けられ、このＬＳＩのＡ
Ｃ特性を評価する専用のＡＣ特性チェック回路であっ
て、このＡＣ特性チェック回路を構成する論理回路間を
接続する配線が、前記チップの縦断面構造に関して、前
記機能ブロック間を接続する配線の構造と同一の構造を
有し、前記半導体チップの平面構造に関して、配線長お
よび接続回数が前記機能ブロック間を接続する配線の平
均配線長および平均接続回数にそれぞれ等しくされてい
ることを特徴としている。
【０００７】
【実施例】次に、本発明の好適な実施例について説明す
る。図１（ａ）は、本発明のＡＣ特性チェック回路の実
施例を示すブロック図である。同図を参照すると、この
回路は、リングオシレータを基本構成としている。発振
出力は、分周回路４によって分周され、周波数測定端子
５に取り出される。発振又は停止は、コントロール端子
１への入力信号によって制御される。本実施例を構成す
る各ゲート回路２の間を接続する配線系３は、内部回路
（図示せず）の機能ブロック間配線の平均配線長、平均
コンタクト数、平均スルーホール数を含む配線系で構成
されている。ＬＳＩの製造ばらつき要素としては、ＭＯ
Ｓトランジスタのしきい値電圧，ポリシリコン配線幅
（チャネル長），ゲート酸化膜圧，アルミニウム配線抵
抗，コンタクト抵抗，スルーホール抵抗，配線容量（層
間容量およびフリンジング容量を含む）等があるが、本
実施例では、上記のばらつき要素の内一つ又は複数個の
要素がばらついても、ＡＣ特性チェック回路特性の変化
となってい現れるので、ＬＳＩのＡＣ特性との相関が保
証される。
る。図１（ａ）は、本発明のＡＣ特性チェック回路の実
施例を示すブロック図である。同図を参照すると、この
回路は、リングオシレータを基本構成としている。発振
出力は、分周回路４によって分周され、周波数測定端子
５に取り出される。発振又は停止は、コントロール端子
１への入力信号によって制御される。本実施例を構成す
る各ゲート回路２の間を接続する配線系３は、内部回路
（図示せず）の機能ブロック間配線の平均配線長、平均
コンタクト数、平均スルーホール数を含む配線系で構成
されている。ＬＳＩの製造ばらつき要素としては、ＭＯ
Ｓトランジスタのしきい値電圧，ポリシリコン配線幅
（チャネル長），ゲート酸化膜圧，アルミニウム配線抵
抗，コンタクト抵抗，スルーホール抵抗，配線容量（層
間容量およびフリンジング容量を含む）等があるが、本
実施例では、上記のばらつき要素の内一つ又は複数個の
要素がばらついても、ＡＣ特性チェック回路特性の変化
となってい現れるので、ＬＳＩのＡＣ特性との相関が保
証される。
【０００８】図１（ｂ）は、上記配線系３の一例を示し
ている。この配線系３は、２つのゲート回路２の間を、
一層目アルミニウム配線７と二層目アルミニウム配線６
とスルーホール８とで接続している。一層目アルミニウ
ミ配線，二層目アルミニウム配線およびスルーホール数
はそれぞれ、内部回路の一層目アルミニウム配線の平均
配線長，二層目アルミニウム配線の平均配線長および平
均スルーホール数になるように設計されている。この配
線系３は、自動処理によって設計される。一層目アルミ
ニウム配線の平均配線長をＬ1 ，二層目アルミニウム配
線の平均配線長をＬ2 ，平均スルーホール数をＮとする
と、合計（Ｎ＋１）本の配線があり、ゲート回路２への
接続を二層目アルミニウム配線６とすると、一層目アル
ミニウム配線７の一本分の長さはＬ1 ÷（Ｎ÷２）とな
る。一方、二層目アルミニウム配線６は一層目アルミニ
ウム配線７より一本多いので、二層目アルミニウム配線
７一本分の長さはＬ2 ÷｛（Ｎ÷２）＋１｝となる。勿
論、これらの値は多少の誤差を含んでいても大きな影響
を及ぼす事はないので、自動処理をすることは十分可能
である。図２は、図１（ａ）中の配線系３の他の例であ
る。２つのゲート回路２間に、予め一層目アルミニウム
配線７，二層目アルミニウム配線６及び三層目アルミニ
ウム配線９をメッシュ状に設け、この多層配線構造の交
点にスルーホールを自動配置することにより、適切な配
線長、スルーホール数、配線交差率を得るものである。
ている。この配線系３は、２つのゲート回路２の間を、
一層目アルミニウム配線７と二層目アルミニウム配線６
とスルーホール８とで接続している。一層目アルミニウ
ミ配線，二層目アルミニウム配線およびスルーホール数
はそれぞれ、内部回路の一層目アルミニウム配線の平均
配線長，二層目アルミニウム配線の平均配線長および平
均スルーホール数になるように設計されている。この配
線系３は、自動処理によって設計される。一層目アルミ
ニウム配線の平均配線長をＬ1 ，二層目アルミニウム配
線の平均配線長をＬ2 ，平均スルーホール数をＮとする
と、合計（Ｎ＋１）本の配線があり、ゲート回路２への
接続を二層目アルミニウム配線６とすると、一層目アル
ミニウム配線７の一本分の長さはＬ1 ÷（Ｎ÷２）とな
る。一方、二層目アルミニウム配線６は一層目アルミニ
ウム配線７より一本多いので、二層目アルミニウム配線
７一本分の長さはＬ2 ÷｛（Ｎ÷２）＋１｝となる。勿
論、これらの値は多少の誤差を含んでいても大きな影響
を及ぼす事はないので、自動処理をすることは十分可能
である。図２は、図１（ａ）中の配線系３の他の例であ
る。２つのゲート回路２間に、予め一層目アルミニウム
配線７，二層目アルミニウム配線６及び三層目アルミニ
ウム配線９をメッシュ状に設け、この多層配線構造の交
点にスルーホールを自動配置することにより、適切な配
線長、スルーホール数、配線交差率を得るものである。
【０００９】
【発明の効果】以上説明したように、本発明はＬＳＩの
ＡＣ特性に影響を及ぼす製造ばらつき要素を、ほぼ全て
その信号経路内に含むようにＡＣ特性チェック回路を構
成することにより、各要素の内、一つの要素がばらつい
ても、内部回路の特性変動と同程度の大きさでその影響
を感知し、特性の変化を示す。このことにより、ＬＳＩ
内部回路の特性変動を確実に把握することができる。
ＡＣ特性に影響を及ぼす製造ばらつき要素を、ほぼ全て
その信号経路内に含むようにＡＣ特性チェック回路を構
成することにより、各要素の内、一つの要素がばらつい
ても、内部回路の特性変動と同程度の大きさでその影響
を感知し、特性の変化を示す。このことにより、ＬＳＩ
内部回路の特性変動を確実に把握することができる。
【図１】分図（ａ）は、本発明の一実施例の構成を示す
ブロック図である。分図（ｂ）は、分図（ａ）中の配線
系３の構造の一例を示す模式的平面図である。
ブロック図である。分図（ｂ）は、分図（ａ）中の配線
系３の構造の一例を示す模式的平面図である。
【図２】図１（ａ）中の配線系の構造の他の例を示す模
式的平面図である。
式的平面図である。
【図３】リングオシレータの発振周波数とＬＳＩの動作
周波数との相関の一例を示す図である。
周波数との相関の一例を示す図である。
１ コントロール端子 ２ ゲート回路 ３ 配線系 ４ 分周回路 ５ 周波数測定端子 ６ 二層目アルミニウム配線 ７ 一層目アルミニウム配線 ８ スルーホール ９ 三層目アルミニウム配線
Claims (1)
- 【請求項１】 半導体チップ上に設けられた回路を集積
した複数の機能ブロックのそれぞれを配線で接続してな
るＬＳＩの前記半導体チップ上に設けられ、このＬＳＩ
のＡＣ特性を評価する専用のＡＣ特性チェック回路であ
って、 このＡＣ特性チェック回路を構成する論理回路間を接続
する配線が、前記半導体チップの縦断面構造に関して、
前記機能ブロック間を接続する配線の構造と同一の構造
を有し、前記半導体チップの平面構造に関して、配線長
および接続回数が前記機能ブロック間を接続する配線の
平均配線長および平均接続回数にそれぞれ等しくされて
いることを特徴とするＡＣ特性チェック回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4200735A JPH0653418A (ja) | 1992-07-28 | 1992-07-28 | Ａｃ特性チェック回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4200735A JPH0653418A (ja) | 1992-07-28 | 1992-07-28 | Ａｃ特性チェック回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653418A true JPH0653418A (ja) | 1994-02-25 |
Family
ID=16429309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4200735A Withdrawn JPH0653418A (ja) | 1992-07-28 | 1992-07-28 | Ａｃ特性チェック回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653418A (ja) |
-
1992
- 1992-07-28 JP JP4200735A patent/JPH0653418A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5811983A (en) | Test ring oscillator | |
| US5045725A (en) | Integrated standard cell including clock lines | |
| US4795964A (en) | Method and apparatus for measuring the capacitance of complementary field-effect transistor devices | |
| US5486786A (en) | Process monitor for CMOS integrated circuits | |
| US20080094053A1 (en) | Test circuits having ring oscillators and test methods thereof | |
| US5095267A (en) | Method of screening A.C. performance characteristics during D.C. parametric test operation | |
| JPH02263463A (ja) | 半導体集積回路 | |
| US5039602A (en) | Method of screening A.C. performance characteristics during D.C. parametric test operation | |
| US6091080A (en) | Evaluation method for wirings of semiconductor device | |
| US11143690B2 (en) | Testing structure and testing method | |
| JP2001250916A (ja) | 半導体集積回路 | |
| JPH0653418A (ja) | Ａｃ特性チェック回路 | |
| JPH10270644A (ja) | 半導体集積回路装置 | |
| US6333680B1 (en) | Method and system for characterizing coupling capacitance between integrated circuit interconnects | |
| US7181662B2 (en) | On-chip test apparatus | |
| JP7027977B2 (ja) | 発振回路及び発振回路の制御方法 | |
| US7855090B2 (en) | In line test circuit and method for determining interconnect electrical properties and integrated circuit incorporating the same | |
| JP2872138B2 (ja) | 半導体集積回路 | |
| JPH04101457A (ja) | 半導体回路製造装置、半導体回路製造方法、及び該方法により製造される半導体回路 | |
| CN114675159A (zh) | 工艺偏差检测电路与工艺偏差检测方法 | |
| US7197727B1 (en) | Interconnect speed sensing circuitry | |
| CN114217193B (zh) | 与非门树结构 | |
| JP3109593B2 (ja) | 半導体集積回路 | |
| JPH11295390A (ja) | 半導体集積回路装置及びその回路設計方法 | |
| JP3052798B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |