JPH0653639A - 半田形成方法 - Google Patents
半田形成方法Info
- Publication number
- JPH0653639A JPH0653639A JP4200766A JP20076692A JPH0653639A JP H0653639 A JPH0653639 A JP H0653639A JP 4200766 A JP4200766 A JP 4200766A JP 20076692 A JP20076692 A JP 20076692A JP H0653639 A JPH0653639 A JP H0653639A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- forming
- thin film
- target
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Physical Vapour Deposition (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体装置や薄膜回路製造のために用いる半
田形成方法において、半田形成工程での不良率を低下さ
せる半田形成方法を提供することを目的とする。 【構成】 回路基板８上の導体に半田を形成する方法に
おいて、半田ターゲット６を用いたスパッタリング成膜
方法により所望の形状の半田を形成することにより、薄
膜回路に非接触に半田を形成することが可能となる。
田形成方法において、半田形成工程での不良率を低下さ
せる半田形成方法を提供することを目的とする。 【構成】 回路基板８上の導体に半田を形成する方法に
おいて、半田ターゲット６を用いたスパッタリング成膜
方法により所望の形状の半田を形成することにより、薄
膜回路に非接触に半田を形成することが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置や薄膜回路
製造のために用いる半田形成方法に関するものである。
製造のために用いる半田形成方法に関するものである。
【０００２】
【従来の技術】近年、半田形成装置の発展には著しいも
のがある。
のがある。
【０００３】従来の技術としては、回路基板上に半田ペ
ーストをスクリーン印刷法により印刷するという方法で
あった。
ーストをスクリーン印刷法により印刷するという方法で
あった。
【０００４】以下図面を参照しながら、上述した半田形
成方法について薄膜回路形成後の半田形成する場合につ
いて説明する。
成方法について薄膜回路形成後の半田形成する場合につ
いて説明する。
【０００５】図３は従来の半田形成方法の構成断面図を
示すものである。基板２２上には薄膜キャパシタを構成
する下部電極を兼ねた導体２３と誘電体膜２４と上部電
極を兼ねた導体２５が形成されている。基板２２上部に
は開口部２６を持つスクリーンマスク２７と半田ペース
ト２８と半田ペースト２８を開口部２６に押し込むスキ
ージ２９が構成されている。
示すものである。基板２２上には薄膜キャパシタを構成
する下部電極を兼ねた導体２３と誘電体膜２４と上部電
極を兼ねた導体２５が形成されている。基板２２上部に
は開口部２６を持つスクリーンマスク２７と半田ペース
ト２８と半田ペースト２８を開口部２６に押し込むスキ
ージ２９が構成されている。
【０００６】スキージ２９は半田ペースト２８とともに
移動しながらスクリーンマスク２７の開口部２６にて半
田ペースト２８を導体２５上に印刷し、半田が形成され
る。
移動しながらスクリーンマスク２７の開口部２６にて半
田ペースト２８を導体２５上に印刷し、半田が形成され
る。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
方法による半田形成方法の場合、スキージ２９がスクリ
ーンマスク２７を押えつけるため、導体２３と導体２７
とが短絡するという問題を有していた。さらに、薄膜形
成装置以外に印刷機が必要であり製造コストが高くなる
という問題を有していた。
方法による半田形成方法の場合、スキージ２９がスクリ
ーンマスク２７を押えつけるため、導体２３と導体２７
とが短絡するという問題を有していた。さらに、薄膜形
成装置以外に印刷機が必要であり製造コストが高くなる
という問題を有していた。
【０００８】本発明は上記課題に鑑み、半田形成工程で
の不良率を低下させる半田形成方法を提供するものであ
る。
の不良率を低下させる半田形成方法を提供するものであ
る。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半田形成方法は、薄膜回路形成後、半田タ
ーゲットを用いたスパッタリング成膜方法により半田薄
膜を形成し、フォトリソグラフィ技術により所望の形状
に半田を形成する、もしくは、半田ターゲットを用いた
マスク蒸着により所望の形状に半田を形成することを特
徴とする。
に、本発明の半田形成方法は、薄膜回路形成後、半田タ
ーゲットを用いたスパッタリング成膜方法により半田薄
膜を形成し、フォトリソグラフィ技術により所望の形状
に半田を形成する、もしくは、半田ターゲットを用いた
マスク蒸着により所望の形状に半田を形成することを特
徴とする。
【００１０】
【作用】本発明は上記した構成によって、薄膜回路部に
機械的な力が加わることがないので、半田形成の際に薄
膜回路部に悪影響がなくなる。
機械的な力が加わることがないので、半田形成の際に薄
膜回路部に悪影響がなくなる。
【００１１】
【実施例】以下本発明の一実施例の半田形成方法につい
て、図面を参照しながら説明する。図は本発明の実施例
における半田形成装置の断面図を示すものである。真空
槽１の中には薄膜回路形成済の基板２と基板取付治具３
と、陽極４と、その基板２を加熱するためのヒーター５
と、その陽極４に対向して半田ターゲット６があり、半
田ターゲットには陰極７が付加されている。さらにＡｒ
ガス導入口８およびＡｒガス排出口９がある。また真空
槽１の外にはターゲットに対して電力印加を行うための
電力印加装置１０を有する。
て、図面を参照しながら説明する。図は本発明の実施例
における半田形成装置の断面図を示すものである。真空
槽１の中には薄膜回路形成済の基板２と基板取付治具３
と、陽極４と、その基板２を加熱するためのヒーター５
と、その陽極４に対向して半田ターゲット６があり、半
田ターゲットには陰極７が付加されている。さらにＡｒ
ガス導入口８およびＡｒガス排出口９がある。また真空
槽１の外にはターゲットに対して電力印加を行うための
電力印加装置１０を有する。
【００１２】以上のように構成された半田形成装置につ
いて、基板としてアルミナ基板半田ターゲット、金属と
してＰｂ−Ｓｎを用いた場合について説明する。
いて、基板としてアルミナ基板半田ターゲット、金属と
してＰｂ−Ｓｎを用いた場合について説明する。
【００１３】９９．５％アルミナ基板上には薄膜回路が
形成されており、ヒーター５により６０℃に加熱されて
いる。Ａｒガスを導入し陽極とＰｂ−Ｓｎターゲット６
の下の陰極間で電力印加を行うことにより基板上に５０
μｍのＰｂ−Ｓｎ薄膜が成膜される。成膜後、レジスト
塗布・露光・現像エッチングを経て、基板２の導体上に
所望の形状をしたＰｂ−Ｓｎが形成される。
形成されており、ヒーター５により６０℃に加熱されて
いる。Ａｒガスを導入し陽極とＰｂ−Ｓｎターゲット６
の下の陰極間で電力印加を行うことにより基板上に５０
μｍのＰｂ−Ｓｎ薄膜が成膜される。成膜後、レジスト
塗布・露光・現像エッチングを経て、基板２の導体上に
所望の形状をしたＰｂ−Ｓｎが形成される。
【００１４】このような半田形成方法によれば、半田形
成の際に機械的接触が生じないため、薄膜キャパシタの
電極間短絡等がなくなる。
成の際に機械的接触が生じないため、薄膜キャパシタの
電極間短絡等がなくなる。
【００１５】以上のように本実施例によれば、半田形成
の際に機械的接触が生じないため、半田形成工程におけ
る不良率が低減される。
の際に機械的接触が生じないため、半田形成工程におけ
る不良率が低減される。
【００１６】以下第２の実施例について、図面を参照し
ながら説明する。図２は本発明の実施例における半田形
成装置の断面図を示すものである。真空槽１１の中には
薄膜回路形成済の基板１２と基板取付治具１３と、陽極
１４と、その基板１２を加熱するためのヒーター１５
と、その陽極１４に対向して半田ターゲット１６があ
り、半田ターゲットには陽極１７が付加されている。さ
らにＡｒガス導入口１８およびＡｒガス排出口１９があ
る。また陽極に対向して基板上には所望の形状の開口部
を持った蒸着マスク２０がある。真空槽１１の外にはタ
ーゲットに対して電力印加を行うための電力印加装置２
１を有する。
ながら説明する。図２は本発明の実施例における半田形
成装置の断面図を示すものである。真空槽１１の中には
薄膜回路形成済の基板１２と基板取付治具１３と、陽極
１４と、その基板１２を加熱するためのヒーター１５
と、その陽極１４に対向して半田ターゲット１６があ
り、半田ターゲットには陽極１７が付加されている。さ
らにＡｒガス導入口１８およびＡｒガス排出口１９があ
る。また陽極に対向して基板上には所望の形状の開口部
を持った蒸着マスク２０がある。真空槽１１の外にはタ
ーゲットに対して電力印加を行うための電力印加装置２
１を有する。
【００１７】以上のように構成された半田形成装置につ
いて、基板としてアルミナ基板、半田ターゲット、金属
としてＰｂ−Ｓｎを用いた場合について説明する。
いて、基板としてアルミナ基板、半田ターゲット、金属
としてＰｂ−Ｓｎを用いた場合について説明する。
【００１８】９９．５％アルミナ基板上には薄膜回路が
形成されており、ヒーター１５により６０℃に加熱され
ている。Ａｒガスを導入し陽極１４とＰｂ−Ｓｎターゲ
ット１６の下の陰極１７間で電力印加を行うことによ
り、蒸着マスクの開口部の形状をした７０μｍＰｂ−Ｓ
ｎ薄膜が成膜される。
形成されており、ヒーター１５により６０℃に加熱され
ている。Ａｒガスを導入し陽極１４とＰｂ−Ｓｎターゲ
ット１６の下の陰極１７間で電力印加を行うことによ
り、蒸着マスクの開口部の形状をした７０μｍＰｂ−Ｓ
ｎ薄膜が成膜される。
【００１９】このような半田形成方法によれば、半田形
成の際に機械的接触が生じないため、薄膜キャパシタの
電極間短絡等がなくなる。
成の際に機械的接触が生じないため、薄膜キャパシタの
電極間短絡等がなくなる。
【００２０】以上のように本実施例によれば、半田形成
の際に機械的接触が生じないため、半田形成工程におけ
る不良率がなくなる。
の際に機械的接触が生じないため、半田形成工程におけ
る不良率がなくなる。
【００２１】
【発明の効果】以上のように本発明によれば、基板上の
導体に半田形成の際に機械的接触が生じないため、半田
形成工程における不良率がなくなる。
導体に半田形成の際に機械的接触が生じないため、半田
形成工程における不良率がなくなる。
【図１】本発明の一実施例における半田形成方法を示す
構成図
構成図
【図２】本発明の一実施例における半田形成方法を示す
構成図
構成図
【図３】従来の半田形成方法を示す構成図
１ 真空槽 ２ 基板 ６ Ｐｂ−Ｓｎターゲット
Claims (2)
- 【請求項１】 回路基板上の導体に半田を形成する方法
において、半田ターゲットを用いたスパッタリング成膜
方法により半田薄膜を形成した後、所望の形状に半田を
形成することを特徴とする半田形成方法。 - 【請求項２】 回路基板上の導体に半田を形成する方法
において、半田ターゲットを用いてマスク蒸着により所
望の形状に半田を形成することを特徴とする半田形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4200766A JPH0653639A (ja) | 1992-07-28 | 1992-07-28 | 半田形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4200766A JPH0653639A (ja) | 1992-07-28 | 1992-07-28 | 半田形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653639A true JPH0653639A (ja) | 1994-02-25 |
Family
ID=16429820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4200766A Pending JPH0653639A (ja) | 1992-07-28 | 1992-07-28 | 半田形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653639A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6210547B1 (en) * | 1998-07-10 | 2001-04-03 | International Business Machines Corporation | Enhanced solder surface and process for chemically and mechanically enhancing solder surface properties |
| US6250540B1 (en) | 1999-04-30 | 2001-06-26 | International Business Machines Corporation | Fluxless joining process for enriched solders |
| JP2010001505A (ja) * | 2008-06-18 | 2010-01-07 | Ulvac Japan Ltd | 成膜装置および成膜方法 |
-
1992
- 1992-07-28 JP JP4200766A patent/JPH0653639A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6210547B1 (en) * | 1998-07-10 | 2001-04-03 | International Business Machines Corporation | Enhanced solder surface and process for chemically and mechanically enhancing solder surface properties |
| US6250540B1 (en) | 1999-04-30 | 2001-06-26 | International Business Machines Corporation | Fluxless joining process for enriched solders |
| JP2010001505A (ja) * | 2008-06-18 | 2010-01-07 | Ulvac Japan Ltd | 成膜装置および成膜方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3617373A (en) | Methods of making thin film patterns | |
| JPH0653639A (ja) | 半田形成方法 | |
| US4011143A (en) | Material deposition masking for microcircuit structures | |
| EP0723387A1 (en) | Soldermask gasketing of printed wiring board surface mount pads | |
| JPH068662A (ja) | 印刷スクリーンの製造方法 | |
| JPH11195552A (ja) | 薄型コンデンサとその製造方法 | |
| JP2921179B2 (ja) | フリップチップの実装方法 | |
| US20030201303A1 (en) | Modified aperture for surface mount technology (SMT) screen printing | |
| JPH08116150A (ja) | 電極配線および抵抗素子の形成方法 | |
| CN221979167U (zh) | 一种pcb板的焊盘结构 | |
| JP2003121466A (ja) | プローブユニットおよびその製造方法 | |
| JP3146496B2 (ja) | 絶縁基板のスルーホール電極形成方法 | |
| EP0542149A2 (de) | Verfahren zur Herstellung von Lotflächen auf einer Leiterplatte und Lotpastenfolie zur Durchführung des Verfahrens | |
| KR20240065565A (ko) | 비아 홀 전극의 형성 방법, 비아 홀 전극의 리페어 방법, 및 인쇄회로기판 | |
| JPH0858259A (ja) | スクリーン印刷用版 | |
| JPH11295877A (ja) | メタルマスクの製造方法 | |
| JPH07304Y2 (ja) | 半田ペ−スト印刷用マスク | |
| JPS60110193A (ja) | ピンホ−ルの修正方法 | |
| JPH03192793A (ja) | 電気回路部品の実装方法 | |
| JPH05251863A (ja) | スルーホール導体形成方法 | |
| JPH0586879B2 (ja) | ||
| JPH0123317B2 (ja) | ||
| JP2681205B2 (ja) | 膜素子付プリント配線板 | |
| JPS5846565Y2 (ja) | マイクロ波用半導体装置 | |
| JP2004179200A (ja) | 薄膜デバイスとその製造方法 |