JP3146496B2 - 絶縁基板のスルーホール電極形成方法 - Google Patents

絶縁基板のスルーホール電極形成方法

Info

Publication number
JP3146496B2
JP3146496B2 JP00368591A JP368591A JP3146496B2 JP 3146496 B2 JP3146496 B2 JP 3146496B2 JP 00368591 A JP00368591 A JP 00368591A JP 368591 A JP368591 A JP 368591A JP 3146496 B2 JP3146496 B2 JP 3146496B2
Authority
JP
Japan
Prior art keywords
hole
printing
insulating substrate
forming
effective area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00368591A
Other languages
English (en)
Other versions
JPH04243195A (ja
Inventor
博之 山田
揮好 池内
清二 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP00368591A priority Critical patent/JP3146496B2/ja
Publication of JPH04243195A publication Critical patent/JPH04243195A/ja
Application granted granted Critical
Publication of JP3146496B2 publication Critical patent/JP3146496B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は近年、多素子電子部品や
厚膜ハイブリッドIC等の端子電極および配線導体を形
成する際に一般に使用される絶縁基板のスルーホール電
極形成方法に関するものである。
【0002】
【従来の技術】近年、電子部品は電子機器の小型化にと
もない軽薄短小化に対する要求がますます増大してお
り、回路基板への実装密度および実装効率を高めるた
め、非常に小型かつ複数の素子から構成されるチップ電
子部品への要求が高まってきた。
【0003】以下に従来のスルーホール電極形成方法に
ついて説明する。図3は従来の絶縁基板を示す概略図
で、11は印刷有効領域、12は透孔、13は印刷不要
領域である。図4はスルーホール印刷工法の概略図で、
まず図3に示すような絶縁基板14を印刷機のステージ
15に設置し、スクリーン印刷法を用いて導体ペースト
17を印刷すると同時に、印刷面と反対側から吸引ブロ
アー16により吸引することにより透孔18の内壁に導
体ペーストを印刷したのち乾燥焼成させる。次に、絶縁
基板を反転して先の面と反対面においても同じことを行
い両面の導体ペーストと重ね合わせて導通させ、この後
乾燥焼成を行ってスルーホール電極を形成していた。
【0004】
【発明が解決しようとする課題】しかしながら最近の電
子部品の小型化により製品の外形寸法が小さくなり、そ
れにともないスルーホール電極を形成するための透孔の
径も小さくせざるを得なくなってきた。したがって従来
の絶縁基板によるスルーホール電極形成方法では、図4
に示すスクリーン印刷によりスルーホール電極を形成し
た際には、印刷開始側から徐々に透孔に導体ペーストが
印刷されて行くと印刷された透孔の径は印刷されていな
い透孔の径より小さくなるために、吸引圧が導体ペース
トの印刷されていない大きい径の透孔へ集中される。よ
って、印刷開始側の透孔での吸引圧と印刷終了側の透孔
での吸引圧が等しくないために、絶縁基板の印刷有効領
域においてスルーホール電極が均一に形成できず、特に
この傾向は透孔の径が小さくなるにつれ顕著になるとい
う問題を有していた。
【0005】本発明はこのような問題点を解決するもの
で、径の小さい透孔を有する絶縁基板の印刷有効領域に
おいてスルーホール電極を均一に形成するための絶縁基
板のスルーホール電極形成方法を提供することを目的と
する。
【0006】
【課題を解決するための手段】この目的を達成するため
本発明の絶縁基板のスルーホール電極形成方法は、ス
ルーホール電極を形成するための表面から裏面まで貫通
する複数の透孔を設けた印刷有効領域と、前記印刷有効
領域を取り囲む枠として形成する印刷不要領域とを有
し、前記印刷不要領域に表面から裏面まで貫通する少な
くとも1個以上の透孔を有する絶縁基板において、この
絶縁基板における印刷有効領域の両面に導体ペーストを
用いて電極パターンをスクリーン印刷形成すると同時に
印刷する面と反対側から吸引しながら導体ペーストを前
記絶縁基板の印刷有効領域における透孔の内壁に印刷し
てスルーホール電極を形成するようにしたものである。
【0007】
【作用】上記絶縁基板のスルーホール電極形成方法によ
れば、絶縁基板における印刷不要領域に表面から裏面ま
で貫通する少なくとも1個以上の透孔を設け、前記絶縁
基板における印刷有効領域の両面に導体ペーストを用い
て電極パターンをスクリーン印刷形成すると同時に印刷
する面と反対側から吸引しながら導体ペーストを前記絶
縁基板の印刷有効領域における透孔の内壁に印刷してス
ルーホール電極を形成するようにしているため、印刷開
始側から徐々に印刷有効領域における透孔に導体ペース
トが印刷されて印刷された透孔の径が印刷されていない
透孔の径より小さくなっても、印刷不要領域に設けた透
孔の存在により、吸引圧は印刷有効領域における導体ペ
ーストが印刷されていない透孔へ集中することなく、印
刷不要領域に設けた透孔にも分散されることになり、こ
れにより、印刷有効領域における印刷終了側の透孔にお
いて吸引圧が極端に高くなるということはなくなるた
め、絶縁基板の印刷有効領域においてスルーホール電極
を均一に形成することができるものである。
【0008】
【実施例】以下本発明の実施例における絶縁基板のスル
ーホール電極形成方法について、図面を参照しながら説
明する。
【0009】(実施例1) 図1は本発明のスルーホール電極形成方法で用いられる
実施例1の絶縁基板を示す概略図である。1は印刷有効
領域、2は印刷有効領域1に表面から裏面まで貫通する
ように設けた複数の透孔、3は印刷不要領域、4は印刷
不要領域3に表面から裏面まで貫通するように設けた複
数の透孔である。まずあらかじめグリーンシートで打ち
抜き金型により孔加工された縦50mm、横60mm、
厚み0.4mmの図1に示すアルミナからなる絶縁基板
を準備した。その時の印刷有効領域1の孔数は1280
個、孔径は0.2mm、印刷不要領域3の孔数は32
個、孔径は0.3mmである。導体ペーストとして市販
の厚膜銀ペーストを使用する。印刷のための製版は孔径
0.2mmに対し同一中心点とする長方形のパターンを
持つステンレススクリーンマスクを準備する。図4に印
刷工法の概略図を示す。
【0010】まず前述した絶縁基板14を図4に示すよ
うに印刷機のステージ15に設置し、下方から吸引ブロ
アー16により吸引しながら、前述のマスク19を用
い、導体ペースト17をスクリーン印刷する。吸引圧を
変えながら印刷有効領域に設けた透孔18の内壁に挿入
されるペーストの状態を観察して吸引圧を決定する。
【0011】次に乾燥機にて120℃、10分間乾燥し
た後、ピーク温度850℃のプロファイルで焼成を行
う。
【0012】その後絶縁基板14を反転して前述と同様
に導体ペースト17を印刷し先に形成したものと透孔の
内壁で重なり部分を形成し、乾燥した後、ピーク温度8
50℃のプロファイルにて焼成し、スルーホール電極を
形成する。
【0013】その後、スルーホール電極を実体顕微鏡に
より観察を行った結果、従来のスルーホール電極形成方
法での透孔付近の吸引圧増加によって生じるにじみおよ
び透孔との導体ペーストづまりによるスルーホール不良
の発生率が約30%であったことと比較し、本実施例に
よる絶縁基板のスルーホール電極形成方法での不良率は
数%以下に改善できた。
【0014】(実施例2) 図2は本発明のスルーホール電極形成方法で用いられる
実施例2の絶縁基板を示す概略図である。5は第1の印
刷有効領域、6は第1の印刷有効領域5に表面から裏面
まで貫通するように設けた複数の透孔、7は第2の印刷
有効領域、8は第2の印刷有効領域7に表面から裏面ま
で貫通するように設けた複数の透孔、9は印刷不要領
域、10は印刷不要領域9に表面から裏面まで貫通する
ように設けた複数の透孔である。本発明の第1の実施例
と同様にスルーホール電極を形成したところ、同様の結
果が確認できた。
【0015】なお、上記第1、第2の実施例では、スル
ーホール電極の形成において、表面のスルーホール印刷
による電極形成と、裏面のスルーホール印刷による電極
形成を、別々の工程により850℃で焼成を行ったが、
表面をスルーホール印刷し、120℃で乾燥した後に、
裏面をスルーホール印刷し、120℃で乾燥した後に8
50℃で同時焼成を行ってもよい。
【0016】
【発明の効果】以上の説明から明らかなように、本発明
の絶縁基板のスルーホール電極形成方法は、絶縁基板に
おける印刷不要領域に表面から裏面まで貫通する少なく
とも1個以上の透孔を設け、前記絶縁基板における印刷
有効領域の両面に導体ペーストを用いて電極パターンを
スクリーン印刷形成すると同時に印刷する面と反対側か
ら吸引しながら導体ペーストを前記絶縁基板の印刷有効
領域における透孔の内壁に印刷してスルーホール電極を
形成するようにしているため、印刷開始側から徐々に印
刷有効領域における透孔に導体ペーストが印刷されて印
刷された透孔の径が印刷されていない透孔の径より小さ
くなっても、印刷不要領域に設けた透孔の存在により、
吸引圧は印刷有効領域における導体ペーストが印刷され
ていない透孔へ集中することなく、印刷不要領域に設け
た透孔にも分散されることになり、これにより、印刷有
効領域における印刷終了側の透孔において吸引圧が極端
に高くなるということはなくなるため、絶縁基板の印刷
有効領域においてスルーホール電極を均一に形成するこ
とができるというすぐれた効果を有するものである。
【図面の簡単な説明】
【図1】本発明のスルーホール電極形成方法で用いられ
る実施例1の絶縁基板を示す概略図
【図2】本発明のスルーホール電極形成方法で用いられ
る実施例2の絶縁基板を示す概略図
【図3】従来の絶縁基板を示す概略図
【図4】スルーホール印刷工法の概略図
【符号の説明】
1 印刷有効領域 2 印刷有効領域に設けた透孔 3 印刷不要領域 4 印刷不要領域に設けた透孔
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 実開 昭59−78646(JP,U) 実開 昭63−110062(JP,U) 特公 平2−50637(JP,B2) (58)調査した分野(Int.Cl.7,DB名) H05K 3/40 H05K 1/11

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 スルーホール電極を形成するための表面
    から裏面まで貫通する複数の透孔を設けた印刷有効領域
    と、前記印刷有効領域を取り囲む枠として形成する印刷
    不要領域とを有し、前記印刷不要領域に表面から裏面ま
    で貫通する少なくとも1個以上の透孔を有する絶縁基板
    において、この絶縁基板における印刷有効領域の両面に
    導体ペーストを用いて電極パターンをスクリーン印刷形
    成すると同時に印刷する面と反対側から吸引しながら導
    体ペーストを前記絶縁基板の印刷有効領域における透孔
    の内壁に印刷することを特徴とする絶縁基板のスルーホ
    ール電極形成方法。
JP00368591A 1991-01-17 1991-01-17 絶縁基板のスルーホール電極形成方法 Expired - Fee Related JP3146496B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00368591A JP3146496B2 (ja) 1991-01-17 1991-01-17 絶縁基板のスルーホール電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00368591A JP3146496B2 (ja) 1991-01-17 1991-01-17 絶縁基板のスルーホール電極形成方法

Publications (2)

Publication Number Publication Date
JPH04243195A JPH04243195A (ja) 1992-08-31
JP3146496B2 true JP3146496B2 (ja) 2001-03-19

Family

ID=11564259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00368591A Expired - Fee Related JP3146496B2 (ja) 1991-01-17 1991-01-17 絶縁基板のスルーホール電極形成方法

Country Status (1)

Country Link
JP (1) JP3146496B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110421964B (zh) * 2019-08-27 2020-12-25 许昌裕同印刷包装有限公司 一种快速切版的丝印底版及其使用方法

Also Published As

Publication number Publication date
JPH04243195A (ja) 1992-08-31

Similar Documents

Publication Publication Date Title
GB2080629A (en) Printed circuit boards
JP3146496B2 (ja) 絶縁基板のスルーホール電極形成方法
JPH11154784A (ja) 厚膜形成用ペーストの印刷方法
JPH0685465A (ja) Smdモジュール用基板及びその製造方法
JP2867749B2 (ja) 端子電極の形成方法
JPH0864403A (ja) 回路検査端子付き角形チップ抵抗器
JPH0832204A (ja) セラミックス配線基板の製造方法
JPH0864932A (ja) メタライズ基板の製造方法
JP2643450B2 (ja) スルーホール導体形成方法
JPS63124596A (ja) 回路基板
JPH1140911A (ja) プリント基板
JP4306155B2 (ja) 電子部品構成体
JPH0653639A (ja) 半田形成方法
JP3036214B2 (ja) 角形チップ抵抗器の製造方法
JP3129912B2 (ja) サーマルヘッドの製造方法
JPH1134473A (ja) パターン印刷方法
JP2681205B2 (ja) 膜素子付プリント配線板
KR940008183B1 (ko) Smd형 캐패시터 네트워크 제조방법
JP2603863B2 (ja) プリント配線板
JPH0462890A (ja) 厚膜スルーホールの形成方法
JPH02185095A (ja) 厚膜多層回路基板
JPS58182293A (ja) 厚膜配線基板
JPS58219702A (ja) チツプ抵抗器の製造方法
JPH0272690A (ja) 厚膜回路印刷基板
JPH05315756A (ja) 積層セラミック基板およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees