JPH0654321U - パワーオンリセット回路 - Google Patents

Abstract

(57)【要約】 【目的】 レギュレーションを開始した時点で必ずパワ
ーオンリセット信号を出力するものを得ることを目的と
する。 【構成】 シャントレギュレータ回路において、定電圧
源出力が構成素子で決定される基準電圧になった時点で
誤差増幅器から電流が出力される構成とし、この電流を
検出してパワーオンリセット信号を出力するようにし
た。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、定電圧源回路の出力電圧が所定の電圧になったことを検出し、パワ ーオンリセット信号を出力するパワーオンリセット回路に関する。

【０００２】

【従来の技術】

従来、定電圧源回路の出力電圧をモニターし、ある基準電圧と比較することに より所定の電圧が発生したと判断する方法はあった。図４は従来の方法を示す。 定電圧源回路５の定電圧源出力Ｖｒと電源電圧Ｖｃｃを抵抗Ｒ１、Ｒ２で分圧し た電圧を基準電圧Ｖｔとして比較器７に入力し、パワーオンリセット信号を得る 方法である。

【０００３】

【考案が解決しようとする課題】

上記のような従来の方法では次のような問題点がある。定電圧源回路は製造の ばらつきにより各製品ごとに異なるため、レギュレーションを開始した正確な時 点でのパワーオンリセット信号を得ることができない。また、定電圧源回路と比 較器は同じ電源電圧Ｖｃｃによって駆動されるため、定電圧源出力Ｖｒの電源電 圧に対する立ち上がり特性カーブによっては基準電圧の立ち上がり特性とクロス する場合があり、図５に示すように誤動作をする。また、定電圧源出力Ｖｒの負 荷にデカップルコンデンサを接続した場合などには、定電圧源出力Ｖｒの立ち上 がりが基準電圧Ｖｔの立ち上がりより遅れ時間ｔ１だけ時間的に遅れるため、図 ６に示すように基準電圧Ｖｔと定電圧源出力Ｖｒがクロスしないので、パワーオ ンリセット信号が出力されない。本考案は上記の問題を解消するためになされた もので、定電圧源出力がばらついても、また、定電圧源出力の立ち上がりが時間 的に遅れても、レギュレーションを開始した時点で必ず正確なパワーオンリセッ ト信号を出力するパワーオンリセット回路を提供することを目的とする。

【０００４】

【課題を解決するための手段】 本考案のパワーオンリセット回路は、シャントレギュレータ回路において、定 電圧源出力が構成素子で決定される基準電圧になった時点で誤差増幅器から電流 が出力される構成とし、この電流を検出してパワーオンリセット信号を出力する ものである。

【０００５】

【作用】

上記のような構成にすると、定電圧源出力がばらついても、また、定電圧源出 力の立ち上がりが時間的に遅れても、レギュレーションを開始した時点で必ずパ ワーオンリセット信号が出力される。

【０００６】

【実施例】

図１は本考案の一実施例を示す。図において、Ｑ１〜Ｑ８はトランジスタ、Ｒ １〜Ｒ５は抵抗、Ｉ１は駆動電流、Ｃはデカップルコンデンサまたは駆動電流を 供給する配線のケーブル容量であり、トランジスタＱ２、Ｑ４、Ｑ７のエミッタ 面積が等しくなっている。

【０００７】 本回路は、シャントレギュレータとして動作する。基準電圧発生はＱ１、Ｑ２ 、Ｑ３、Ｒ１、Ｒ２、Ｒ３で決定され、Ｑ４、Ｑ５、Ｑ６、Ｑ７で構成される誤 差増幅器を介して負帰還される。Ｒ４、Ｒ５は基準電圧を昇圧する抵抗である。 今、Ｉ１から電流が供給されると、Ｑ１、Ｑ２、Ｑ７が動作する。この時点では Ａ点は「Ｌ」電位になっている。その後、Ｑ４にもベース電流が供給され始める 。ここで、Ｑ２、Ｑ４、Ｑ７のエミッタ面積が等しいので、Ｑ２、Ｑ４のベース ・エミッタ間電圧ＶBEが等しくなった時点、つまり、Ｑ４、Ｑ７のＶBEが等しく なったところで誤差増幅器は平衡状態となる。この平衡状態を保つためＱ６から はじめて電流が出力される。この電流をＱ８で検出してパワーオンリセット信号 を出力する。パワーオンリセット信号はシャントレギュレータが負荷電流をシン クしている間、すなわち、図に示すパワートランジスタＱ１０が動作している間 は発生している。図２は本考案の実施例の動作を示す。

【０００８】 図１に示す回路では、シャントレギュレータの定電圧源出力Ｖｒより電源電圧 Ｖｃｃが低下した場合パワーオンリセット信号もなくなってしまう。この減電圧 時のパワーオンリセット出力を保持するには、図３に示すように、パワーオンリ セット出力Ｑ８に定電圧源出力よりも低い電圧で動作するラッチ回路１０を付加 すればよい。

【０００９】

【考案の効果】

以上説明したように、本考案によれば、定電圧源回路に製品個々のばらつきが 存在しても、必ず個々の製品の定電圧源出力でパワーオンリセットがかかり、ま た基準電圧との比較によるものでないため、定電圧源出力に容量性負荷が接続さ れた場合等の不具合が発生しない利点があり、安定した動作が得られる。

【図面の簡単な説明】

【図１】本考案の一実施例を示す図である。

【図２】本考案の実施例の動作を示す図である。

【図３】電源電圧の減圧時にパワーオンリセット出力が
なくなるのを防ぐ手段を示す図である。

【図４】従来のパワーオンリセット信号を得る方法を示
す図である。

【図５】従来の方法の問題点の一つを示す図である。

【図６】従来の方法の問題点の他の一つを示す図であ
る。

【符合の説明】

Ｑ トランジスタ Ｒ 抵抗 Ｉ１ 駆動電流 Ｃ デカップルコンデンサ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 定電圧源回路の出力電圧が所定の電圧に
   なったことを検出しパワーオンリセット信号を出力する
   パワーオンリセット回路で、 定電圧源出力ラインと接地間に直列に接続した分圧抵抗
   Ｒ４、Ｒ５と、コレクタを定電圧源出力ラインに接続し
   ベースを上記Ｒ４、Ｒ５間に接続したトランジスタＱ１
   と、コレクタとベースを抵抗Ｒ１を介して上記Ｑ１のエ
   ミッタに接続しエミッタを接地したトランジスタＱ２
   と、ベースを上記Ｑ２のベースと接続しコレクタを抵抗
   Ｒ２を介して上記Ｑ１のエミッタと接続し、エミッタ抵
   抗Ｒ３を介して接地したトランジスタＱ３と、ベースを
   上記Ｒ２を介して上記Ｑ１のエミッタと接続し、エミッ
   タを接地したエミッタ面積が上記Ｑ２と等しいトランジ
   スタＱ４と、エミッタを定電圧源出力ラインに接続しコ
   レクタとベースを上記Ｑ４のコレクタと接続したトラン
   ジスタＱ５と、エミッタを定電圧源出力ラインに接続
   し、ベースを上記Ｑ５のベースと接続したトランジスタ
   Ｑ６とコレクタを上記Ｑ６のコレクタと接続し、ベース
   を上記Ｑ２、Ｑ３のベースと接続しエミッタを接地した
   エミッタ面積が上記Ｑ２、Ｑ４と等しいトランジスタＱ
   ７とからなり、上記トランジスタＱ６からの出力電流を
   検出しパワーオンリセット信号を出力する構成としたパ
   ワーオンリセット回路。