JPS59181802A - 電流入力型増幅装置 - Google Patents
電流入力型増幅装置Info
- Publication number
- JPS59181802A JPS59181802A JP58056061A JP5606183A JPS59181802A JP S59181802 A JPS59181802 A JP S59181802A JP 58056061 A JP58056061 A JP 58056061A JP 5606183 A JP5606183 A JP 5606183A JP S59181802 A JPS59181802 A JP S59181802A
- Authority
- JP
- Japan
- Prior art keywords
- vcc
- power supply
- vbe
- vout
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は電流入力型増幅装置に係り、特にその出力電
位決定部の改良に関する。
位決定部の改良に関する。
従来、音響機器を含む電子機器一般に広く用いられる電
流入力型増幅装置として第１図に示すように構成された
ものが知られている。
流入力型増幅装置として第１図に示すように構成された
ものが知られている。
すなわち、これは電流入力型増幅器１１の非反転入力端
（＋）に抵抗Ｒ１を介して電源Ｖｃｃを接続し、同じく
反転入力端（−）に出力端子Ｖｏｕｔから帰還抵抗Ｒ３
に介して接続すると共に、入力信号源ＶＩＮからコンデ
ンサＣと抵抗Ｒ２を直列に介して接続してなるものであ
る。
（＋）に抵抗Ｒ１を介して電源Ｖｃｃを接続し、同じく
反転入力端（−）に出力端子Ｖｏｕｔから帰還抵抗Ｒ３
に介して接続すると共に、入力信号源ＶＩＮからコンデ
ンサＣと抵抗Ｒ２を直列に介して接続してなるものであ
る。
そして、電流入力型なので上記非反転入力端（＋）およ
び反転入力端（−）に流れこむ電流Ｉ１，Ｉ２が等しく
なるように動作することになる。
び反転入力端（−）に流れこむ電流Ｉ１，Ｉ２が等しく
なるように動作することになる。
この場合、抵抗Ｒ１，Ｒ３をＲ１＝２Ｒ３となるように
選定すると、出力端子Ｖｏｕｔからの直流出力電位は、
Ｖｏｕｔ（ＤＣ）＝１／２Ｖｃｃとなる。但し、これは
上記非反転入力端（＋）および反転入力端（−）の各直
流電位が共に零電位とした場合であり、このように直流
出力電位を１／２Ｖｃｃに選定するのは通常ダイナミッ
クレンジを可及的に広くとるためである。
選定すると、出力端子Ｖｏｕｔからの直流出力電位は、
Ｖｏｕｔ（ＤＣ）＝１／２Ｖｃｃとなる。但し、これは
上記非反転入力端（＋）および反転入力端（−）の各直
流電位が共に零電位とした場合であり、このように直流
出力電位を１／２Ｖｃｃに選定するのは通常ダイナミッ
クレンジを可及的に広くとるためである。
第２図は第１図の具体例を示すもので、第１図と同様に
構成される部分については同一符号が付してある。
構成される部分については同一符号が付してある。
すなわち、第２図のＱ１，Ｑ２はカレントミラーを構成
するトランジスタであり、ダイオード接続のトランジス
タＱ１のコレクタが上記反転入力端（−）に相当して接
続されている。また、トランジスタＱ２のコレクタが上
記非反転入力端（＋）に相当して接続されている。そし
て、トランジスタＱ２のコレクタにベースが結合された
トランジスタＱ３のコレクタはＩ３なる定電流負荷に接
続されると共に、トランジスタＱ４のベースに接続され
ている。このトランジスタＱ４のコレクタが出力端子Ｖ
ｏｕｔに接続されると共に、定電流負荷Ｉ４に接続され
ている。
するトランジスタであり、ダイオード接続のトランジス
タＱ１のコレクタが上記反転入力端（−）に相当して接
続されている。また、トランジスタＱ２のコレクタが上
記非反転入力端（＋）に相当して接続されている。そし
て、トランジスタＱ２のコレクタにベースが結合された
トランジスタＱ３のコレクタはＩ３なる定電流負荷に接
続されると共に、トランジスタＱ４のベースに接続され
ている。このトランジスタＱ４のコレクタが出力端子Ｖ
ｏｕｔに接続されると共に、定電流負荷Ｉ４に接続され
ている。
而して、以上の構成において次の関係が成立している。
但しＶＢＥはトランジスタのペースエミッタ間電圧であ
る。
る。
Ｉ１Ｒ１＋ＶＢＥ（Ｑ３）＝Ｖｃｃ……（１）Ｉ２Ｒ３
＋ＶＢＥ（Ｑ１）＝Ｖｏｕｔ（ＤＣ）……（２）ここで
、Ｉ１＝Ｉ２（但しペース電流による影響分は無視して
いる），ＶＢＥ（Ｑ１）＝ＶＢＥ（Ｑ３），Ｒ１＝２Ｒ
３とすると、（１），（２）からＶｏｕｔ（ＤＣ）＝１
／２Ｖｃｃ＋１／２ＶＢＥ……（３）を得ることができ
る。
＋ＶＢＥ（Ｑ１）＝Ｖｏｕｔ（ＤＣ）……（２）ここで
、Ｉ１＝Ｉ２（但しペース電流による影響分は無視して
いる），ＶＢＥ（Ｑ１）＝ＶＢＥ（Ｑ３），Ｒ１＝２Ｒ
３とすると、（１），（２）からＶｏｕｔ（ＤＣ）＝１
／２Ｖｃｃ＋１／２ＶＢＥ……（３）を得ることができ
る。
この（３）式は通常ＶＢＥ≪ＶｃｃなのでＶｏｕｔ（Ｄ
Ｃ）≒１／２Ｖｃｃ……（４）とみることができる。
Ｃ）≒１／２Ｖｃｃ……（４）とみることができる。
しかしながら、電源Ｖｃｃ電位が減電圧化してＶＢＥを
無視できないような値になると、Ｖｏｕｔ（ＤＣ）は１
／２Ｖｃｃとはかけ離れたものとなってしまうという問
題を有していた。
無視できないような値になると、Ｖｏｕｔ（ＤＣ）は１
／２Ｖｃｃとはかけ離れたものとなってしまうという問
題を有していた。
つまり、抵抗Ｒ１とＲ３の比を適当に変えることによっ
てある一定のＶｃｃに対してのみＶｏｕｔ（ＤＣ）＝１
／２Ｖｃｃとすることができるものの、Ｖｃｃが変化す
るとそれを確保し得なくなってしまうという問題である
。
てある一定のＶｃｃに対してのみＶｏｕｔ（ＤＣ）＝１
／２Ｖｃｃとすることができるものの、Ｖｃｃが変化す
るとそれを確保し得なくなってしまうという問題である
。
これによってダイナミックレンジ特性が狭くなる如く阻
害されてしまうと共に、低電圧動作用に適さなくなって
しまうという欠点があった。
害されてしまうと共に、低電圧動作用に適さなくなって
しまうという欠点があった。
そこで、この発明は以上のような点に鑑みてなされたも
ので可及的に広いダイナミックレンジ特性を確保して低
電圧動作化が可能なように改良した極めて良好なる電流
入力型増幅装置を提供することを目的としている。
ので可及的に広いダイナミックレンジ特性を確保して低
電圧動作化が可能なように改良した極めて良好なる電流
入力型増幅装置を提供することを目的としている。
すなわち、この発明による電流入力型増幅装置は、電源
より第１の所定電流が供給される非反転入力端および出
力側より第２の所定電流が帰還される反転入力端とを有
し、前記出力側のと共に前記第１および第２の所定電流
を略算して設定してなる電流入力型増幅器と、この電流
入力型増幅器の前記反転入力端に対し前記出力側の直流
電位設定値を常時保持し得るに定る第３の所定電流を供
給する定電流源とを具備してなることを特徴としている
。
より第１の所定電流が供給される非反転入力端および出
力側より第２の所定電流が帰還される反転入力端とを有
し、前記出力側のと共に前記第１および第２の所定電流
を略算して設定してなる電流入力型増幅器と、この電流
入力型増幅器の前記反転入力端に対し前記出力側の直流
電位設定値を常時保持し得るに定る第３の所定電流を供
給する定電流源とを具備してなることを特徴としている
。
以下図面を参照してこの発明の一実施例につき詳細に説
明する。
明する。
すなわち、第３図に示すように一端が接地（ＧＮＤ）に
接続された入力信号源ＶＩＮの他端はコンデンサＣと抵
抗Ｒ２とを直列に介して反転入力端（−）に相当するダ
イオード接続トランジスタＱ１のコレクタに接続される
。
接続された入力信号源ＶＩＮの他端はコンデンサＣと抵
抗Ｒ２とを直列に介して反転入力端（−）に相当するダ
イオード接続トランジスタＱ１のコレクタに接続される
。
ここで、トランジスタＱ１はトランジスタＱ２と共に互
いのベースが直結されることによってカレントミラーを
構成しているもので、互いのエミッタが共に接地（ＧＮ
Ｄ）に接続されている。
いのベースが直結されることによってカレントミラーを
構成しているもので、互いのエミッタが共に接地（ＧＮ
Ｄ）に接続されている。
そして、トランジスタＱ２のコレクタは非反転入力端（
＋）に相当するもので、負荷となる抵抗Ｒ１を介して電
源Ｖｃｃに接続されると共に、トランジスタＱ３のベー
スに接続されている。このトランジスタＱ３はそのコレ
クタが定電流負荷Ｉ３を介して電源Ｖｃｃに接続される
と共にトランジスタＱ４のベースに接続され、さらにそ
のエミッタが接地（ＧＮＤ）に接続されている。上記ト
ランジスタＱ４はそのエミッタが電源Ｖｃｃに接続され
、且つそのコレクタが出力端子Ｖｏｕｔに接続されると
共に定電流負荷Ｉ４を介して接地（ＧＮＤ）に接続され
ている。
＋）に相当するもので、負荷となる抵抗Ｒ１を介して電
源Ｖｃｃに接続されると共に、トランジスタＱ３のベー
スに接続されている。このトランジスタＱ３はそのコレ
クタが定電流負荷Ｉ３を介して電源Ｖｃｃに接続される
と共にトランジスタＱ４のベースに接続され、さらにそ
のエミッタが接地（ＧＮＤ）に接続されている。上記ト
ランジスタＱ４はそのエミッタが電源Ｖｃｃに接続され
、且つそのコレクタが出力端子Ｖｏｕｔに接続されると
共に定電流負荷Ｉ４を介して接地（ＧＮＤ）に接続され
ている。
上記出力端子Ｖｏｕｔは帰還抵抗Ｒ３に介して前記反転
入力端（−）に相当するトランジスタＱ１のコレクタに
接続されている。
入力端（−）に相当するトランジスタＱ１のコレクタに
接続されている。
以上の構成は前述した従来の電流入力型増幅装置である
第２図のそれと同様の構成であるが、第３図ではさらに
電源Ｖｃｃと反転入力端（−）に相当するトランジスタ
Ｑ１のコレクタとの間に定電流源Ｉ０を接続したもので
ある。
第２図のそれと同様の構成であるが、第３図ではさらに
電源Ｖｃｃと反転入力端（−）に相当するトランジスタ
Ｑ１のコレクタとの間に定電流源Ｉ０を接続したもので
ある。
而して、以上のような第３図の構成においては前述した
（１），（２）式次のような関係が成立している。
（１），（２）式次のような関係が成立している。
Ｉ１＝Ｉ２＋Ｉ０……（５）
但し、（５）式でもベース電流による影響分は無視して
いる。
いる。
ここで、ＶＢＥ（Ｑ１）−ＶＢＥ（Ｑ３）として（１）
，（２）式および（５）からＶｏｕｔ（ＤＣ）を求める
ととなる。この（６）式でとすれば となる。
，（２）式および（５）からＶｏｕｔ（ＤＣ）を求める
ととなる。この（６）式でとすれば となる。
ところで、可及的に広いダイナミックレンジ特性を確保
して減電圧時等の低電圧動作用に適するようにするには
、（７）式の右辺第２項および第３項が互いに打ち消し
合うようにすればよいから、結局のところ の如く定電流源Ｉ０の電流を流し込んでやればよいこと
になる。
して減電圧時等の低電圧動作用に適するようにするには
、（７）式の右辺第２項および第３項が互いに打ち消し
合うようにすればよいから、結局のところ の如く定電流源Ｉ０の電流を流し込んでやればよいこと
になる。
つまり、これによってＶＢＥが無視できないような低い
Ｖｃｃでも、あるいはＶｃｃを変化させたとしても、Ｖ
ｏｕｔ（ＤＣ）を常に１／２Ｖｃｃに保つことができる
ものである。
Ｖｃｃでも、あるいはＶｃｃを変化させたとしても、Ｖ
ｏｕｔ（ＤＣ）を常に１／２Ｖｃｃに保つことができる
ものである。
第４図は他の実施例を示すもので、この場合第３区の実
施例におけるトランジスタＱ２のコレクタを抵抗Ｒ１で
なく定電流負荷Ｉ１を介して電源Ｖｃｃに接続するよう
にし、トランジスタＱ１のコレクタに対して抵抗Ｒ１に
負荷とするダイオード接続トランジスタＱ１′および該
Ｑ１′と互いのベースが直結されたトランジスタＱ２′
でなるカレントミラーを結合するようにした以外は第３
図の場合と同様に構成されている。
施例におけるトランジスタＱ２のコレクタを抵抗Ｒ１で
なく定電流負荷Ｉ１を介して電源Ｖｃｃに接続するよう
にし、トランジスタＱ１のコレクタに対して抵抗Ｒ１に
負荷とするダイオード接続トランジスタＱ１′および該
Ｑ１′と互いのベースが直結されたトランジスタＱ２′
でなるカレントミラーを結合するようにした以外は第３
図の場合と同様に構成されている。
而して、このような第４図の構成においてＲ１＝２Ｒ３
選んだとき定電流源Ｉ０が無かったとすると Ｖｏｕｔ（ＤＣ）＝１／２Ｖｃｃ＋１／２ＶＢＥ＋Ｉ１
Ｒ３となり、またＩ０＝Ｉ１だと Ｖｏｕｔ（ＤＣ）＝１／２Ｖｃｃ＋１／２ＶＢＥなって
しまうが、Ｉ０＝Ｉ１＋ＶＢＥ／２Ｒ３にしてやれば Ｖｏｕｔ＝１／２Ｖｃｃ とすることができるようになる。
選んだとき定電流源Ｉ０が無かったとすると Ｖｏｕｔ（ＤＣ）＝１／２Ｖｃｃ＋１／２ＶＢＥ＋Ｉ１
Ｒ３となり、またＩ０＝Ｉ１だと Ｖｏｕｔ（ＤＣ）＝１／２Ｖｃｃ＋１／２ＶＢＥなって
しまうが、Ｉ０＝Ｉ１＋ＶＢＥ／２Ｒ３にしてやれば Ｖｏｕｔ＝１／２Ｖｃｃ とすることができるようになる。
なお、この発明は上記し且つ図示した実施例のみに限定
されることなく、この発明の要旨を逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。
されることなく、この発明の要旨を逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。
従って、以上詳述したようにこの発明によれば、可及的
に広いダイナミックレンジを確保して低電圧動作化が可
能なように改良した極めて良好なる電流入力型増幅装置
を提供することが可能となる。
に広いダイナミックレンジを確保して低電圧動作化が可
能なように改良した極めて良好なる電流入力型増幅装置
を提供することが可能となる。
第１図は電流入力型増幅装置を示す原理的な構成説明図
、第２図は第１図を具体化した従来の増幅装置の回路構
成図、第３図はこの発明に係る電流入力型増幅装置の一
実施例を示す回路構成図、第４図は同じく他の実施例を
示す回路構成図である。 ＶＩＮ…入力信号源、Ｃ…コンデンサ、Ｒ１〜Ｒ３…抵
抗、Ｑ１〜Ｑ４…トランジスタ、Ｉ３，Ｉ４…定電流負
荷、Ｖｏｕｔ…出力端子、Ｖｃｃ…電源、（ＧＮＤ）…
接地、（＋）…非反転入力端、（−）…反転入力端、Ｉ
０…定電流源。 出願人代理人 弁理士 鈴江 武彦 第１図 第２図
、第２図は第１図を具体化した従来の増幅装置の回路構
成図、第３図はこの発明に係る電流入力型増幅装置の一
実施例を示す回路構成図、第４図は同じく他の実施例を
示す回路構成図である。 ＶＩＮ…入力信号源、Ｃ…コンデンサ、Ｒ１〜Ｒ３…抵
抗、Ｑ１〜Ｑ４…トランジスタ、Ｉ３，Ｉ４…定電流負
荷、Ｖｏｕｔ…出力端子、Ｖｃｃ…電源、（ＧＮＤ）…
接地、（＋）…非反転入力端、（−）…反転入力端、Ｉ
０…定電流源。 出願人代理人 弁理士 鈴江 武彦 第１図 第２図
Claims (1)
- 電源より第１の所定電流が供給される非反転入力端およ
び出力側より第２の所定電流が帰還される反転入力端と
を有し、前記出力側の直流電位を前記電源電位の略１／
２に設定すると共に前記第１および第２の所定電流を略
等しく設定してなる電流入力部増幅器と、この電流入力
型増幅器の前記反転入力端に対し前記出力側の直流電位
設定値を常時保持し得るに足る第３の所定電流を供給す
る定電流源とを具備してなることを特徴とする電流入力
型増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056061A JPS59181802A (ja) | 1983-03-31 | 1983-03-31 | 電流入力型増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056061A JPS59181802A (ja) | 1983-03-31 | 1983-03-31 | 電流入力型増幅装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59181802A true JPS59181802A (ja) | 1984-10-16 |
Family
ID=13016562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58056061A Pending JPS59181802A (ja) | 1983-03-31 | 1983-03-31 | 電流入力型増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59181802A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61157012A (ja) * | 1984-12-28 | 1986-07-16 | Toshiba Corp | 増幅回路 |
| JPH0217704A (ja) * | 1988-07-06 | 1990-01-22 | Hitachi Ltd | 電圧・電流変換回路 |
-
1983
- 1983-03-31 JP JP58056061A patent/JPS59181802A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61157012A (ja) * | 1984-12-28 | 1986-07-16 | Toshiba Corp | 増幅回路 |
| JPH0217704A (ja) * | 1988-07-06 | 1990-01-22 | Hitachi Ltd | 電圧・電流変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142965B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS61150505A (ja) | 増幅回路 | |
| JPS59181802A (ja) | 電流入力型増幅装置 | |
| JP2809927B2 (ja) | 定電流源回路 | |
| JP2695515B2 (ja) | 基準電圧発生回路 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JPS6017519A (ja) | 定電流回路 | |
| JPH0332094Y2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2754824B2 (ja) | 定電圧回路 | |
| JPH02244309A (ja) | 微小電流源 | |
| JP3509167B2 (ja) | カレントミラー装置 | |
| JP2966428B2 (ja) | 微小電流源 | |
| JP2722769B2 (ja) | 利得制御回路 | |
| JPS6143014A (ja) | ヒステリシス付コンパレ−タ | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JPH066612Y2 (ja) | 可変利得回路 | |
| JP3087352B2 (ja) | 非反転増幅器 | |
| JPH0449701Y2 (ja) | ||
| JPH05108182A (ja) | 電流ミラー回路 | |
| JPS62181513A (ja) | トランジスタ回路 | |
| JPS63175907A (ja) | 定電流回路 |