JPH0654417B2 - 表示素子 - Google Patents

表示素子

Info

Publication number
JPH0654417B2
JPH0654417B2 JP59255098A JP25509884A JPH0654417B2 JP H0654417 B2 JPH0654417 B2 JP H0654417B2 JP 59255098 A JP59255098 A JP 59255098A JP 25509884 A JP25509884 A JP 25509884A JP H0654417 B2 JPH0654417 B2 JP H0654417B2
Authority
JP
Japan
Prior art keywords
liquid crystal
display
mos transistor
display signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP59255098A
Other languages
English (en)
Other versions
JPS61133988A (ja
Inventor
重信 酒井
長三郎 皆川
清 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP59255098A priority Critical patent/JPH0654417B2/ja
Publication of JPS61133988A publication Critical patent/JPS61133988A/ja
Publication of JPH0654417B2 publication Critical patent/JPH0654417B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】 (発明の属する分野) 本発明は、液晶を用いたアクティブマトリクス表示素子
の回路構成に関するものである。
(従来の技術) 第1図は従来の表示素子を示すもので、 1はMOSトランジスタ、2は液晶、3は共通電極であ
る。
液晶2は二つの電極に挟まれコンデンサを形成してい
る。MOSトランジスタ1のゲートはゲート線Giに、ドレ
インはデータ線Djにそれぞれ接続されている。液晶2の
一方の電極はMOSトランジスタ1のソースに、他方の電
極は共通電極3に接続されている。
MOSトランジスタ1および液晶2は表示セルを形成し、
その表示セルはマトリックス状に配置されている。
次に、この基本的な動作を説明する。
まず、ゲート線Giに高電圧VDDを印加しMOSトランジスタ
1を導通する。次にデータ線Djに表示信号を印加する
と、表示信号はMOSトランジスタ1を介して液晶2に印
加される。続いてゲート線Giを接地電位VSSとしMOSトラ
ンジスタ1を非導通とすると表示信号は液晶2のコンデ
ンサに蓄積される。この時、共通電極3は、 電圧Vc(Vc=(VDD-VSS)/2)に設定している。
表示信号がVDDあるいはVSSの電圧であれば、液晶2の二
つの電極間には電圧Vcが印加されるため、液晶2は明を
表示する。表示信号がVcであれば、液晶2の二つの電極
間に電圧が印加されないため暗を表示する。
同様にゲート線Gi+1,Gi+2,……と順次高電圧とし、その
位置に対応した表示信号をデータ線D1,D2,…,Dj,Dj+1…
に印加することにより全体の画像が表示される。
従来の表示素子は上記に示したような、表示セルに順次
表示信号を印加する動作を定期的に行う必要がある。そ
の第一の理由はコンデンサに蓄えられた表示信号は液晶
層のリーク等により放電するためである。従って定期的
に再書込みを行う必要がある。
第二の理由は液晶に直流電圧を印加しておくと、非可逆
的な電気化学反応が生じ液晶の特性が劣化するためであ
る。従って、定期的に液晶に印加している電圧の極性を
反転する必要がある。そこで、従来の表示素子では、明
を表示する表示信号を周期的にVDDとVSSとで切換えて印
加している。
以上の理由により、従来の表示素子から構成される表示
装置においては、定期的に表示信号を表示素子に印加す
るために、1画面分以上の表示信号を記憶するためのフ
レームメモリが必要となる。また、フレームメモリから
順次読み出した表示信号を表示素子に印加すると共に、
液晶を交流駆動するための制御回路が必要となる。従っ
て、構成が複雑になるとともに、価格が高くなると欠点
がある。
(発明の目的) 本発明は、これらの欠点を解決するため、表示セル自身
にコンデンサに記憶している表示信号の再生回路を付加
すると共に、液晶に印加している電圧の極性を反転する
ように構成した表示素子を提供することを目的とするも
のである。
(発明の構成および作用) 第2図は本発明の第1の実施例を示すもので、第2図
(a)は回路図を、第2図(b)はその動作のタイミングを示
す図である。
第2図(a)において、10,11,12,13はMOSトランジスタ、1
4は液晶である。
ここで、MOSトランジスタ10のドレインはデータ線D
jに、ゲートはゲート線Giに、ソースは液晶14の一方の
電極(端子a)にそれぞれ接続し、液晶14の他方の電極は
対向電極Ciに接続している。
MOSトランジスタ12,13は直列に接続しており、MOSトラ
ンジスタ13のソースは接地し、ゲートは制御線Riに接続
され、MOSトランジスタ12のドレインは液晶14に接続し
ている。
また、MOSトランジスタ11のドレインは端子aを介して液
晶14に、ソース(端子b)はMOSトランジスタ12のゲート
に、ゲートは制御線Siにそれぞれ接続している。
以上のMOSトランジスタ10,11,12,13及び液晶14は表示セ
ルを形成し、マトリックス状に配置されている。
次に、この動作を説明する。
まず、表示セルに表示信号を書込む動作について説明す
る。
ゲート線Gi及び制御線Siを高電圧VDDにすると、MOSトラ
ンジスタ10及び11は導通する。表紙信号はデータ線Dj及
びMOSトランジスタ10を介して液晶14のコンデンサに印
加される。ゲート線Giが接地されMOSトランジスタ10が
非導通となると、表示信号は上記コンデンサに蓄積され
る。
この時、対向電極Ciが接地電圧VSSと仮定すると、表示
信号が高電圧VDDであると液晶は明を表示し、低電圧VSS
であると暗を表示する。
次に、表示信号の再生動作について説明する。
まず、制御線Siを接地しMOSトランジスタ11を非導通と
する。この時、表示信号は端子bに蓄積される(具体的に
は端子bの配線容量、MOSトランジスタ12のゲート容量等
からなる静電容量に蓄積される)。次に、データ線Djを
高電圧VDDとしゲート線Giに高電圧VDDを印加すると、MO
Sトランジスタ10は導通し端子aはVDDにプリチャージさ
れる。次に、ゲート線Giを接地しMOSトランジスタ10を
非導通とした後、制御線Riを高電圧VDDとし、MOSトラン
ジスタ13を導通にする。
この結果、先に端子aに蓄積されていた表示信号がVDDで
あればMOSトランジスタ12は導通となり、端子aは接地さ
れる。逆に表示信号がVSSであれば、MOSトランジスタ12
は非導通であるので端子aはプリチャージ電圧VDDを保
つ。即ち、表示信号は反転再生され、この時、対向電極
Ciの電圧をVSSからVDDに変化する。これにより、液晶14
に印加されていた電圧の極性が反転する。
なお、端子a,bの静電容量をそれぞれCa,Cbとすると、
Ca》Cbに設定することにより、次の再生動作時にMOSト
ランジスタ11を導通にした時の端子aの電圧変化を十分
小さくでき、正常な再生が可能となる。
上記再生動作を周期的に行うことにより、蓄積した表示
信号が再生されると共に、液晶に印加される電圧の極性
も反転できる。
なお、本実施例では全ての表示セルを同時に再生するこ
とが可能であり、再生動作の効率化が図れると共に、制
御が大幅に簡単化できる。また、この場合には、全ての
対向電極(C1,C2,・・・・・・,Ci,Ci+1・・・)を共通にすること
が可能である。
第3図は本発明の第2の実施例を示すもので、第3図
(a)は回路図を、第3図(b)はタイミング図を示し、20,2
1,22はMOSトランジスタ、23は液晶である。
ここで、MOSトランジスタ20のドレインはデータ線D
jに、ゲートはゲート線Giに、ソースは液晶23の一方の
電極にそれぞれ接続し、液晶23の他方の電極は対向電極
Ciに接続している。
また、MOSトランジスタ21,22は直列に接続しており、MO
Sトランジスタ21のドレインはデータ線Djに、ゲートは
制御線Riに接続し、MOSトランジスタ22のゲートは液晶2
3に接続し、ソースは接地している。これらは表示セル
を形成し、マトリックス状に配置されている。
次に、その動作を説明する。
表示信号の書込みは、まず、ゲート線Giを高電圧VDDと
し、MOSトランジスタ20を導通する。表示信号はデータ
線Dj及びMOSトランジスタ20を介して液晶23に印加され
る。次に、ゲート線Giを接地すると、MOSトランジスタ2
0は非導通となり、表示信号はコンデンサとしての液晶2
3に蓄えられる。ここで、対向電極Ciの電圧をVSSとする
と、液晶は表示信号が高電圧VDDであれば明を、低電圧V
SSであれば暗を表示する。
次に、再生動作について説明する。
まず、データ線Djを高電圧VDDにプリチャージする。次
に、制御線Riを高電圧にしMOSトランジスタ21を導通す
る。
この結果、コンデンサとしての液晶23に蓄積していた表
示信号が高電圧であればMOSトランジスタ22は導通し、
データ線Djは接地される。逆に、表示信号が低電圧であ
ればMOSトランジスタ22は非導通となり、データ線Djは
プリチャージ電圧VDDを保つ。
データ線Djの静電容量を液晶23の静電容量に比べて十分
大きく設定しておけば、制御線Riを接地した後ゲート線
Giを高電圧にし、MOSトランジスタ20を導通にすること
により、データ線Djの電圧がMOSトランジスタ20を介し
て液晶23に反転書込みされ、表示信号は再生する。この
時対向電極Ciの電圧をVSSからVDDに変化すると液晶に印
加される電圧の極性が反転する。同様な動作を順次表示
セルに周期的に行うことにより、表示信号が保持される
とともに、液晶に印加される電圧の極性も周期的に反転
する。
以上の説明では、再生された表示信号の書込みは元の表
示セルに対して行った。しかし、再生動作においてゲー
ト線Giを高電圧にする代りにゲート線Gi+1を高電圧にす
る事により、表示信号は下方の表示セルに書込まれ、表
示信号が下方にシフトしたことになる。同様に、再生動
作における表示信号の書込みは上下方向であれば任意の
表示セルに行うことができる。従って、本実施例におい
ては、上下方向の表示のスクロールが容易に実現でき
る。
第4図は本発明の第3の実施例を示すもので、第3図で
示した回路にMOSトランジスタ24,25を追加したものであ
る。
ここで、MOSトランジスタ24のソースはMOSトランジスタ
21のソースに、ドレインはデータ線Dj+1にそれぞれ接続
している。また、MOSトランジスタ25のソースは液晶23
に、ドレインはデータ線Dj+1に接続している。さらに、
MOSトランジスタ21,24のゲートはそれぞれ制御線RiA,Ri
Bに接続している。また、MOSトランジスタ20,25のゲー
トはそれぞれゲート線GiA,GiBに接続している。そし
て、MOSトランジスタ20,21,22,24,25及び液晶23は表示
セルを形成している。
この例も第3図で示したものと同様に、表示セルをマト
リックス状に配置する。
RiA及びGiBは表示セルが左側のデータ線Djから表示信号
を書込んだり、再生を行うための信号線であり、RiB,Gi
Aは右側のデータ線Dj+1から表示信号を書込んだり再生
を行うための信号線である。従って、RiA及びGiBを用い
再生動作を行うことにより表示信号は右にシフトし、逆
にRiB及びGiAを用いれば左にシフトする。このため、本
実施例によれば、上下方向のスクロールのみでなく、左
右方向のスクロールも容易に実現ができる。
以上の説明では、表示信号は液晶部のコンデンサに蓄え
られるとして説明したが、別に液晶と並列にコンデンサ
を付加しても構成・動作は全く同一である。
また、第3図,第4図で示した表示信号を一旦データ線
に読出し再生する実施例においては、データ線にセンス
増幅器を設け、データ線の微小な電圧変化を検出し、強
制的にデータ線を接地し読み出し速度の向上を図ること
も容易に可能である。
なお、本発明においては、表示信号の再生時に表示信号
をデータ線を介し、外部に読出す事も容易に可能であ
る。
(効果) 以上説明したように、本発明によれば、表示セルにクロ
ックパルスを印加することにより、表示セル内で表示信
号の再生及び液晶に印加する電圧の極性反転を容易に行
うことが可能となる。これにより、表示信号を記憶して
おくためのフレームメモリが不要になると共に、表示素
子の外部に配置される駆動用の制御回路に再生機能や極
性反転機能を付加する必要がないため、制御が大幅に簡
素化でき、表示装置が安価に実現できるという利点があ
る。
【図面の簡単な説明】
第1図は従来の表示素子を示す図、第2図は本発明の第
1の実施例を示す図、第3図は本発明の第2の実施例を
示す図、第4図は本発明の第3の実施例を示す図であ
る。 1,10,11,12,13,20,21,22,24,25 ……MOSトランジスタ、
2,14,23 ……液晶、3 ……共通電極、 Dj……データ線、Gi……ゲート線、 Ri,Si……制御線、Ci……対向電極。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】入力された表示信号を所望の期間保持する
    表示セルがマトリックス状に配置された表示素子におい
    て、 前記表示セル内部に、画素電極と、その画素電極上に液
    晶を介して設置された透光性の対向電極と、 前記画素電極に表示信号を印加するためのMOSトラン
    ジスタと、該MOSトランジスタを選択するためのゲー
    ト線と、前記MOSトランジスタに表示信号を伝えるた
    めのデータ線と、 複数のMOSトランジスタと制御線とから構成され、前
    記表示信号の再生時に前記液晶に印加している電圧の極
    性を反転する再生・反転手段とを有することを特徴とす
    る表示素子。
JP59255098A 1984-12-04 1984-12-04 表示素子 Expired - Fee Related JPH0654417B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59255098A JPH0654417B2 (ja) 1984-12-04 1984-12-04 表示素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59255098A JPH0654417B2 (ja) 1984-12-04 1984-12-04 表示素子

Publications (2)

Publication Number Publication Date
JPS61133988A JPS61133988A (ja) 1986-06-21
JPH0654417B2 true JPH0654417B2 (ja) 1994-07-20

Family

ID=17274084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59255098A Expired - Fee Related JPH0654417B2 (ja) 1984-12-04 1984-12-04 表示素子

Country Status (1)

Country Link
JP (1) JPH0654417B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH084330B2 (ja) * 1984-09-13 1996-01-17 ソニー株式会社 液晶ディスプレイ装置

Also Published As

Publication number Publication date
JPS61133988A (ja) 1986-06-21

Similar Documents

Publication Publication Date Title
US4430648A (en) Combination matrix array display and memory system
JP4237614B2 (ja) アクティブマトリックスアレイ装置
US5926158A (en) Image display apparatus
JP3092537B2 (ja) 液晶表示装置
US6897843B2 (en) Active matrix display devices
US4818981A (en) Active matrix display device and method for driving the same
JPH06175624A (ja) 複合型マトリクスディスプレイ装置
JPH0561616B2 (ja)
JPH01137293A (ja) デイスプレーのクロストーク減少方法と装置
US5777591A (en) Matrix display apparatus employing dual switching means and data signal line driving means
US7545355B2 (en) Image display apparatus and driving method thereof
JPH05113772A (ja) アクテイブマトリクス型液晶表示装置の駆動方法
GB2136622A (en) Display devices
JP2001242819A (ja) 電気光学装置及び電子機器
JP2002014322A (ja) ドット反転式アクティブマトリックス液晶表示器
JP4022990B2 (ja) アクティブマトリクス型液晶表示装置
GB1513999A (en) Electrochromic display device
JP2901429B2 (ja) 表示装置
JP4914558B2 (ja) アクティブマトリックスディスプレイ装置
JP2004109824A (ja) 電気光学装置、電気光学装置の駆動方法、電気光学装置の駆動回路および電子機器
JP2004536347A5 (ja)
JPH0364791A (ja) Tft液晶表示装置
JPH07281648A (ja) 液晶ディスプレイ装置
JPS61133988A (ja) 表示素子
JPS6368818A (ja) アクテイブマトリクス型表示装置及びその駆動方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees