JPH084330B2 - 液晶ディスプレイ装置 - Google Patents
液晶ディスプレイ装置Info
- Publication number
- JPH084330B2 JPH084330B2 JP19218384A JP19218384A JPH084330B2 JP H084330 B2 JPH084330 B2 JP H084330B2 JP 19218384 A JP19218384 A JP 19218384A JP 19218384 A JP19218384 A JP 19218384A JP H084330 B2 JPH084330 B2 JP H084330B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- horizontal
- switch element
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、静止画像の表示を行うための液晶ディスプ
レイ装置に関する。
レイ装置に関する。
例えば液晶を用いてテレビ画像を表示することが提案
されている。
されている。
第５図において、（１）はテレビの映像信号が供給さ
れる入力端子で、この入力端子（１）からの信号がそれ
ぞれ例えばＮチャンネルFETからなるスイッチング素子M
1,M2・・・Mmを通じて垂直（Ｙ軸）方向のラインL1,L2
・・・Lmに供給される。なおｍはは水平（Ｘ軸）方向の
画素数に相当する数である。さらにｍ段のシフトレジス
タ（２）が設けられ、このシフトレジスタ（２）に水平
周波数のｍ倍のクロック信号Φ1H,Φ2Hが供給され、こ
のシフトレジスタ（２）の各出力端子からのクロック信
号Φ1H,Φ2Hによって順次走査される画素スイッチ信号
φH1,φH2・・・φHmがスイッチング素子M1〜Mmの各制
御端子に供給される。なおシフトレジスタ（２）には低
電位（VSS）と高電位（VDD）が供給され、この２つの電
位の駆動パルスが形成される。
れる入力端子で、この入力端子（１）からの信号がそれ
ぞれ例えばＮチャンネルFETからなるスイッチング素子M
1,M2・・・Mmを通じて垂直（Ｙ軸）方向のラインL1,L2
・・・Lmに供給される。なおｍはは水平（Ｘ軸）方向の
画素数に相当する数である。さらにｍ段のシフトレジス
タ（２）が設けられ、このシフトレジスタ（２）に水平
周波数のｍ倍のクロック信号Φ1H,Φ2Hが供給され、こ
のシフトレジスタ（２）の各出力端子からのクロック信
号Φ1H,Φ2Hによって順次走査される画素スイッチ信号
φH1,φH2・・・φHmがスイッチング素子M1〜Mmの各制
御端子に供給される。なおシフトレジスタ（２）には低
電位（VSS）と高電位（VDD）が供給され、この２つの電
位の駆動パルスが形成される。
また各ラインL1〜Lmにそれぞれ例えばＮチャンネルFE
Tからなるスイッチング素子M11,M21・・・Mn1,M12,M22
・・・Mn2,・・・M1m,M2m・・・Mnmの一端が接続され
る。なおｎは水平走査線数に相当する数である。このス
イッチング素子M11〜Mnmの他端がそれぞれ液晶セルC11,
C21・・・Cnmを通じてターゲット端子（３）に接続され
る。
Tからなるスイッチング素子M11,M21・・・Mn1,M12,M22
・・・Mn2,・・・M1m,M2m・・・Mnmの一端が接続され
る。なおｎは水平走査線数に相当する数である。このス
イッチング素子M11〜Mnmの他端がそれぞれ液晶セルC11,
C21・・・Cnmを通じてターゲット端子（３）に接続され
る。
さらにｎ段のシフトレジスタ（４）が設けられ、この
シフトレジスタ（４）に水平周波数のクロック信号
Φ1V,Φ2Vが供給され、このシフトレジスタ（４）の各
出力端子からのクロック信号Φ1V,Φ2Vによって順次走
査される走査線スイッチ信号φV1,φV2・・・φVnが、
水平（Ｘ軸）方向のゲート線G1,G2・・・Gnを通じてス
イッチング素子M11〜MnmのＸ軸方向の各列（M11〜
M1m），（M21〜M2m）・・・（Mn1〜Mnm）ごとの制御端
子にそれぞれ供給される。なお、シフトレジスタ（４）
にもシフトレジスタ（２）と同様にVSSとVDDが供給され
る。
シフトレジスタ（４）に水平周波数のクロック信号
Φ1V,Φ2Vが供給され、このシフトレジスタ（４）の各
出力端子からのクロック信号Φ1V,Φ2Vによって順次走
査される走査線スイッチ信号φV1,φV2・・・φVnが、
水平（Ｘ軸）方向のゲート線G1,G2・・・Gnを通じてス
イッチング素子M11〜MnmのＸ軸方向の各列（M11〜
M1m），（M21〜M2m）・・・（Mn1〜Mnm）ごとの制御端
子にそれぞれ供給される。なお、シフトレジスタ（４）
にもシフトレジスタ（２）と同様にVSSとVDDが供給され
る。
すなわちこの回路において、シフトレジスタ（２），
（４）には第６図A,Bに示すようなクロック信号Φ1H,Φ
2H、Φ1V,Φ2Vが供給される。そしてシフトレジスタ
（２）からは第６図Ｃに示すように各画素期間ごとにφ
H1〜φHmが出力され、シフトレジスタ（４）からは第６
図Ｄに示すように１水平期間ごとにφV1〜φVnが出力さ
れる。さらに入力端子（１）には第６図Ｅに示すような
信号が供給される。
（４）には第６図A,Bに示すようなクロック信号Φ1H,Φ
2H、Φ1V,Φ2Vが供給される。そしてシフトレジスタ
（２）からは第６図Ｃに示すように各画素期間ごとにφ
H1〜φHmが出力され、シフトレジスタ（４）からは第６
図Ｄに示すように１水平期間ごとにφV1〜φVnが出力さ
れる。さらに入力端子（１）には第６図Ｅに示すような
信号が供給される。
そしてφV1,φH1が出力されているときは、スイッチ
ング素子M1とM11〜M1mがオンされ、入力端子（１）→M1
→L1→M11→C11→ターゲット端子（３）の電流路が形成
されて液晶セルC11に入力端子（１）に供給された信号
とターゲット端子（３）との電位差が供給される。この
ためこのセルC11の容量分に、１番目の画素の信号によ
る電位差に相当する電荷がサンプルホールドされる。こ
の電荷量に対応して液晶の光透過率が変化される。これ
と同様のことがセルC12〜Cnmについて順次行われ、さら
に次のフィールドの信号が供給された時点で各セルC11
〜Cnmの電荷量が書き換えられる。
ング素子M1とM11〜M1mがオンされ、入力端子（１）→M1
→L1→M11→C11→ターゲット端子（３）の電流路が形成
されて液晶セルC11に入力端子（１）に供給された信号
とターゲット端子（３）との電位差が供給される。この
ためこのセルC11の容量分に、１番目の画素の信号によ
る電位差に相当する電荷がサンプルホールドされる。こ
の電荷量に対応して液晶の光透過率が変化される。これ
と同様のことがセルC12〜Cnmについて順次行われ、さら
に次のフィールドの信号が供給された時点で各セルC11
〜Cnmの電荷量が書き換えられる。
このようにして、映像信号の各画素に対応して液晶セ
ルC11〜Cnmの光透過率が変化され、これが順次繰り返さ
れてテレビ画像の表示が行われる。
ルC11〜Cnmの光透過率が変化され、これが順次繰り返さ
れてテレビ画像の表示が行われる。
ところで液晶で表示を行う場合には、一般にその信頼
性、寿命を良くするため交流駆動を用いられる。例えば
テレビ画像の表示においては、１フィールドまたは１フ
レームごとに映像信号を反転させた信号を入力端子
（１）に供給する。すなわち入力端子（１）には第６図
Ｅに示すように１フィールドまたは１フレームごとにタ
ーゲット電位Vtに対して極性の反転された信号が供給さ
れる。
性、寿命を良くするため交流駆動を用いられる。例えば
テレビ画像の表示においては、１フィールドまたは１フ
レームごとに映像信号を反転させた信号を入力端子
（１）に供給する。すなわち入力端子（１）には第６図
Ｅに示すように１フィールドまたは１フレームごとにタ
ーゲット電位Vtに対して極性の反転された信号が供給さ
れる。
ところで上述の装置において、任意のテレビ画像を静
止画で表示したいという要求がある。その場合に従来か
ら、例えば１フィールドあるいは１フレーム分のメモリ
を設け、所望の画像をこのメモリに記憶させ、これを繰
返し読出し、この読出された信号を１フィールドごとに
位相反転して上述の入力端子（１）に供給することが提
案されている。しかしながら上述のような１フィールド
あるいは１フレーム分のメモリは、それ自体大形であり
高価であって、一般の民生用の機器に適用することは困
難である。
止画で表示したいという要求がある。その場合に従来か
ら、例えば１フィールドあるいは１フレーム分のメモリ
を設け、所望の画像をこのメモリに記憶させ、これを繰
返し読出し、この読出された信号を１フィールドごとに
位相反転して上述の入力端子（１）に供給することが提
案されている。しかしながら上述のような１フィールド
あるいは１フレーム分のメモリは、それ自体大形であり
高価であって、一般の民生用の機器に適用することは困
難である。
これに対して、例えば特開昭58−107782号公報に示さ
れるように、液晶セルＣのメモリ機能を利用して静止画
の表示を行うことが提案された。すなわちこの装置は、
１画素ごとに極性が反転される映像信号を複数画素に時
系列的に供給する第１のサンプルホールド回路を有する
液晶ビデオディスプレイ駆動回路において、該映像信号
を反転し該第１のサンプルホールド回路へ供給する反転
手段と、該複数画素からの該映像信号を時系列的に読出
す第２のサンプルホールド回路と、外部端子からの映像
信号又は該第２サンプルホールド回路からの映像信号を
切換えて該反転手段に供給する切換手段とを有する液晶
ビデオディスプレイ駆動回路である。
れるように、液晶セルＣのメモリ機能を利用して静止画
の表示を行うことが提案された。すなわちこの装置は、
１画素ごとに極性が反転される映像信号を複数画素に時
系列的に供給する第１のサンプルホールド回路を有する
液晶ビデオディスプレイ駆動回路において、該映像信号
を反転し該第１のサンプルホールド回路へ供給する反転
手段と、該複数画素からの該映像信号を時系列的に読出
す第２のサンプルホールド回路と、外部端子からの映像
信号又は該第２サンプルホールド回路からの映像信号を
切換えて該反転手段に供給する切換手段とを有する液晶
ビデオディスプレイ駆動回路である。
ところがこの装置の場合、公報中にも記載されている
ように１フィールドの表示を行うごとに画像が１画素分
ずつ走査方向にずれて行く。このため１フィールドごと
に走査方向を逆にするなどの処置が行われるが、このよ
うに走査方向を切換えるためには大規模な回路が必要で
あり、また１フィールドごとに交互に１画素分ずれる状
態は残るので、これがフリッカー等になるおそれがあ
る。
ように１フィールドの表示を行うごとに画像が１画素分
ずつ走査方向にずれて行く。このため１フィールドごと
に走査方向を逆にするなどの処置が行われるが、このよ
うに走査方向を切換えるためには大規模な回路が必要で
あり、また１フィールドごとに交互に１画素分ずれる状
態は残るので、これがフリッカー等になるおそれがあ
る。
また液晶セルＣの信号を取出し、この信号を再び液晶
セルＣに戻し、これを繰返えして静止画表示を行ってい
るので、この間の信号の伝達特性に歪みがあると、この
歪みが累積されて画質が短時間に著しく劣化されてしま
う。これに対して反転手段の利得を調整することが示さ
れているが、このような調整を完全に行うのは不可能で
あり、長時間に亘って正常な静止画表示を行うことは極
めて困難である。
セルＣに戻し、これを繰返えして静止画表示を行ってい
るので、この間の信号の伝達特性に歪みがあると、この
歪みが累積されて画質が短時間に著しく劣化されてしま
う。これに対して反転手段の利得を調整することが示さ
れているが、このような調整を完全に行うのは不可能で
あり、長時間に亘って正常な静止画表示を行うことは極
めて困難である。
またこれに対して、信号を所定のレベル範囲ごとに例
えばその中心レベルに正規化することで、利得の誤差等
による歪を補正することが考えられる。しかしながらこ
の場合に上述の所定のレベル範囲を判別するには、例え
ばそのレベル範囲の境界の数だけコンパレータを設ける
か、あるいは信号の最大振幅（VDD〜VSS）の1/2等分点
でその上か下かを判別し、次に1/4等分点で上下を判別
し、以下1/8,1/16と繰返してレベル範囲を判別する方法
が用いられているが、判別・正規化の分解能を向上させ
ようとすると、前者では構成が複雑且つ膨大になり、後
者では１画素クロック期間での処理が不可能になってし
まうおそれがあった。
えばその中心レベルに正規化することで、利得の誤差等
による歪を補正することが考えられる。しかしながらこ
の場合に上述の所定のレベル範囲を判別するには、例え
ばそのレベル範囲の境界の数だけコンパレータを設ける
か、あるいは信号の最大振幅（VDD〜VSS）の1/2等分点
でその上か下かを判別し、次に1/4等分点で上下を判別
し、以下1/8,1/16と繰返してレベル範囲を判別する方法
が用いられているが、判別・正規化の分解能を向上させ
ようとすると、前者では構成が複雑且つ膨大になり、後
者では１画素クロック期間での処理が不可能になってし
まうおそれがあった。
さらに液晶セルＣから信号を取出す際に、その信号線
の浮遊容量等に残留電荷があると、これによっても信号
が劣化され、長時間に亘って静止画表示を行うことがで
きなくなってしまう。
の浮遊容量等に残留電荷があると、これによっても信号
が劣化され、長時間に亘って静止画表示を行うことがで
きなくなってしまう。
従来の装置は上述のように構成されていた。このため
従来の装置では、構成が複雑になったり長時間に亘って
静止画像を表示すると画質が極めて劣化されてしまう。
また正規化の分解能を充分に大きく採ることができない
などの問題点があった。
従来の装置では、構成が複雑になったり長時間に亘って
静止画像を表示すると画質が極めて劣化されてしまう。
また正規化の分解能を充分に大きく採ることができない
などの問題点があった。
本発明は、水平画素クロックによって順次形成される
画素スイッチ信号によって駆動される第１の水平スイッ
チ素子MB1〜MBmを介し、１フィールド毎に基準電位に対
して極性の反転される映像信号が供給される水平画素数
に等しい数の列線L1〜Lmと、走査線スイッチ信号によっ
て選択される水平走査線数に等しい行線G1〜Gnと、上記
各列線と行線の交差部にそれぞれ上記走査線スイッチ信
号によって駆動される画素スイッチ素子M11〜Mnmとを備
え、マトリクス状に配列された液晶表示セルC11〜Cnmを
有する液晶ディスプレイ装置であって、上記第１の水平
スイッチ素子と並列に第２の水平スイッチ素子MA1〜MAm
を設け、上記映像信号の少なくとも一方のフィールド期
間に上記液晶表示セルに記憶された上記映像信号を上記
画素スイッチ素子及び上記第２の水平スイッチ素子を介
して取り出し、この取り出された信号を極性反転（14）
すると共にその極性を上記映像信号を所定レベル範囲ご
とに正規化（15）し、この反転及び正規化された信号を
再度上記液晶表示セルに書き込む手段と、上記各列線に
上記映像信号の水平ブランキング期間ごとにオン駆動さ
れるスイッチ素子MR1〜MRmを介してリセット電圧（３）
を供給する手段とを備えたことを特徴とする液晶ディス
プレイ装置である。
画素スイッチ信号によって駆動される第１の水平スイッ
チ素子MB1〜MBmを介し、１フィールド毎に基準電位に対
して極性の反転される映像信号が供給される水平画素数
に等しい数の列線L1〜Lmと、走査線スイッチ信号によっ
て選択される水平走査線数に等しい行線G1〜Gnと、上記
各列線と行線の交差部にそれぞれ上記走査線スイッチ信
号によって駆動される画素スイッチ素子M11〜Mnmとを備
え、マトリクス状に配列された液晶表示セルC11〜Cnmを
有する液晶ディスプレイ装置であって、上記第１の水平
スイッチ素子と並列に第２の水平スイッチ素子MA1〜MAm
を設け、上記映像信号の少なくとも一方のフィールド期
間に上記液晶表示セルに記憶された上記映像信号を上記
画素スイッチ素子及び上記第２の水平スイッチ素子を介
して取り出し、この取り出された信号を極性反転（14）
すると共にその極性を上記映像信号を所定レベル範囲ご
とに正規化（15）し、この反転及び正規化された信号を
再度上記液晶表示セルに書き込む手段と、上記各列線に
上記映像信号の水平ブランキング期間ごとにオン駆動さ
れるスイッチ素子MR1〜MRmを介してリセット電圧（３）
を供給する手段とを備えたことを特徴とする液晶ディス
プレイ装置である。
この装置によれば、液晶セルＣから取出された信号が
同じ液晶セルＣに戻されるので、画像のずれ等が生じる
ことがなく、特別な走査等が不要で、駆動回路等は従来
のものがそのまま使用できる。また信号の正規化及び信
号線の電位のリセットを行っているので、これらによっ
て画質が劣化することがなく、長時間に亘って良好な静
止画表示を行うことができる。さらに映像信号の極性の
片側だけで正規化を行うようにしているので、正規化回
路の分解能を容易に高めることができる。
同じ液晶セルＣに戻されるので、画像のずれ等が生じる
ことがなく、特別な走査等が不要で、駆動回路等は従来
のものがそのまま使用できる。また信号の正規化及び信
号線の電位のリセットを行っているので、これらによっ
て画質が劣化することがなく、長時間に亘って良好な静
止画表示を行うことができる。さらに映像信号の極性の
片側だけで正規化を行うようにしているので、正規化回
路の分解能を容易に高めることができる。
第１図において、スイッチング素子M1〜Mmに代えてそ
れぞれ２個のスイッチング素子MA1,MB1〜MAm,MBmが並列
に設けられる。そしてそれぞれ隣接のスイッチング素子
MA2とMB1,MA3とMB2・・・のゲート端子が互いに接続さ
れて、この接続中点に画素スイッチ信号φH1,φH2・・
・が供給される。なおスイッチング素子MA1のゲート端
子には画素スイッチ信号φHOが供給される。さらに入力
端子（１）は通常表示／静止画表示切換スイッチ（11）
の通常表示側接点Ｎを通じて、スイッチング素子MB1〜M
Bmに接続される。またスイッチング素子MA1〜MAmの接続
中点がアンプ（12）に接続され、このアンプ（12）の出
力端にコンデンサ（13）が接続され、この出力端が反転
回路（14）を通じて正規化回路（ノーマライザ）（15）
及び正規化回路（15）での信号の遅延時間と等しい遅延
回路（16）に接続される。そしてこの正規化回路（15）
及び遅延回路（16）の出力端がフィールド切換スイッチ
（17）で選択され切換スイッチ（11）の静止画表示側接
点Ｓに接続される。また各信号ラインL1〜Lmにそれぞれ
スイッチング素子MR1,MR2・・・MRmが接続され、このス
イッチング素子MR1〜MRmが通じて所定の電圧源、例えば
ターゲット端子（３）に接続される。
れぞれ２個のスイッチング素子MA1,MB1〜MAm,MBmが並列
に設けられる。そしてそれぞれ隣接のスイッチング素子
MA2とMB1,MA3とMB2・・・のゲート端子が互いに接続さ
れて、この接続中点に画素スイッチ信号φH1,φH2・・
・が供給される。なおスイッチング素子MA1のゲート端
子には画素スイッチ信号φHOが供給される。さらに入力
端子（１）は通常表示／静止画表示切換スイッチ（11）
の通常表示側接点Ｎを通じて、スイッチング素子MB1〜M
Bmに接続される。またスイッチング素子MA1〜MAmの接続
中点がアンプ（12）に接続され、このアンプ（12）の出
力端にコンデンサ（13）が接続され、この出力端が反転
回路（14）を通じて正規化回路（ノーマライザ）（15）
及び正規化回路（15）での信号の遅延時間と等しい遅延
回路（16）に接続される。そしてこの正規化回路（15）
及び遅延回路（16）の出力端がフィールド切換スイッチ
（17）で選択され切換スイッチ（11）の静止画表示側接
点Ｓに接続される。また各信号ラインL1〜Lmにそれぞれ
スイッチング素子MR1,MR2・・・MRmが接続され、このス
イッチング素子MR1〜MRmが通じて所定の電圧源、例えば
ターゲット端子（３）に接続される。
そしてこの装置において、一方のフィールドではスイ
ッチ（17）が正規化回路（15）側の接点Ａに接続され、
他方のフィールドでは遅延回路（16）側の接点Ｂに接続
される。
ッチ（17）が正規化回路（15）側の接点Ａに接続され、
他方のフィールドでは遅延回路（16）側の接点Ｂに接続
される。
これによって、例えば一方のフィールドの画素スイッ
チ信号φH1の位相で次の画素スイッチ信号φH2に対応す
る液晶セルＣの信号が取出され、この信号がアンプ（1
2）を通じてコンデンサ（13）に蓄積され、反転回路（1
4）、正規化回路（15）を通じて画素スイッチ信号φH2
の位相で同じ液晶セルＣに書込まれる。ここで液晶セル
Ｃからの信号の電位をvSとし、コンデンサ（13）の容量
をCSとすると、アンプ（12）の容量をCPとして、コンデ
ンサ（13）のホット側の電位ｖ′Ｓは、 となる。そして反転回路（14）の利得を−Ａとすると、
この反転回路（14）の出力の電位ｖ″Ｓは となる。そこでこの電位がｖ″Ｓ＝−vSとなるように−
Ａの値を定めることにより、液晶セルＣには反転された
同じ信号が再書込されることになる。
チ信号φH1の位相で次の画素スイッチ信号φH2に対応す
る液晶セルＣの信号が取出され、この信号がアンプ（1
2）を通じてコンデンサ（13）に蓄積され、反転回路（1
4）、正規化回路（15）を通じて画素スイッチ信号φH2
の位相で同じ液晶セルＣに書込まれる。ここで液晶セル
Ｃからの信号の電位をvSとし、コンデンサ（13）の容量
をCSとすると、アンプ（12）の容量をCPとして、コンデ
ンサ（13）のホット側の電位ｖ′Ｓは、 となる。そして反転回路（14）の利得を−Ａとすると、
この反転回路（14）の出力の電位ｖ″Ｓは となる。そこでこの電位がｖ″Ｓ＝−vSとなるように−
Ａの値を定めることにより、液晶セルＣには反転された
同じ信号が再書込されることになる。
これに対して他方のフィールドでは液晶セルＣから読
出された信号が反転回路（14）で再度反転されて元の極
性とされ、正規化回路（15）での処理時間に等しい時間
を遅延回路（16）で遅延されて液晶セルＣに再書込され
る。これによって交流駆動による静止画表示が行われ
る。
出された信号が反転回路（14）で再度反転されて元の極
性とされ、正規化回路（15）での処理時間に等しい時間
を遅延回路（16）で遅延されて液晶セルＣに再書込され
る。これによって交流駆動による静止画表示が行われ
る。
そしてこの場合に、正規化回路（15）では一方のフィ
ールドでのみ正規化を行い、他方のフィールドでは正規
化を行わないので、例えば第２図のような映像信号であ
った場合に一方のフィールドが極性反転されたVt〜VSS
のレベル範囲のみで正規化を行えばよい。すなわちこの
正規化回路（15）の入出力特性は第３図に示すようであ
ればよい。これにより−Ａの値に多少の誤差があって
も、常に出力信号（再書込信号）を一定の値にすること
ができると共に、レベル判別の範囲が従来の1/2になる
ので、構成を簡単にし、また処理時間を短くすることが
できる。
ールドでのみ正規化を行い、他方のフィールドでは正規
化を行わないので、例えば第２図のような映像信号であ
った場合に一方のフィールドが極性反転されたVt〜VSS
のレベル範囲のみで正規化を行えばよい。すなわちこの
正規化回路（15）の入出力特性は第３図に示すようであ
ればよい。これにより−Ａの値に多少の誤差があって
も、常に出力信号（再書込信号）を一定の値にすること
ができると共に、レベル判別の範囲が従来の1/2になる
ので、構成を簡単にし、また処理時間を短くすることが
できる。
さらにスイッチング素子MR1〜MRmのゲート端子には水
平ブランキング信号φHBLKが供給される。このため各信
号ラインL1〜Lmは水平ブランキングごとにターゲット電
圧にリセットされる。このため各信号ラインに残留した
信号がリセットされ、液晶セルＣの信号を取出す際に不
要信号が混入されることがなくなる。
平ブランキング信号φHBLKが供給される。このため各信
号ラインL1〜Lmは水平ブランキングごとにターゲット電
圧にリセットされる。このため各信号ラインに残留した
信号がリセットされ、液晶セルＣの信号を取出す際に不
要信号が混入されることがなくなる。
こうして静止画の表示が行われるわけであるが、上述
の装置によれば構成が極めて簡単であると共に、長時間
に亘って表示を行っても信号が劣化されることがなく、
常に良好な静止画表示を行うことができる。さらに映像
信号の極性の片側だけで正規化を行うようにしているの
で、正規化回路の分解能を容易に高めることができる。
の装置によれば構成が極めて簡単であると共に、長時間
に亘って表示を行っても信号が劣化されることがなく、
常に良好な静止画表示を行うことができる。さらに映像
信号の極性の片側だけで正規化を行うようにしているの
で、正規化回路の分解能を容易に高めることができる。
ところで上述の装置において、上述の例では１フィー
ルドおきに正規化が行われるので、正規化は２フィール
ドに一回となり、−Ａの設定条件が従来のものより多少
厳しくなる。そこでそれを軽減するためには第４図のよ
うな回路を用いる。この図では液晶表示部の構成は省略
されている。
ルドおきに正規化が行われるので、正規化は２フィール
ドに一回となり、−Ａの設定条件が従来のものより多少
厳しくなる。そこでそれを軽減するためには第４図のよ
うな回路を用いる。この図では液晶表示部の構成は省略
されている。
この図において、アンプ（12）の出力端が直接かまた
は反転回路（21）を通じてフィールド切換スイッチ（2
2）で選択されて正規化回路（15）に接続され、正規化
回路（15）の出力端が反転回路（23）を通じるかまたは
直接にフィールド切換スイッチ（24）で選択されてスイ
ッチ（11）のスティル側接点Ｓに接続される。
は反転回路（21）を通じてフィールド切換スイッチ（2
2）で選択されて正規化回路（15）に接続され、正規化
回路（15）の出力端が反転回路（23）を通じるかまたは
直接にフィールド切換スイッチ（24）で選択されてスイ
ッチ（11）のスティル側接点Ｓに接続される。
従ってこの回路において、一方のフィールドではアン
プ（12）からの信号が反転されてから正規化回路（15）
に供給され、正規化された信号が直接液晶セルＣに再書
込みされると共に、他方のフィールドではアンプ（12）
からの信号が直接正規化回路（15）に供給され、正規化
された信号が反転されて液晶セルＣに再書込される。こ
れによってこの回路においても交流駆動による静止画表
示が行われると共に、このとき正規化回路（15）には一
方の極性のみの信号が供給される。
プ（12）からの信号が反転されてから正規化回路（15）
に供給され、正規化された信号が直接液晶セルＣに再書
込みされると共に、他方のフィールドではアンプ（12）
からの信号が直接正規化回路（15）に供給され、正規化
された信号が反転されて液晶セルＣに再書込される。こ
れによってこの回路においても交流駆動による静止画表
示が行われると共に、このとき正規化回路（15）には一
方の極性のみの信号が供給される。
なおこの回路で、上述の利得Ａの調整はアンプ（12）
等で行い、反転回路（21）（23）の利得は−１とされ
る。またこのとき反転回路（21）（23）と並列の破線図
示の位置にも利得が１の回路が設けられる。そこで差動
アンプを用いて、反転及び直接の出力をその正負の出力
端から得ることができる。さらに反転回路（21）（23）
とスイッチ（22）（24）の位置はそれぞれ逆にしてもよ
い。
等で行い、反転回路（21）（23）の利得は−１とされ
る。またこのとき反転回路（21）（23）と並列の破線図
示の位置にも利得が１の回路が設けられる。そこで差動
アンプを用いて、反転及び直接の出力をその正負の出力
端から得ることができる。さらに反転回路（21）（23）
とスイッチ（22）（24）の位置はそれぞれ逆にしてもよ
い。
なおこの装置は、アモルファスシリコン、ポリシリコ
ン、シリコンオンサファイア、有機半導体等のTFTを用
いたアクティブマトリクスによる液晶ディスプレイ装置
に適用できる。
ン、シリコンオンサファイア、有機半導体等のTFTを用
いたアクティブマトリクスによる液晶ディスプレイ装置
に適用できる。
また上述のシフトレジスタ（２），（４）は装置を構
成するICの外部に設けてもよい。
成するICの外部に設けてもよい。
さらに表示は点順次、線順次のいずれにも適用可能で
ある。
ある。
本発明によれば、液晶セルＣから取出された信号が同
じ液晶セルＣに戻されるので、画像のずれ等が生じるこ
とがなく、特別な走査等が不要で、駆動回路等は従来の
ものがそのまま使用できる。また信号の正規化及び信号
線の電位のリセットを行っているので、これらによって
画質が劣化することがなく、長時間に亘って良好な静止
画表示を行うことができる。さらに映像信号の極性の片
側だけで正規化を行うようにしているので、正規化回路
の分解能を容易に高めることができるようになった。
じ液晶セルＣに戻されるので、画像のずれ等が生じるこ
とがなく、特別な走査等が不要で、駆動回路等は従来の
ものがそのまま使用できる。また信号の正規化及び信号
線の電位のリセットを行っているので、これらによって
画質が劣化することがなく、長時間に亘って良好な静止
画表示を行うことができる。さらに映像信号の極性の片
側だけで正規化を行うようにしているので、正規化回路
の分解能を容易に高めることができるようになった。
第１図は本発明の一例の構成図、第２図〜第４図はその
説明のための図、第５図，第６図は従来の装置の説明の
ための図である。 L1〜Lmは垂直信号ライン、G1〜Gnはゲート線、M1〜Mm,M
11〜Mnm,MA1〜MAm,MB1〜MBmはスイッチング素子、（1
4）は反転回路、（15）は正規化回路、（16）は遅延回
路である。
説明のための図、第５図，第６図は従来の装置の説明の
ための図である。 L1〜Lmは垂直信号ライン、G1〜Gnはゲート線、M1〜Mm,M
11〜Mnm,MA1〜MAm,MB1〜MBmはスイッチング素子、（1
4）は反転回路、（15）は正規化回路、（16）は遅延回
路である。
Claims (1)
- 【請求項１】水平画素クロックによって順次形成される
画素スイッチ信号によって駆動される第１の水平スイッ
チ素子を介し、１フィールド毎に基準電位に対して極性
の反転される映像信号が供給される水平画素数に等しい
数の列線と、走査線スイッチ信号によって選択される水
平走査線数に等しい行線と、上記各列線と行線の交差部
にそれぞれ上記走査線スイッチ信号によって駆動される
画素スイッチ素子とを備え、マトリクス状に配列された
液晶表示セルを有する液晶ディスプレイ装置であって、 上記第１の水平スイッチ素子と並列に第２の水平スイッ
チ素子を設け、上記映像信号の少なくとも一方のフィー
ルド期間に上記液晶表示セルに記憶された上記映像信号
を上記画素スイッチ素子及び上記第２の水平スイッチ素
子を介して取り出し、この取り出された信号を極性反転
すると共にその極性を上記映像信号を所定レベル範囲ご
とに正規化し、この反転及び正規化された信号を再度上
記液晶表示セルに書き込む手段と、上記各列線に上記映
像信号の水平ブランキング期間ごとにオン駆動されるス
イッチ素子を介してリセット電圧を供給する手段とを備
えたことを特徴とする液晶ディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19218384A JPH084330B2 (ja) | 1984-09-13 | 1984-09-13 | 液晶ディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19218384A JPH084330B2 (ja) | 1984-09-13 | 1984-09-13 | 液晶ディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6169283A JPS6169283A (ja) | 1986-04-09 |
| JPH084330B2 true JPH084330B2 (ja) | 1996-01-17 |
Family
ID=16287056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19218384A Expired - Lifetime JPH084330B2 (ja) | 1984-09-13 | 1984-09-13 | 液晶ディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084330B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0654417B2 (ja) * | 1984-12-04 | 1994-07-20 | 日本電信電話株式会社 | 表示素子 |
| TW536827B (en) | 2000-07-14 | 2003-06-11 | Semiconductor Energy Lab | Semiconductor display apparatus and driving method of semiconductor display apparatus |
| WO2004034368A1 (ja) * | 2002-10-11 | 2004-04-22 | Mitsubishi Denki Kabushiki Kaisha | 表示装置 |
| WO2010143613A1 (ja) * | 2009-06-12 | 2010-12-16 | シャープ株式会社 | 画素回路および表示装置 |
| WO2010143612A1 (ja) * | 2009-06-12 | 2010-12-16 | シャープ株式会社 | 画素回路および表示装置 |
| CN102598107B (zh) | 2009-10-29 | 2014-12-17 | 夏普株式会社 | 像素电路和显示装置 |
| US8310638B2 (en) | 2009-10-29 | 2012-11-13 | Sharp Kabushiki Kaisha | Pixel circuit and display apparatus |
| JP5351973B2 (ja) * | 2009-10-29 | 2013-11-27 | シャープ株式会社 | 画素回路及び表示装置 |
| WO2011055573A1 (ja) * | 2009-11-06 | 2011-05-12 | シャープ株式会社 | 画素回路及び表示装置 |
| CN102763153B (zh) | 2009-11-06 | 2015-01-21 | 夏普株式会社 | 显示装置 |
-
1984
- 1984-09-13 JP JP19218384A patent/JPH084330B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6169283A (ja) | 1986-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100445675B1 (ko) | 픽셀의사전충전을사용하여평면화면의어드레스를지정하는방법,상기방법을수행하는구동기,및대형화면에서의상기방법의응용 | |
| KR940000599B1 (ko) | 액정 디스플레이 장치 | |
| EP2093751A2 (en) | Liquid crystal display apparatus, and driving circuit and driving method thereof | |
| KR19990045436A (ko) | 화상 디스플레이 장치 및 그의 구동 방법 | |
| JPH02209091A (ja) | 液晶ディスプレイ装置 | |
| JP2002041001A (ja) | 画像表示装置およびその駆動方法 | |
| KR19980063954A (ko) | 신호선 구동 회로를 감소시킨 활성 매트릭스 표시 시스템 | |
| JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
| US7215308B2 (en) | Display drive method, display element, and display | |
| JPH084330B2 (ja) | 液晶ディスプレイ装置 | |
| RU2502137C1 (ru) | Схема управления отображением, устройство отображения и способ управления отображением | |
| JPH01107237A (ja) | 液晶表示装置 | |
| JPH10171421A (ja) | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 | |
| JP3131411B2 (ja) | 液晶ディスプレイ装置 | |
| JPS58107782A (ja) | 液晶ビデオデイスプレイ駆動回路 | |
| JPH08179364A (ja) | アクティブマトリックス液晶表示装置とその駆動方法 | |
| JPH07281648A (ja) | 液晶ディスプレイ装置 | |
| JPH0450708Y2 (ja) | ||
| JPH0364791A (ja) | Ｔｆｔ液晶表示装置 | |
| JPH0614720B2 (ja) | 液晶デイスプレイ装置 | |
| JPH03280676A (ja) | 液晶表示装置の駆動回路 | |
| JPH0830242A (ja) | 液晶駆動装置 | |
| JPH07168151A (ja) | 液晶表示装置 | |
| JPH0219456B2 (ja) | ||
| JPH05143024A (ja) | マトリクス型画像表示装置の駆動方法及び駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |