JPH0654807B2 - 水素化アモルファスシリコンのためのオーミックコンタクトの形成方法 - Google Patents

水素化アモルファスシリコンのためのオーミックコンタクトの形成方法

Info

Publication number
JPH0654807B2
JPH0654807B2 JP60152130A JP15213085A JPH0654807B2 JP H0654807 B2 JPH0654807 B2 JP H0654807B2 JP 60152130 A JP60152130 A JP 60152130A JP 15213085 A JP15213085 A JP 15213085A JP H0654807 B2 JPH0654807 B2 JP H0654807B2
Authority
JP
Japan
Prior art keywords
amorphous silicon
hydrogenated amorphous
film
palladium
ohmic contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60152130A
Other languages
English (en)
Other versions
JPS6135518A (ja
Inventor
ロバート・ジヨン・ネマニツチ
マルコーム・ジエイムス・トンプソン
Original Assignee
ゼロツクス コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ゼロツクス コーポレーシヨン filed Critical ゼロツクス コーポレーシヨン
Publication of JPS6135518A publication Critical patent/JPS6135518A/ja
Publication of JPH0654807B2 publication Critical patent/JPH0654807B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】 本発明は、基板と水素化アモルファスシリコン半導体と
の間に安定なオーミックコンタクト（ohmic contact）
を形成するための方法に関するものである。
従来においては、均質で再現性がよくそして安定なオー
ミックまたはインジェクティングコンタクトを水素化ア
モルファスシリコンへ形成するにあたっては、数々の問
題があった。例えば、典型的なオーミックコンタクト層
材料はしばしば水素化アモルファスシリコン層を透り抜
ける拡散を呈し、その結果、限界が決まらないあるいは
ディメンションが不規則なコンタクト及び半導体領域を
もたらすこととなり、極端な場合では材料の半導体特性
の品質を破滅的に低下させることになる。更に、酸化物
障壁が、導電度を制限する界面において形成することも
ある。すなわち、オーミックコンタクト層が水素化アモ
ルファスシリコン着膜前に酸化物を形成し、この酸化物
が水素化アモルファスシリコンとの間に障壁を形成す
る。結局、従来の技術では、オーミックコンタクトを得
るためには、金属−半導体界面において障壁形成を減じ
るために濃厚にドープされた（Ｎ＋層）膜が水素化アモ
ルファスシリコン皮膜形成（deposit）前に基板上に皮
膜形成されることが要求されていた。
特許請求の範囲に記載された本発明は、上記問題の解決
策を提供することを目的としている。特許請求の範囲に
記載された本発明は、拡散または酸化の問題を受けず、
しかも濃厚にドープされたＮ＋層を要求しない、例えば
金属と水素化アモルファスシリコンの間に安定なオーミ
ックコンタクトを形成するための方法を提供するもので
ある。
上記利点およびその他の利点は、本発明によれば導電性
あるいは非導電性の基板上にパラジウム膜を皮膜形成さ
せ、基板上に水素化アモルファスシリコン膜をオーバー
コートし、その構造体を約４００℃の温度でアニーリン
グすることにより得られる。冷却後、所望の厚さの水素
化アモルファスシリコン半導体層は、シリコン層および
パラジウム層の上に皮膜形成される。アニーリングプロ
セスは、電荷担体が容易に通り抜ける（tunnel）ことが
できる、多く空孔のある非水素化物領域を与えるもので
ある。
本発明のこれらのそして他の形態は、以下の記述におい
て詳細に述べられ、以下の図面を参照することにより良
く理解することができよう。
第１Ａ図〜第１Ｄ図は、本発明の好ましい実施例に対応
した各製造工程を示すデバイスの断面図である。
これらの図は、スケール通りには描いておらず、層は説
明のために厚みを大きく誇張されている。
第１Ａ図に注目すると、そこにはアルミニウムの基板上
に厚さ約２００Åのパラジウム金属の薄膜１をコーティ
ングする操作の第１のステップが示されている。パラジ
ウム膜１は、スパッタリング，熱蒸着，電子ビーム蒸着
あるいは他の無水素（hydrogen-free）皮膜形成システ
ムのようなどんな周知の技術によっても皮膜形成するこ
とができる。
第１Ｂ図に注目すると、パラジウム膜１はほぼ同じ厚さ
の水素化アモルファスシリコンの膜５がパラジウム膜１
の上に皮膜形成される。皮膜形成の好ましい方法は、シ
ランのプラズマ分解によるものである。パラジウムは急
速には酸化しないため、基板３上の保護されていないパ
ラジウム膜１のプラズマ皮膜形成室への移行は実質的な
酸化を引き起こさない。パラジウム膜１上の水素化アモ
ルファスシリコン膜のプラズマ皮膜形成は、パラジウム
膜１と水素化アモルファスシリコン膜５との界面に珪化
パラジウムの薄い層７を形成させることとなる。基板
３，パラジウム膜１，珪化パラジウム層７および水素化
アモルファスシリコン膜５の層状構造は、第１Ｃ図に示
される層状構造を得るために、次に約１torrの減圧下
で、約１時間半の時間、約４００℃の温度でアニールさ
れる。
第１Ｃ図に注目すると、アニーリングによって膜５の水
素化アモルファスシリコンが脱水素し、その結果、膜５
は非水素化領域を有するアモルファスシリコンが形成さ
れるようになる。更に、アニーリングは、事実上全ての
パラジウム膜１およびアモルファスシリコン膜５の一部
を包含するに至るまで珪化パラジウム層７の成長をもた
らす。
第１Ｄ図に注目すると、プロセスの最終ステップは、再
びシランのプラズマ皮膜形成によってアモルファスシリ
コン膜５の上に所望の厚さの水素化アモルファスシリコ
ンを皮膜形成することである。
アモルファスシリコン膜５の脱水素は、電荷担体が容易
に通り抜け（tunnel）られる、非水素化領域の多いアモ
ルファスシリコンを残しておくことが分かった。
アニーリングステップは真空中で好ましく得られるが、
このステップはまた窒素あるいはアルゴンのような掃引
（sweeping）不活性ガスの存在の中で実行することもで
きる。
各種の追加的な態様は当業者にとって明白となろう。特
許請求の範囲に含まれるような態様のすべては、本発明
の精神と目的の範囲において考慮されるものである。
【図面の簡単な説明】
第１Ａ図〜第１Ｄ図は本発明の好ましい実施例に対応し
た各製造工程を示すデバイスの断面図である。 １：パラジウム膜、３：基板 ５：水素化アモルファスシリコン膜 ７：珪化パラジウム ９：水素化アモルファスシリコン

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】次の工程を有する、半導体と基板の間にオ
    ーミックコンタクトを形成する方法。 (a)基板上にパラジウムの膜をコーティングし、 (b)パラジウムの膜に水素化アモルファスシリコンの膜
    をオーバーコーティングし、 (c)上記基板、パラジウム及び水素化アモルファスシリ
    コン層を、水素化アモルファスシリコン層から水素が抜
    けて脱水素化したアモルファスシリコン膜が形成される
    まで加熱し、次いで (d)上記アモルファスシリコン膜を半導体でコーティン
    グする。
  2. 【請求項２】上記半導体は水素化アモルファスシリコン
    である特許請求の範囲１．記載の方法。
JP60152130A 1984-07-16 1985-07-09 水素化アモルファスシリコンのためのオーミックコンタクトの形成方法 Expired - Lifetime JPH0654807B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US631414 1984-07-16
US06/631,414 US4529619A (en) 1984-07-16 1984-07-16 Ohmic contacts for hydrogenated amorphous silicon

Publications (2)

Publication Number Publication Date
JPS6135518A JPS6135518A (ja) 1986-02-20
JPH0654807B2 true JPH0654807B2 (ja) 1994-07-20

Family

ID=24531096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60152130A Expired - Lifetime JPH0654807B2 (ja) 1984-07-16 1985-07-09 水素化アモルファスシリコンのためのオーミックコンタクトの形成方法

Country Status (4)

Country Link
US (1) US4529619A (ja)
EP (1) EP0181681B1 (ja)
JP (1) JPH0654807B2 (ja)
DE (1) DE3577250D1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2578272B1 (fr) * 1985-03-01 1987-05-22 Centre Nat Rech Scient Procede de formation sur un substrat d'une couche de siliciure de tungstene, utilisable notamment pour la realisation de couches d'interconnexion des circuits integres.
US4808555A (en) * 1986-07-10 1989-02-28 Motorola, Inc. Multiple step formation of conductive material layers
JP2907128B2 (ja) * 1996-07-01 1999-06-21 日本電気株式会社 電界効果型トランジスタ及びその製造方法
US6004869A (en) 1997-04-25 1999-12-21 Micron Technology, Inc. Method for making a low resistivity electrode having a near noble metal
RU2229755C2 (ru) * 2002-07-01 2004-05-27 Рязанская государственная радиотехническая академия Способ создания омических контактов в тонкопленочных устройствах на аморфных гидрогенизированных полупроводниках
RU2392688C1 (ru) * 2009-05-20 2010-06-20 Федеральное агентство по образованию Государственное образовательное учреждение высшего профессионального образования Рязанский государственный радиотехнический университет Способ создания омических контактов в тонкопленочных устройствах на аморфных нелегированных полупроводниках
RU2598698C1 (ru) * 2015-06-26 2016-09-27 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский технологический университет "МИСиС" СПОСОБ СОЗДАНИЯ ТОНКИХ СЛОЕВ ОКСИДОВ Ni И Nb С ДЫРОЧНОЙ ПРОВОДИМОСТЬЮ ДЛЯ ИЗГОТОВЛЕНИЯ ЭЛЕМЕНТОВ СВЕРХБОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3927225A (en) * 1972-12-26 1975-12-16 Gen Electric Schottky barrier contacts and methods of making same
US3968272A (en) * 1974-01-25 1976-07-06 Microwave Associates, Inc. Zero-bias Schottky barrier detector diodes
US3965279A (en) * 1974-09-03 1976-06-22 Bell Telephone Laboratories, Incorporated Ohmic contacts for group III-V n-type semiconductors
US4180596A (en) * 1977-06-30 1979-12-25 International Business Machines Corporation Method for providing a metal silicide layer on a substrate
FR2463508A1 (fr) * 1979-08-16 1981-02-20 Anvar Procede de realisation de contacts ohmiques sur une couche active de silicium amorphe hydrogene
US4322453A (en) * 1980-12-08 1982-03-30 International Business Machines Corporation Conductivity WSi2 (tungsten silicide) films by Pt preanneal layering
JPS5933532B2 (ja) * 1981-04-03 1984-08-16 スタンレー電気株式会社 非晶質シリコンの形成方法
US4407710A (en) * 1981-10-15 1983-10-04 Exxon Research And Engineering Co. Hybrid method of making an amorphous silicon P-I-N semiconductor device
JPS5896726A (ja) * 1981-12-05 1983-06-08 Konishiroku Photo Ind Co Ltd アモルフアスシリコン半導体装置
JPS59110179A (ja) * 1982-12-16 1984-06-26 Hitachi Ltd 半導体装置およびその製造法

Also Published As

Publication number Publication date
JPS6135518A (ja) 1986-02-20
EP0181681B1 (en) 1990-04-18
EP0181681A3 (en) 1987-04-15
US4529619A (en) 1985-07-16
DE3577250D1 (de) 1990-05-23
EP0181681A2 (en) 1986-05-21

Similar Documents

Publication Publication Date Title
US4322453A (en) Conductivity WSi2 (tungsten silicide) films by Pt preanneal layering
KR970030474A (ko) 반도체 소자의 앝은 접합 형성방법
JPS6096763A (ja) プラズマ強化化学蒸着によるケイ化チタンを含む低抵抗率膜の製造方法
JPS58115855A (ja) 半導体装置およびその製造法
US4445134A (en) Conductivity WSi2 films by Pt preanneal layering
JPH09186102A (ja) 半導体装置の製造方法
JPH0654807B2 (ja) 水素化アモルファスシリコンのためのオーミックコンタクトの形成方法
US3922385A (en) Solderable multilayer contact for silicon semiconductor
US4035526A (en) Evaporated solderable multilayer contact for silicon semiconductor
JP2789332B2 (ja) 金属配線の構造及びその形成方法
JP3304541B2 (ja) オーミック電極の形成方法
WO1995008839A1 (en) Barrier enhancement at the sialicide layer
US4954852A (en) Sputtered metallic silicide gate for GaAs integrated circuits
JPH01302875A (ja) 装置およびその製造方法
JP2542617B2 (ja) 半導体装置の製造方法
US5798300A (en) Method for forming conductors in integrated circuits
JP3288010B2 (ja) 半導体素子の金属配線形成方法
JPH06140401A (ja) 集積回路装置
US4992152A (en) Reducing hillocking in aluminum layers formed on substrates
JPH0822955A (ja) 金属配線層の製造方法
JP2645811B2 (ja) 拡散バリヤ機能を有する半導体素子の電極形成方法
GB2179679A (en) Forming a dielectric film and semiconductor device including said film
JP2773937B2 (ja) 半導体装置の製造方法
KR100510465B1 (ko) 반도체장치의 배리어 금속막 형성방법
KR0144167B1 (ko) 확산 배리어의 기능을 갖는 반도체 소자의 전극형성방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term