JPH0822955A - 金属配線層の製造方法 - Google Patents
金属配線層の製造方法Info
- Publication number
- JPH0822955A JPH0822955A JP15719394A JP15719394A JPH0822955A JP H0822955 A JPH0822955 A JP H0822955A JP 15719394 A JP15719394 A JP 15719394A JP 15719394 A JP15719394 A JP 15719394A JP H0822955 A JPH0822955 A JP H0822955A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- deposited
- titanium
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 229910052751 metal Inorganic materials 0.000 title claims description 16
- 239000002184 metal Substances 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 113
- 239000000758 substrate Substances 0.000 claims abstract description 104
- 238000000151 deposition Methods 0.000 claims abstract description 47
- 239000007789 gas Substances 0.000 claims abstract description 38
- 230000008021 deposition Effects 0.000 claims abstract description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052786 argon Inorganic materials 0.000 claims abstract description 4
- 239000010936 titanium Substances 0.000 claims description 109
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 71
- 229910052719 titanium Inorganic materials 0.000 claims description 28
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 25
- 230000002093 peripheral effect Effects 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 18
- 238000004544 sputter deposition Methods 0.000 claims description 16
- 238000003825 pressing Methods 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 238000005546 reactive sputtering Methods 0.000 abstract description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 16
- 229910000838 Al alloy Inorganic materials 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 ＴｉＮ膜の成膜領域がＴｉ膜よりも広くなる
ようにする。 【構成】 Ｔｉの堆積時には、あらかじめ半導体基板１
をクランプリング６で支持台２に固定し、クランプリン
グ６に数１０Ｖ程度の正のバイアス電圧を印加する。そ
して、Ａｒガス４の圧力を３ｍＴｏｒｒに設定し、５ｋ
Ｗの直流電力でＴｉターゲット３をスパッタリングして
Ｔｉ膜９を８００Å堆積する。このときＴｉターゲット
３と半導体基板表面との距離（Ｔ／Ｓ）を４０ｍｍに設
定する。次にＴｉＮの堆積時には、Ｔｉ膜９の場合と同
様にして半導体基板１に数１０Ｖ程度の負のバイアス電
圧を印加する。そして、Ａｒガス４とＮ2ガス５を１：
１の割合で混合し、圧力を４ｍＴｏｒｒに設定した後、
３ｋＷの直流電力でＴｉターゲットを反応性スパッタリ
ングすることによりＴｉＮ膜１０を１０００Å堆積す
る。このときにもＴ／Ｓは４０ｍｍに設定する。
ようにする。 【構成】 Ｔｉの堆積時には、あらかじめ半導体基板１
をクランプリング６で支持台２に固定し、クランプリン
グ６に数１０Ｖ程度の正のバイアス電圧を印加する。そ
して、Ａｒガス４の圧力を３ｍＴｏｒｒに設定し、５ｋ
Ｗの直流電力でＴｉターゲット３をスパッタリングして
Ｔｉ膜９を８００Å堆積する。このときＴｉターゲット
３と半導体基板表面との距離（Ｔ／Ｓ）を４０ｍｍに設
定する。次にＴｉＮの堆積時には、Ｔｉ膜９の場合と同
様にして半導体基板１に数１０Ｖ程度の負のバイアス電
圧を印加する。そして、Ａｒガス４とＮ2ガス５を１：
１の割合で混合し、圧力を４ｍＴｏｒｒに設定した後、
３ｋＷの直流電力でＴｉターゲットを反応性スパッタリ
ングすることによりＴｉＮ膜１０を１０００Å堆積す
る。このときにもＴ／Ｓは４０ｍｍに設定する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板−配線間を
電気的に接続するために用いる金属配線の作成に効果の
ある高融点金属膜を用いた金属配線層の製造方法に関す
るものである。
電気的に接続するために用いる金属配線の作成に効果の
ある高融点金属膜を用いた金属配線層の製造方法に関す
るものである。
【０００２】
【従来の技術】近年、半導体装置の微細化、集積化が進
む中で、半導体基板と配線間を電気的に接続するコンタ
クトホールの径が微細化してきている。そのためコンタ
クトホール底部で金属配線層と半導体基板とが反応し、
漏れ電流の増加や接触抵抗の増加など信頼性上の問題が
生じる。そこで配線膜と半導体基板の間に遮蔽膜（以下
バリアメタルという）としてチタン（Ｔｉ）膜と窒化チ
タン（ＴｉＮ）膜の２層膜を形成し反応を防止してい
る。
む中で、半導体基板と配線間を電気的に接続するコンタ
クトホールの径が微細化してきている。そのためコンタ
クトホール底部で金属配線層と半導体基板とが反応し、
漏れ電流の増加や接触抵抗の増加など信頼性上の問題が
生じる。そこで配線膜と半導体基板の間に遮蔽膜（以下
バリアメタルという）としてチタン（Ｔｉ）膜と窒化チ
タン（ＴｉＮ）膜の２層膜を形成し反応を防止してい
る。
【０００３】以下、従来のＴｉおよびＴｉＮの製造方法
について図５を用いて説明する。図５（ａ）はスパッタ
リング法によるＴｉ膜、ＴｉＮ膜の堆積方法を示すもの
で、スパッタリング成膜装置内での半導体基板の状態を
示している。また図５（ｂ）は図５（ａ）における半導
体基板固定部を拡大したものである。
について図５を用いて説明する。図５（ａ）はスパッタ
リング法によるＴｉ膜、ＴｉＮ膜の堆積方法を示すもの
で、スパッタリング成膜装置内での半導体基板の状態を
示している。また図５（ｂ）は図５（ａ）における半導
体基板固定部を拡大したものである。
【０００４】まず、Ｔｉの堆積時には、あらかじめ半導
体基板１の外周部を輪状の治具（以下クランプリング６
という）で支持台に固定する。そして、アルゴン（Ａ
ｒ）ガス４でスパッタリングしてＴｉ膜９を堆積する。
次にＴｉＮ膜１０の堆積時には、Ｔｉ膜９の場合と同様
に半導体基板１を固定し、Ａｒガス４と窒素（Ｎ2）ガ
ス５を混合し、反応性スパッタリングすることによりＴ
ｉＮ膜１０を堆積する。Ｔｉ膜９およびＴｉＮ膜１０の
堆積は、半導体基板１を同一のクランプリング６で押さ
えたままで連続して行う。
体基板１の外周部を輪状の治具（以下クランプリング６
という）で支持台に固定する。そして、アルゴン（Ａ
ｒ）ガス４でスパッタリングしてＴｉ膜９を堆積する。
次にＴｉＮ膜１０の堆積時には、Ｔｉ膜９の場合と同様
に半導体基板１を固定し、Ａｒガス４と窒素（Ｎ2）ガ
ス５を混合し、反応性スパッタリングすることによりＴ
ｉＮ膜１０を堆積する。Ｔｉ膜９およびＴｉＮ膜１０の
堆積は、半導体基板１を同一のクランプリング６で押さ
えたままで連続して行う。
【０００５】半導体基板１の固定部を図５（ｂ）に拡大
して示す。半導体基板１の固定部近傍ではＴｉ膜９はＴ
ｉＮ膜１０より半導体基板１の外周部まで堆積する。し
たがって、半導体基板１の外周部ではＴｉ膜９が露出し
ている。
して示す。半導体基板１の固定部近傍ではＴｉ膜９はＴ
ｉＮ膜１０より半導体基板１の外周部まで堆積する。し
たがって、半導体基板１の外周部ではＴｉ膜９が露出し
ている。
【０００６】以上のようにしてＴｉ膜９およびＴｉＮ膜
１０を堆積した後、その上にたとえばタングステン
（Ｗ）膜やアルミニウム（Ａｌ）合金膜などの配線層を
形成する。しかし、このとき以下のような問題が発生す
る。これについて図６を用いて説明する。
１０を堆積した後、その上にたとえばタングステン
（Ｗ）膜やアルミニウム（Ａｌ）合金膜などの配線層を
形成する。しかし、このとき以下のような問題が発生す
る。これについて図６を用いて説明する。
【０００７】図６はＣＶＤ法によるタングステン（Ｗ）
膜のコンタクトホール埋め込みプロセスの手順を示して
いる。まず図６（ａ）は図５で説明した方法でＴｉ膜９
およびＴｉＮ膜１０をコンタクトホール内外に堆積する
工程を示している。次に図６（ｂ）ではＣＶＤ法により
Ｗ膜１８をコンタクトホール内外に堆積する工程を示し
ている。Ｗ膜の堆積は六弗化タングステン（ＷＦ6）を
水素（Ｈ2）あるいはシラン（ＳｉＨ4）でＷに還元して
行う。次に図６（ｃ）ではコンタクトホール内にのみＷ
膜１９を残すための全面エッチング工程を示している。
この時、エッチングはコンタクトホール外においてＷ膜
１８および下地膜であるＴｉＮ膜１０、Ｔｉ膜９が除去
されるまで行う。最後に、図６（ｄ）に示すように、Ｔ
ｉＮ膜２０−Ａｌ合金膜２１−ＴｉＮ膜２２の３層膜に
よる配線層を形成する。
膜のコンタクトホール埋め込みプロセスの手順を示して
いる。まず図６（ａ）は図５で説明した方法でＴｉ膜９
およびＴｉＮ膜１０をコンタクトホール内外に堆積する
工程を示している。次に図６（ｂ）ではＣＶＤ法により
Ｗ膜１８をコンタクトホール内外に堆積する工程を示し
ている。Ｗ膜の堆積は六弗化タングステン（ＷＦ6）を
水素（Ｈ2）あるいはシラン（ＳｉＨ4）でＷに還元して
行う。次に図６（ｃ）ではコンタクトホール内にのみＷ
膜１９を残すための全面エッチング工程を示している。
この時、エッチングはコンタクトホール外においてＷ膜
１８および下地膜であるＴｉＮ膜１０、Ｔｉ膜９が除去
されるまで行う。最後に、図６（ｄ）に示すように、Ｔ
ｉＮ膜２０−Ａｌ合金膜２１−ＴｉＮ膜２２の３層膜に
よる配線層を形成する。
【０００８】
【発明が解決しようとする課題】図６（ｂ）のＷ膜１８
成長時にＷＦ6ガスは半導体基板１の外周部ではＴｉＮ
膜１０と接触せずＴｉ膜９と接触する。ＷＦガスはＴｉ
Ｎ膜１０とは反応性が低いが、Ｔｉ膜１とは非常に反応
性が高い。したがって、Ｔｉ膜９とＷＦ６ガスとの反応
により半導体基板１外周部においてＴｉ膜９の剥がれが
生じる。この結果、半導体基板１の外周部を源とする異
物の発生が起こり、半導体装置製造上の歩留りの低下な
どが生じるという問題がある。
成長時にＷＦ6ガスは半導体基板１の外周部ではＴｉＮ
膜１０と接触せずＴｉ膜９と接触する。ＷＦガスはＴｉ
Ｎ膜１０とは反応性が低いが、Ｔｉ膜１とは非常に反応
性が高い。したがって、Ｔｉ膜９とＷＦ６ガスとの反応
により半導体基板１外周部においてＴｉ膜９の剥がれが
生じる。この結果、半導体基板１の外周部を源とする異
物の発生が起こり、半導体装置製造上の歩留りの低下な
どが生じるという問題がある。
【０００９】本発明は、上記従来の課題を解決するもの
で、半導体基板上において、ＴｉＮ膜をＴｉ膜より半導
体基板のより外周部まで堆積することでＷ膜堆積の際の
Ｔｉ膜とＷＦ6との反応を防止することが可能となる。
したがって、歩留りの高い金属配線層の製造方法を提供
する。
で、半導体基板上において、ＴｉＮ膜をＴｉ膜より半導
体基板のより外周部まで堆積することでＷ膜堆積の際の
Ｔｉ膜とＷＦ6との反応を防止することが可能となる。
したがって、歩留りの高い金属配線層の製造方法を提供
する。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に本発明の金属配線層の製造方法は、半導体基板の外周
部を輪状の治具で押さえてチタン膜および窒化チタン膜
を連続して堆積する際、チタン膜の堆積時に治具に正の
バイアス電圧を加えてスパッタリングし、チタン膜を堆
積する工程と、治具に負のバイアス電圧を加えてスパッ
タリングして、窒化チタン膜を堆積する工程とを有す
る。
に本発明の金属配線層の製造方法は、半導体基板の外周
部を輪状の治具で押さえてチタン膜および窒化チタン膜
を連続して堆積する際、チタン膜の堆積時に治具に正の
バイアス電圧を加えてスパッタリングし、チタン膜を堆
積する工程と、治具に負のバイアス電圧を加えてスパッ
タリングして、窒化チタン膜を堆積する工程とを有す
る。
【００１１】また、半導体基板の外周部を輪状の治具で
押さえてチタン膜および窒化チタン膜を連続して堆積す
る際、窒化チタン膜の堆積時はチタン膜の堆積時よりも
半導体基板とチタンターゲットとの距離を大きくし、か
つ窒化チタン膜の堆積時にはチタン膜の堆積時よりも形
成圧力を小さくするかあるいは窒化チタン膜を形成する
際の混合ガスにおいて、アルゴン（Ａｒ）ガスより窒素
（Ｎ2）ガスの分圧を高くする。
押さえてチタン膜および窒化チタン膜を連続して堆積す
る際、窒化チタン膜の堆積時はチタン膜の堆積時よりも
半導体基板とチタンターゲットとの距離を大きくし、か
つ窒化チタン膜の堆積時にはチタン膜の堆積時よりも形
成圧力を小さくするかあるいは窒化チタン膜を形成する
際の混合ガスにおいて、アルゴン（Ａｒ）ガスより窒素
（Ｎ2）ガスの分圧を高くする。
【００１２】また、半導体基板の外周部を輪状の治具で
押さえてチタン膜を堆積する工程と、治具と前記半導体
基板との間に間隙を設けて窒化チタン膜を堆積する工程
とを連続して行う。
押さえてチタン膜を堆積する工程と、治具と前記半導体
基板との間に間隙を設けて窒化チタン膜を堆積する工程
とを連続して行う。
【００１３】また、半導体基板の外周部を輪状の治具で
押さえてチタン膜および窒化チタン膜を堆積する際、チ
タン膜の堆積時に半導体基板の裏面に数１０Ｖの正のバ
イアス電圧を加え、窒化チタン膜の堆積時に半導体基板
の裏面に数１０Ｖの負のバイアス電圧を加える。
押さえてチタン膜および窒化チタン膜を堆積する際、チ
タン膜の堆積時に半導体基板の裏面に数１０Ｖの正のバ
イアス電圧を加え、窒化チタン膜の堆積時に半導体基板
の裏面に数１０Ｖの負のバイアス電圧を加える。
【００１４】さらに、半導体基板の外周部を輪状の治具
で押さえたままでチタン膜および窒化チタン膜を連続し
て堆積する際、チタン膜の堆積時には半導体基板の表面
温度を１００℃以下に設定し、窒化チタン膜の堆積時に
は半導体基板の表面温度を４００℃以下に設定する。
で押さえたままでチタン膜および窒化チタン膜を連続し
て堆積する際、チタン膜の堆積時には半導体基板の表面
温度を１００℃以下に設定し、窒化チタン膜の堆積時に
は半導体基板の表面温度を４００℃以下に設定する。
【００１５】
【作用】本発明によれば、半導体基板上において、Ｔｉ
ＮをＴｉより半導体基板のより外周部まで堆積すること
が可能となるため、Ｗのエッチング除去の際のＴｉとＳ
Ｆ6との反応を防止することができ、異物の発生をなく
すことができる。
ＮをＴｉより半導体基板のより外周部まで堆積すること
が可能となるため、Ｗのエッチング除去の際のＴｉとＳ
Ｆ6との反応を防止することができ、異物の発生をなく
すことができる。
【００１６】
【実施例】以下に、本発明の半導体装置の製造方法の実
施例について図面を参照しながら説明する。
施例について図面を参照しながら説明する。
【００１７】図１は、本発明の半導体装置の製造方法の
一実施例の断面図である。図１において、１は半導体基
板、２は支持台、３はＴｉターゲット、４はＡｒガス、
５はＮ2ガス、６はクランプリング、７は遮蔽板、８は
直流電源、９はＴｉ、１０はＴｉＮ、１１はクランプリ
ング６に直流電圧を印加するための正の直流バイアス電
源、１２は同じく負の直流バイアス電源、１３はクラン
プリング端の庇、１４は半導体基板上の絶縁膜、１５は
Ｔｉターゲットと半導体基板表面との距離（以下Ｔ／Ｓ
という）を示している。
一実施例の断面図である。図１において、１は半導体基
板、２は支持台、３はＴｉターゲット、４はＡｒガス、
５はＮ2ガス、６はクランプリング、７は遮蔽板、８は
直流電源、９はＴｉ、１０はＴｉＮ、１１はクランプリ
ング６に直流電圧を印加するための正の直流バイアス電
源、１２は同じく負の直流バイアス電源、１３はクラン
プリング端の庇、１４は半導体基板上の絶縁膜、１５は
Ｔｉターゲットと半導体基板表面との距離（以下Ｔ／Ｓ
という）を示している。
【００１８】図１（ａ）はスパッタリング法によるＴ
ｉ、ＴｉＮの堆積方法を示すもので、スパッタリング成
膜装置内での半導体基板の状態を示している。また、図
１（ｂ）は図１（ａ）における半導体基板固定部を拡大
したものである。
ｉ、ＴｉＮの堆積方法を示すもので、スパッタリング成
膜装置内での半導体基板の状態を示している。また、図
１（ｂ）は図１（ａ）における半導体基板固定部を拡大
したものである。
【００１９】まず、Ｔｉの堆積時には、あらかじめ半導
体基板１をクランプリング６で支持台２に固定し、クラ
ンプリング６に数１０Ｖ程度の正のバイアス電圧を印加
する。そして、Ａｒガス４の圧力を３ｍＴｏｒｒに設定
し、５ｋＷの直流電力でＴｉターゲット３をスパッタリ
ングしてＴｉ膜９を８００Å堆積する。このときＴｉタ
ーゲット３と（Ｔ／Ｓ）を４０ｍｍに設定する。次にＴ
ｉＮの堆積時には、Ｔｉ膜９の場合と同様に半導体基板
１を固定し、あらかじめクランプリング６に数１０Ｖ程
度の負のバイアス電圧を印加する。そして、Ａｒガス４
とＮ2ガス５を１：１の割合で混合し、圧力を４ｍＴｏ
ｒｒに設定した後、３ｋＷの直流電力でＴｉターゲット
を反応性スパッタリングすることによりＴｉＮ膜１０を
１０００Å堆積する。このときにもＴ／Ｓは４０ｍｍに
設定する。Ｔｉ膜９、およびＴｉＮ膜１０の堆積時に
は、半導体基板１表面は絶縁膜で覆われているため、ク
ランプリング６と半導体基板１は電気的に絶縁された状
態となっている。したがって、クランプリング６に印加
した正および負のバイアス電圧は半導体基板１には印加
されない。
体基板１をクランプリング６で支持台２に固定し、クラ
ンプリング６に数１０Ｖ程度の正のバイアス電圧を印加
する。そして、Ａｒガス４の圧力を３ｍＴｏｒｒに設定
し、５ｋＷの直流電力でＴｉターゲット３をスパッタリ
ングしてＴｉ膜９を８００Å堆積する。このときＴｉタ
ーゲット３と（Ｔ／Ｓ）を４０ｍｍに設定する。次にＴ
ｉＮの堆積時には、Ｔｉ膜９の場合と同様に半導体基板
１を固定し、あらかじめクランプリング６に数１０Ｖ程
度の負のバイアス電圧を印加する。そして、Ａｒガス４
とＮ2ガス５を１：１の割合で混合し、圧力を４ｍＴｏ
ｒｒに設定した後、３ｋＷの直流電力でＴｉターゲット
を反応性スパッタリングすることによりＴｉＮ膜１０を
１０００Å堆積する。このときにもＴ／Ｓは４０ｍｍに
設定する。Ｔｉ膜９、およびＴｉＮ膜１０の堆積時に
は、半導体基板１表面は絶縁膜で覆われているため、ク
ランプリング６と半導体基板１は電気的に絶縁された状
態となっている。したがって、クランプリング６に印加
した正および負のバイアス電圧は半導体基板１には印加
されない。
【００２０】Ｔｉの堆積時にクランプリング６に正のバ
イアス電圧を印加することで、Ａｒ +イオンがクランプ
リング６から遠ざけられるため、正のバイアス電圧を印
加しない場合に比べて半導体基板１の外周部にＴｉが堆
積しにくくなる。ＴｉＮの堆積時にクランプリング６に
負のバイアス電圧を印加することで、Ａｒ+イオンがク
ランプリングに引き寄せられるため、正のバイアス電圧
を印加しない場合に比べて半導体基板の外周部にＴｉＮ
が堆積しやすくなる。さらに、Ａｒ+イオンがクランプ
リングに引き寄せられることで、クランプリング上に堆
積したＴｉＮが再スパッタされるため、半導体基板の外
周部により堆積しやすくなる。
イアス電圧を印加することで、Ａｒ +イオンがクランプ
リング６から遠ざけられるため、正のバイアス電圧を印
加しない場合に比べて半導体基板１の外周部にＴｉが堆
積しにくくなる。ＴｉＮの堆積時にクランプリング６に
負のバイアス電圧を印加することで、Ａｒ+イオンがク
ランプリングに引き寄せられるため、正のバイアス電圧
を印加しない場合に比べて半導体基板の外周部にＴｉＮ
が堆積しやすくなる。さらに、Ａｒ+イオンがクランプ
リングに引き寄せられることで、クランプリング上に堆
積したＴｉＮが再スパッタされるため、半導体基板の外
周部により堆積しやすくなる。
【００２１】以下に、本発明の半導体装置の製造方法の
第２の実施例について図面を参照しながら説明する。
第２の実施例について図面を参照しながら説明する。
【００２２】図２は、本発明の半導体装置の製造方法の
一実施例の断面図である。図２において、１は半導体基
板、２は支持台、４はＡｒガス、５はＮ2ガス、６はク
ランプリング、７は遮蔽板、８は直流電源、９はＴｉ、
１０はＴｉＮ、１３はクランプリング端の庇、１５はＴ
ｉターゲットと半導体基板表面との距離（以下Ｔ／Ｓ）
を示している。
一実施例の断面図である。図２において、１は半導体基
板、２は支持台、４はＡｒガス、５はＮ2ガス、６はク
ランプリング、７は遮蔽板、８は直流電源、９はＴｉ、
１０はＴｉＮ、１３はクランプリング端の庇、１５はＴ
ｉターゲットと半導体基板表面との距離（以下Ｔ／Ｓ）
を示している。
【００２３】図２（ａ）はスパッタリング法によるＴｉ
の堆積方法を示すもので、スパッタリング成膜装置内で
の半導体基板の状態を示している。図２（ｂ）は図２
（ａ）と同様にＴｉＮの堆積方法を示すものである。図
２（ｃ）は図２（ａ），（ｂ）における半導体基板固定
部を拡大したものである。
の堆積方法を示すもので、スパッタリング成膜装置内で
の半導体基板の状態を示している。図２（ｂ）は図２
（ａ）と同様にＴｉＮの堆積方法を示すものである。図
２（ｃ）は図２（ａ），（ｂ）における半導体基板固定
部を拡大したものである。
【００２４】まず、Ｔｉの堆積時には、第一の実施例１
と同様にあらかじめ半導体基板１をクランプリング６で
支持台２に固定する。そして、Ａｒガス４の圧力を１ｍ
Ｔｏｒｒと低く設定し、５ｋＷの直流電力でＴｉターゲ
ットをスパッタリングしてＴｉ膜９を８００Å堆積す
る。このときＴ／Ｓは１００ｍｍ以上にできるだけ大き
く設定する。次にＴｉＮの堆積時には、Ｔｉ膜９の場合
と同様に半導体基板１を固定する。そして、Ａｒガス４
とＮ2ガス５を１：１０の割合での混合し、圧力を５ｍ
Ｔｏｒｒと大きく設定した後、３ｋＷの直流電力でＴｉ
ターゲットを反応性スパッタリングすることによりＴｉ
Ｎ膜１０を１０００Å堆積する。このときＴ／Ｓは３０
ｍｍ以下に小さく設定する。
と同様にあらかじめ半導体基板１をクランプリング６で
支持台２に固定する。そして、Ａｒガス４の圧力を１ｍ
Ｔｏｒｒと低く設定し、５ｋＷの直流電力でＴｉターゲ
ットをスパッタリングしてＴｉ膜９を８００Å堆積す
る。このときＴ／Ｓは１００ｍｍ以上にできるだけ大き
く設定する。次にＴｉＮの堆積時には、Ｔｉ膜９の場合
と同様に半導体基板１を固定する。そして、Ａｒガス４
とＮ2ガス５を１：１０の割合での混合し、圧力を５ｍ
Ｔｏｒｒと大きく設定した後、３ｋＷの直流電力でＴｉ
ターゲットを反応性スパッタリングすることによりＴｉ
Ｎ膜１０を１０００Å堆積する。このときＴ／Ｓは３０
ｍｍ以下に小さく設定する。
【００２５】Ｔｉの堆積時にＴ／Ｓを１００ｍｍ以上に
設定することで、Ｔｉターゲットからスパッタリングさ
れたＴｉが直進進行性の強いものとなるため、Ｔ／Ｓを
４０ｍｍに設定した場合に比べてクランプリング６の庇
１３の下にＴｉが回り込みにくくなる。ＴｉＮの堆積時
にＴ／Ｓを半導体基板の外周部にＴｉが堆積しにくくな
る。ＴｉＮの堆積時にＴ／Ｓを３０ｍｍ以下に設定する
ことで、Ｔｉターゲット３からスパッタリングされたＴ
ｉＮが直進進行性の弱いものとなるためＴ／Ｓを４０ｍ
ｍに設定した場合に比べてクランプリング６の庇１３の
下にＴｉＮが回り込みやすくなる。さらに、Ｔｉが直進
進行性の強いものとなることで、微細なコンタクトホー
ルの底部にＴｉが堆積しやすくなる。したがって、コン
タクトホール底部でのＴｉの被覆率が向上し、コンタク
ト抵抗の低減効果も同時に生まれる。
設定することで、Ｔｉターゲットからスパッタリングさ
れたＴｉが直進進行性の強いものとなるため、Ｔ／Ｓを
４０ｍｍに設定した場合に比べてクランプリング６の庇
１３の下にＴｉが回り込みにくくなる。ＴｉＮの堆積時
にＴ／Ｓを半導体基板の外周部にＴｉが堆積しにくくな
る。ＴｉＮの堆積時にＴ／Ｓを３０ｍｍ以下に設定する
ことで、Ｔｉターゲット３からスパッタリングされたＴ
ｉＮが直進進行性の弱いものとなるためＴ／Ｓを４０ｍ
ｍに設定した場合に比べてクランプリング６の庇１３の
下にＴｉＮが回り込みやすくなる。さらに、Ｔｉが直進
進行性の強いものとなることで、微細なコンタクトホー
ルの底部にＴｉが堆積しやすくなる。したがって、コン
タクトホール底部でのＴｉの被覆率が向上し、コンタク
ト抵抗の低減効果も同時に生まれる。
【００２６】以下に、本発明の半導体装置の製造方法の
第３の実施例について図面を参照しながら説明する。
第３の実施例について図面を参照しながら説明する。
【００２７】図３は、本発明の半導体装置の製造方法の
一実施例の断面図である。図において、１が半導体基
板、２が支持台、６がクランプリング、９がＴｉ、１０
がＴｉＮ、１３がクランプリング端の庇を示している。
一実施例の断面図である。図において、１が半導体基
板、２が支持台、６がクランプリング、９がＴｉ、１０
がＴｉＮ、１３がクランプリング端の庇を示している。
【００２８】図３（ａ）はスパッタリング法によるＴｉ
の堆積時の半導体基板の固定部を拡大したもので、図３
（ｂ）ＴｉＮの堆積時の拡大図である。
の堆積時の半導体基板の固定部を拡大したもので、図３
（ｂ）ＴｉＮの堆積時の拡大図である。
【００２９】まず、Ｔｉの堆積時には、あらかじめ半導
体基板１をクランプリング６で支持台２に固定する。そ
して、Ａｒガス４の圧力を３ｍＴｏｒｒに設定し、５ｋ
Ｗの直流電力でＴｉターゲットをスパッタリングしてＴ
ｉ膜９を８００Å堆積する。このときＴ／Ｓは４０ｍｍ
に設定する。次にＴｉＮの堆積時には、半導体基板１を
固定していたクランプリング６を半導体基板１から５ｍ
ｍ離す。そして、Ａｒガス４とＮ2ガス５を１：１の割
合での混合し、圧力を４ｍＴｏｒｒに設定した後、３ｋ
Ｗの直流電力でＴｉターゲットを反応性スパッタリング
することによりＴｉＮ膜１０を１０００Å堆積する。こ
のときＴ／Ｓは４０ｍｍに設定する。
体基板１をクランプリング６で支持台２に固定する。そ
して、Ａｒガス４の圧力を３ｍＴｏｒｒに設定し、５ｋ
Ｗの直流電力でＴｉターゲットをスパッタリングしてＴ
ｉ膜９を８００Å堆積する。このときＴ／Ｓは４０ｍｍ
に設定する。次にＴｉＮの堆積時には、半導体基板１を
固定していたクランプリング６を半導体基板１から５ｍ
ｍ離す。そして、Ａｒガス４とＮ2ガス５を１：１の割
合での混合し、圧力を４ｍＴｏｒｒに設定した後、３ｋ
Ｗの直流電力でＴｉターゲットを反応性スパッタリング
することによりＴｉＮ膜１０を１０００Å堆積する。こ
のときＴ／Ｓは４０ｍｍに設定する。
【００３０】ＴｉＮの堆積時にクランプリング６を半導
体基板１から離すことで、Ｔｉターゲット３からスパッ
タリングされたＴｉＮがクランプリング６の庇１３の下
に回り込みやすくなる。さらに、クランプリング６と半
導体基板１の距離が離れることでＴｉＮと半導体基板１
の癒着による異物発生の抑制効果が倍増する。
体基板１から離すことで、Ｔｉターゲット３からスパッ
タリングされたＴｉＮがクランプリング６の庇１３の下
に回り込みやすくなる。さらに、クランプリング６と半
導体基板１の距離が離れることでＴｉＮと半導体基板１
の癒着による異物発生の抑制効果が倍増する。
【００３１】以下に、本発明の半導体装置の製造方法の
第４の実施例について図面を参照しながら説明する。
第４の実施例について図面を参照しながら説明する。
【００３２】図４は、本発明の半導体装置の製造方法の
一実施例の断面図である。図において、１は半導体基
板、２は支持台、３はＴｉターゲット、４はＡｒガス、
５はＮ2ガス、６はクランプリング、７は遮蔽板、８は
直流電源、９はＴｉ、１０はＴｉＮ、１３はクランプリ
ング端の庇、１５はＴｉターゲットと半導体基板表面と
の距離（以下Ｔ／Ｓ）、１６は半導体基板に印加するバ
イアス電源を示している。
一実施例の断面図である。図において、１は半導体基
板、２は支持台、３はＴｉターゲット、４はＡｒガス、
５はＮ2ガス、６はクランプリング、７は遮蔽板、８は
直流電源、９はＴｉ、１０はＴｉＮ、１３はクランプリ
ング端の庇、１５はＴｉターゲットと半導体基板表面と
の距離（以下Ｔ／Ｓ）、１６は半導体基板に印加するバ
イアス電源を示している。
【００３３】図４（ａ）はスパッタリング法によるＴ
ｉ、ＴｉＮの堆積方法を示すもので、スパッタリング成
膜装置内での半導体基板の状態を示している。また図４
（ｂ）は図４（ａ）における半導体基板固定部を拡大し
たものである。
ｉ、ＴｉＮの堆積方法を示すもので、スパッタリング成
膜装置内での半導体基板の状態を示している。また図４
（ｂ）は図４（ａ）における半導体基板固定部を拡大し
たものである。
【００３４】まず、Ｔｉの堆積時には、あらかじめ半導
体基板１をクランプリング６で支持台２に固定し、半導
体基板１に裏面から数１０Ｖ程度の正のバイアス電圧を
印加する。そして、Ａｒガス４の圧力を３ｍＴｏｒｒに
設定し、５ｋＷの直流電力でＴｉターゲットをスパッタ
リングしてＴｉ膜９を８００Å堆積する。このときＴ／
Ｓは４０ｍｍに設定する。次にＴｉＮの堆積時には、Ｔ
ｉ膜９の場合と同様に半導体基板１を固定し、半導体基
板１に裏面から数１０Ｖ程度の負のバイアス電圧を印加
する。そして、Ａｒガス４とＮ2ガス５を１：１の割合
で混合し、圧力を４ｍＴｏｒｒに設定した後、３ｋＷの
直流電力でＴｉターゲットを反応性スパッタリングする
ことによりＴｉＮを１０００Å堆積する。このときにも
Ｔ／Ｓは４０ｍｍに設定する。Ｔｉ、およびＴｉＮの堆
積時には、半導体基板１表面は絶縁膜で覆われているた
め、クランプリング６と半導体基板１は電気的に絶縁さ
れた状態となっている。したがって、半導体基板１に印
加した正および負のバイアス電圧はクランプリング６に
は印加されない。
体基板１をクランプリング６で支持台２に固定し、半導
体基板１に裏面から数１０Ｖ程度の正のバイアス電圧を
印加する。そして、Ａｒガス４の圧力を３ｍＴｏｒｒに
設定し、５ｋＷの直流電力でＴｉターゲットをスパッタ
リングしてＴｉ膜９を８００Å堆積する。このときＴ／
Ｓは４０ｍｍに設定する。次にＴｉＮの堆積時には、Ｔ
ｉ膜９の場合と同様に半導体基板１を固定し、半導体基
板１に裏面から数１０Ｖ程度の負のバイアス電圧を印加
する。そして、Ａｒガス４とＮ2ガス５を１：１の割合
で混合し、圧力を４ｍＴｏｒｒに設定した後、３ｋＷの
直流電力でＴｉターゲットを反応性スパッタリングする
ことによりＴｉＮを１０００Å堆積する。このときにも
Ｔ／Ｓは４０ｍｍに設定する。Ｔｉ、およびＴｉＮの堆
積時には、半導体基板１表面は絶縁膜で覆われているた
め、クランプリング６と半導体基板１は電気的に絶縁さ
れた状態となっている。したがって、半導体基板１に印
加した正および負のバイアス電圧はクランプリング６に
は印加されない。
【００３５】Ｔｉの堆積時に半導体基板１の裏面から正
のバイアス電圧を印加することで、Ａｒ+イオンが半導
体基板１表面から遠ざけられるため、正のバイアス電圧
を印加しない場合に比べてクランプリング６の庇１３の
下にＴｉが回り込みにくくなる。ＴｉＮの堆積時に半導
体基板１の裏面から負のバイアス電圧を印加すること
で、Ａｒ+イオンが半導体基板１表面に引き寄せられる
ため、正のバイアス電圧を印加しない場合に比べてクラ
ンプリング６の庇１３の下にＴｉＮが回り込みやすくな
る。さらにＴｉＮの堆積時にＡｒ+が半導体基板１に引
き寄せられるために、半導体基板１上に一度堆積したＴ
ｉＮ膜が再スパッタされ、再び堆積するといった現象が
生ずるため、ＴｉＮが活性化され結晶の配向性が非常に
よくなる。
のバイアス電圧を印加することで、Ａｒ+イオンが半導
体基板１表面から遠ざけられるため、正のバイアス電圧
を印加しない場合に比べてクランプリング６の庇１３の
下にＴｉが回り込みにくくなる。ＴｉＮの堆積時に半導
体基板１の裏面から負のバイアス電圧を印加すること
で、Ａｒ+イオンが半導体基板１表面に引き寄せられる
ため、正のバイアス電圧を印加しない場合に比べてクラ
ンプリング６の庇１３の下にＴｉＮが回り込みやすくな
る。さらにＴｉＮの堆積時にＡｒ+が半導体基板１に引
き寄せられるために、半導体基板１上に一度堆積したＴ
ｉＮ膜が再スパッタされ、再び堆積するといった現象が
生ずるため、ＴｉＮが活性化され結晶の配向性が非常に
よくなる。
【００３６】以下に、本発明の半導体装置の製造方法の
第５の実施例について図面を参照しながら説明する。図
面は第４の実施例のものを用いる。
第５の実施例について図面を参照しながら説明する。図
面は第４の実施例のものを用いる。
【００３７】まず、Ｔｉの堆積時には、あらかじめ半導
体基板１をクランプリング６で支持台２に固定し、半導
体基板１を裏面から冷却し半導体基板１の表面温度を２
０℃から２５℃に保つ。そして、Ａｒガス４の圧力を３
ｍＴｏｒｒに設定し、５ｋＷの直流電力でＴｉターゲッ
トをスパッタリングしてＴｉ膜９を８００Å堆積する。
このときＴ／Ｓは４０ｍｍに設定する。次にＴｉＮの堆
積時には、Ｔｉ膜９の場合と同様に半導体基板１を固定
し、半導体基板１を裏面から加熱し半導体基板１の表面
温度を４５０℃に保つ。そして、Ａｒガス４とＮ2ガス
５を１：１の割合で混合し、圧力を４ｍＴｏｒｒに設定
した後、３ｋＷの直流電力でＴｉターゲットを反応性ス
パッタリングすることによりＴｉＮ膜１０を１０００Å
堆積する。このときにもＴ／Ｓは４０ｍｍに設定する。
体基板１をクランプリング６で支持台２に固定し、半導
体基板１を裏面から冷却し半導体基板１の表面温度を２
０℃から２５℃に保つ。そして、Ａｒガス４の圧力を３
ｍＴｏｒｒに設定し、５ｋＷの直流電力でＴｉターゲッ
トをスパッタリングしてＴｉ膜９を８００Å堆積する。
このときＴ／Ｓは４０ｍｍに設定する。次にＴｉＮの堆
積時には、Ｔｉ膜９の場合と同様に半導体基板１を固定
し、半導体基板１を裏面から加熱し半導体基板１の表面
温度を４５０℃に保つ。そして、Ａｒガス４とＮ2ガス
５を１：１の割合で混合し、圧力を４ｍＴｏｒｒに設定
した後、３ｋＷの直流電力でＴｉターゲットを反応性ス
パッタリングすることによりＴｉＮ膜１０を１０００Å
堆積する。このときにもＴ／Ｓは４０ｍｍに設定する。
【００３８】以上のようにして、本発明によれば、Ｔｉ
ＮをＴｉより半導体基板の外周部まで堆積することがで
きた。
ＮをＴｉより半導体基板の外周部まで堆積することがで
きた。
【００３９】Ｔｉの堆積時に半導体基板１を裏面から冷
却することで、Ｔｉターゲット３からスパッタリングさ
れたＴｉが半導体基板１表面に到達した際、熱によるエ
ネルギーが与えられず、表面でのＴｉのマイグレーショ
ンが低下する。そのため基板表面のマイグレーションに
よるクランプリング６の庇１３の下への回り込みを抑え
ることが可能となる。ＴｉＮの堆積時に半導体基板１を
裏面から加熱することで、ターゲットからスパッタリン
グされたＴｉＮが半導体基板表面に到達した際、熱エネ
ルギーが与えられ、表面でのＴｉのマイグレーションが
向上する。そのため基板表面のマイグレーションによる
クランプリング６の庇１３の下への回り込みを向上させ
ることが可能となる。
却することで、Ｔｉターゲット３からスパッタリングさ
れたＴｉが半導体基板１表面に到達した際、熱によるエ
ネルギーが与えられず、表面でのＴｉのマイグレーショ
ンが低下する。そのため基板表面のマイグレーションに
よるクランプリング６の庇１３の下への回り込みを抑え
ることが可能となる。ＴｉＮの堆積時に半導体基板１を
裏面から加熱することで、ターゲットからスパッタリン
グされたＴｉＮが半導体基板表面に到達した際、熱エネ
ルギーが与えられ、表面でのＴｉのマイグレーションが
向上する。そのため基板表面のマイグレーションによる
クランプリング６の庇１３の下への回り込みを向上させ
ることが可能となる。
【００４０】
【発明の効果】本発明によれば、アルミニウム合金膜を
埋め込むときに、下地の高融点金属膜をＴｉとＴｉＮと
Ｔｉ膜の３層構造にすることにより、アルミニウム合金
膜が埋め込まれる温度が６５０℃から５５０℃まで低温
化することができた。さらに、ＴｉとＴｉＮとＴｉ膜の
３層の高融点金属膜を被着するとき半導体基板温度を４
５０℃で被着すると、アルミニウム合金膜が埋め込まれ
る温度が５５０℃から４８０℃まで低温化することがで
きた。したがって、より低温でアルミニウム合金層を被
着でき、配線の歩留や信頼性を向上させることができ
る。
埋め込むときに、下地の高融点金属膜をＴｉとＴｉＮと
Ｔｉ膜の３層構造にすることにより、アルミニウム合金
膜が埋め込まれる温度が６５０℃から５５０℃まで低温
化することができた。さらに、ＴｉとＴｉＮとＴｉ膜の
３層の高融点金属膜を被着するとき半導体基板温度を４
５０℃で被着すると、アルミニウム合金膜が埋め込まれ
る温度が５５０℃から４８０℃まで低温化することがで
きた。したがって、より低温でアルミニウム合金層を被
着でき、配線の歩留や信頼性を向上させることができ
る。
【図１】本発明における金属配線層の製造方法の第１の
実施例の説明図
実施例の説明図
【図２】本発明における金属配線層の製造方法の第２の
実施例の説明図
実施例の説明図
【図３】本発明における金属配線層の製造方法の第３の
実施例の説明図
実施例の説明図
【図４】本発明における金属配線層の製造方法の第４、
第５の実施例の説明図
第５の実施例の説明図
【図５】従来の金属配線層の製造方法の説明図
【図６】従来のコンタクトホール埋め込み方法の説明図
１ 半導体基板 ２ 支持台 ３ Ｔｉターゲット ４ Ａｒガス ５ Ｎ2ガス ６ クランプリング ７ 遮蔽板 ８ 直流電源 ９ Ｔｉ １０ ＴｉＮ １１、１２ 直流バイアス電源 １３ 庇 １４ 絶縁膜 １５ 距離 １６ バイアス電源 １７ 層間絶縁膜 １８、１９ Ｗ膜 ２０ ＴｉＮ膜 ２１ Ａｌ合金膜 ２２ ＴｉＮ膜
Claims (5)
- 【請求項１】 半導体基板の外周部を輪状の治具で押さ
えてチタン膜および窒化チタン膜を連続して堆積する
際、前記チタン膜の堆積時に前記治具に正のバイアス電
圧を加えてスパッタリングし、チタン膜を堆積する工程
と、前記治具に負のバイアス電圧を加えてスパッタリン
グして、窒化チタン膜を堆積する工程とを有することを
特徴とする金属配線層の製造方法。 - 【請求項２】 半導体基板の外周部を輪状の治具で押さ
えてチタン膜および窒化チタン膜を連続して堆積する
際、前記窒化チタン膜の堆積時は前記チタン膜の堆積時
よりも前記半導体基板とチタンターゲットとの距離を大
きくし、かつ前記窒化チタン膜の堆積時には前記チタン
膜の堆積時よりも形成圧力を小さくするかあるいは前記
窒化チタン膜を形成する際の混合ガスにおいて、アルゴ
ン（Ａｒ）ガスより窒素（Ｎ2）ガスの分圧を高くする
ことを特徴とする金属配線層の製造方法。 - 【請求項３】 半導体基板の外周部を輪状の治具で押さ
えてチタン膜を堆積する工程と、前記治具と前記半導体
基板との間に間隙を設けて窒化チタン膜を堆積する工程
とを連続して行うことを特徴とする金属配線層の製造方
法。 - 【請求項４】 半導体基板の外周部を輪状の治具で押さ
えてチタン膜および窒化チタン膜を堆積する際、前記チ
タン膜の堆積時に前記半導体基板の裏面に数１０Ｖの正
のバイアス電圧を加え、前記窒化チタン膜の堆積時に前
記半導体基板の裏面に数１０Ｖの負のバイアス電圧を加
えることを特徴とする金属配線層の製造方法。 - 【請求項５】 半導体基板の外周部を輪状の治具で押さ
えたままでチタン膜および窒化チタン膜を連続して堆積
する際、前記チタン膜の堆積時には半導体基板の表面温
度を１００℃以下に設定し、前記窒化チタン膜の堆積時
には半導体基板の表面温度を４００℃以下に設定するこ
とを特徴とする金属配線層の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15719394A JPH0822955A (ja) | 1994-07-08 | 1994-07-08 | 金属配線層の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15719394A JPH0822955A (ja) | 1994-07-08 | 1994-07-08 | 金属配線層の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0822955A true JPH0822955A (ja) | 1996-01-23 |
Family
ID=15644238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15719394A Pending JPH0822955A (ja) | 1994-07-08 | 1994-07-08 | 金属配線層の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0822955A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001189272A (ja) * | 1999-11-04 | 2001-07-10 | Trikon Holdings Ltd | バリア層を形成する方法 |
| US6380058B2 (en) | 1998-08-07 | 2002-04-30 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for manufacturing semiconductor device |
| KR100351696B1 (ko) * | 1998-04-08 | 2002-09-11 | 닛본 덴기 가부시끼가이샤 | 반도체 장치 제조 방법 및 제조 장치 |
| JP2002294441A (ja) * | 2001-03-30 | 2002-10-09 | Anelva Corp | バイアススパッタリング装置 |
| JP2008211252A (ja) * | 1996-07-30 | 2008-09-11 | Applied Materials Inc | ワークピースの縁部をシールドする装置 |
-
1994
- 1994-07-08 JP JP15719394A patent/JPH0822955A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211252A (ja) * | 1996-07-30 | 2008-09-11 | Applied Materials Inc | ワークピースの縁部をシールドする装置 |
| KR100351696B1 (ko) * | 1998-04-08 | 2002-09-11 | 닛본 덴기 가부시끼가이샤 | 반도체 장치 제조 방법 및 제조 장치 |
| US6380058B2 (en) | 1998-08-07 | 2002-04-30 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for manufacturing semiconductor device |
| JP2001189272A (ja) * | 1999-11-04 | 2001-07-10 | Trikon Holdings Ltd | バリア層を形成する方法 |
| DE10054115B4 (de) * | 1999-11-04 | 2009-09-24 | Trikon Holdings Ltd., Newport | Verfahren zur Ausbildung einer Barriereschicht |
| JP2002294441A (ja) * | 2001-03-30 | 2002-10-09 | Anelva Corp | バイアススパッタリング装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3216345B2 (ja) | 半導体装置及びその作製方法 | |
| US5290731A (en) | Aluminum metallization method | |
| JP3358328B2 (ja) | 高融点金属膜の成膜方法 | |
| US5525543A (en) | Method of making a semiconductor device using a titanium-rich silicide film | |
| US20030091870A1 (en) | Method of forming a liner for tungsten plugs | |
| EP0747502B1 (en) | Improved adhesion layer for tungsten deposition | |
| JPH0936228A (ja) | 配線形成方法 | |
| US5731225A (en) | Method for fabricating semiconductor device having buried contact structure | |
| JPH01191778A (ja) | タングステン被着法 | |
| JPH0822955A (ja) | 金属配線層の製造方法 | |
| US5985758A (en) | Method for forming metal lines of semiconductor devices | |
| JP3564884B2 (ja) | タングステン膜形成法 | |
| JPH0653165A (ja) | メタルプラグの形成方法 | |
| JPH07114203B2 (ja) | 半導体装置の製造方法 | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| JPH0654807B2 (ja) | 水素化アモルファスシリコンのためのオーミックコンタクトの形成方法 | |
| JP3206527B2 (ja) | 半導体装置の製造方法 | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| JP3488498B2 (ja) | 半導体装置における金属薄膜形成方法 | |
| JP3288010B2 (ja) | 半導体素子の金属配線形成方法 | |
| JPH10106972A (ja) | 電極配線構造の製造方法 | |
| JPH0629241A (ja) | 半導体装置の製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JP3518110B2 (ja) | 多層配線形成方法 |