JPH0654854B2 - 出力電位の補償回路 - Google Patents
出力電位の補償回路Info
- Publication number
- JPH0654854B2 JPH0654854B2 JP60079984A JP7998485A JPH0654854B2 JP H0654854 B2 JPH0654854 B2 JP H0654854B2 JP 60079984 A JP60079984 A JP 60079984A JP 7998485 A JP7998485 A JP 7998485A JP H0654854 B2 JPH0654854 B2 JP H0654854B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- transistor
- resistor
- potential
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は直結アンプの出力電位の補償回路に関する。
この発明は、直結型アンプの出力電位の補償回路におい
て、ダイオードおよび抵抗器により所定の大きさの電流
および電圧を形成し、これら電流および電圧を対象とす
るアンプに供給するとともに、その抵抗器の値をアンプ
の負帰還用抵抗器の値に関連づけることにより、そのア
ンプの出力端の直流電位を電源電圧の 1／2 に保持する
ようにしたものである。
て、ダイオードおよび抵抗器により所定の大きさの電流
および電圧を形成し、これら電流および電圧を対象とす
るアンプに供給するとともに、その抵抗器の値をアンプ
の負帰還用抵抗器の値に関連づけることにより、そのア
ンプの出力端の直流電位を電源電圧の 1／2 に保持する
ようにしたものである。
前段が直結とされた電流入力型のアンプ、例えばオーデ
ィオ用のパワーアンプにおいて、最大出力時のクリップ
を上下対称にするには、出力端の直流電位を電源電圧の
1／2 に保持すればよい。
ィオ用のパワーアンプにおいて、最大出力時のクリップ
を上下対称にするには、出力端の直流電位を電源電圧の
1／2 に保持すればよい。
第２図はそのように出力電位を保持する方法の一例を示
すもので、(1)は対称となる電流入力型のパワーアン
プ、(2)は定電流信号源となる前段の回路である。そし
て、Ｒａ＝Ｒｂとすることにより電流電圧Ｖccの 1／2
の基準電圧がアンプ(1)の非反転入力端に供給されると
ともに、アンプ(1)の出力が抵抗器Ｒｃを通じて反転入
力端に負帰還されるので、出力端の直流電位は 1／2 Ｖ
ccに保持される。
すもので、(1)は対称となる電流入力型のパワーアン
プ、(2)は定電流信号源となる前段の回路である。そし
て、Ｒａ＝Ｒｂとすることにより電流電圧Ｖccの 1／2
の基準電圧がアンプ(1)の非反転入力端に供給されると
ともに、アンプ(1)の出力が抵抗器Ｒｃを通じて反転入
力端に負帰還されるので、出力端の直流電位は 1／2 Ｖ
ccに保持される。
なお、このとき、抵抗器Ｒｃによる負帰還によりアンプ
(1)の反転入力端の直流電位は、非反転入力端と同電
位、すなわち、 1／2 Ｖccに保持されている。
(1)の反転入力端の直流電位は、非反転入力端と同電
位、すなわち、 1／2 Ｖccに保持されている。
また、第３図は別の一例を示すもので、この例において
も同様にしてアンプ(1)の出力端の直流電位は 1／2 Ｖc
cに保持される。なお、コンデンサＣａは、直流負帰還
を 100％、交流負帰還を抵抗器Ｒｃ、Ｒｄの比で決まる
大きさとするためのものである。
も同様にしてアンプ(1)の出力端の直流電位は 1／2 Ｖc
cに保持される。なお、コンデンサＣａは、直流負帰還
を 100％、交流負帰還を抵抗器Ｒｃ、Ｒｄの比で決まる
大きさとするためのものである。
ところが、これらの回路においては、前段回路(2)の出
力の直流電位も 1／2 Ｖccでなければならない。例え
ば、電源電位Ｖccの変動により前段回路(2)の出力の直
流電位が 1／2 Ｖccからずれると、これがアンプ(1)の
出力端に増幅されて現れてしまう。
力の直流電位も 1／2 Ｖccでなければならない。例え
ば、電源電位Ｖccの変動により前段回路(2)の出力の直
流電位が 1／2 Ｖccからずれると、これがアンプ(1)の
出力端に増幅されて現れてしまう。
したがって、これらの回路では前段回路(2)の構成が制
限されてしまうなどの問題がある。
限されてしまうなどの問題がある。
もちろん、前段回路(2)の出力側に直流カット用のコン
デンサを直列接続すれば、前段回路(2)の出力の直流電
位は制限されず、したがって、前段回路(2)の構成も制
限されないが、オーディオ帯域ではその直流カット用の
コンデンサが大きな容量となるので、ＩＣ化したときに
は外付けとなってＩＣ化のメリットが小さくなってしま
う。
デンサを直列接続すれば、前段回路(2)の出力の直流電
位は制限されず、したがって、前段回路(2)の構成も制
限されないが、オーディオ帯域ではその直流カット用の
コンデンサが大きな容量となるので、ＩＣ化したときに
は外付けとなってＩＣ化のメリットが小さくなってしま
う。
この発明は以上のような問題点を解決しようとするもの
である。
である。
この発明は、前段が直結とされた電流入力型のアンプ１
と、このアンプ１の出力端と反転入力端との間に接続さ
れてアンプ１に負帰還をかける第１の抵抗器Ｒ2 と、ア
ンプ１の電源Ｖccに対して直列接続された第２の抵抗器
Ｒ1 、第１のダイオードＤ1 及び第２のダイオードと、
この第２のダイオードを有してカレントミラー回路５を
構成する一方のトランジスタＱ7 は、他方のトランジス
タＱ8 のエミッタ接合面積のｎ倍（ｎ＞０の任意の数）
とされると共に、第１及び第２の抵抗器Ｒ2 及びＲ1 の
値をＲ２′及びＲ１′とするとＲ１′＝２Ｒ２′／ｎと
なる様に選定され第２の抵抗器Ｒ1 および第１のダイオ
ードＤ1 の直列回路と第２のダイオードとの接続点に得
られる電圧がアンプ１の非反転入力端に供給され、他方
のトランジスタＱ8 のコレクタがアンプ１の反転入力端
に接続され、このアンプ１の反転入力端に入力信号が供
給され、アンプ１の出力端の直流電位が電源Ｖccの電圧
の１／２となるように第１の抵抗器Ｒ2 および第２の抵
抗器Ｒ1 の抵抗比が選定された出力電位の補償回路であ
る。
と、このアンプ１の出力端と反転入力端との間に接続さ
れてアンプ１に負帰還をかける第１の抵抗器Ｒ2 と、ア
ンプ１の電源Ｖccに対して直列接続された第２の抵抗器
Ｒ1 、第１のダイオードＤ1 及び第２のダイオードと、
この第２のダイオードを有してカレントミラー回路５を
構成する一方のトランジスタＱ7 は、他方のトランジス
タＱ8 のエミッタ接合面積のｎ倍（ｎ＞０の任意の数）
とされると共に、第１及び第２の抵抗器Ｒ2 及びＲ1 の
値をＲ２′及びＲ１′とするとＲ１′＝２Ｒ２′／ｎと
なる様に選定され第２の抵抗器Ｒ1 および第１のダイオ
ードＤ1 の直列回路と第２のダイオードとの接続点に得
られる電圧がアンプ１の非反転入力端に供給され、他方
のトランジスタＱ8 のコレクタがアンプ１の反転入力端
に接続され、このアンプ１の反転入力端に入力信号が供
給され、アンプ１の出力端の直流電位が電源Ｖccの電圧
の１／２となるように第１の抵抗器Ｒ2 および第２の抵
抗器Ｒ1 の抵抗比が選定された出力電位の補償回路であ
る。
ダイオードおよび抵抗器に流れる電流にしたがった電流
が、負帰還用抵抗器に流れてアンプの出力端の直流電位
が電源電圧の 1／2 に保持される。
が、負帰還用抵抗器に流れてアンプの出力端の直流電位
が電源電圧の 1／2 に保持される。
第１図において、前段回路(2)からトランジスタＱ1 の
ベースに入力信号（ベースバイアスを含む）が供給さ
れ、そのコレクタが接地され、そのエミッタと電源端子
Ｔ1 との間に定電流源(7)が接続されてトランジスタＱ1
はエミッタフォロワとされる。
ベースに入力信号（ベースバイアスを含む）が供給さ
れ、そのコレクタが接地され、そのエミッタと電源端子
Ｔ1 との間に定電流源(7)が接続されてトランジスタＱ1
はエミッタフォロワとされる。
また、トランジスタＱ2 ，Ｑ3 のエミッタが互いに接続
されるとともに、これらエミッタと端子Ｔ1 との間に定
電流源(8)が接続されて差動アンプ(3)が構成され、トラ
ンジスタＱ2 のベースがトランジスタＱ1 のエミッタに
接続され、トランジスタＱ3 のベースがトランジスタＱ
4 のエミッタに接続される。このトランジスタＱ4 はト
ランジスタＱ1 に対応するバランス用および交流バイパ
ス用で、そのベースおよびコレクタは接地され、そのエ
ミッタと端子Ｔ1 との間に定電流源(9)が接続される。
されるとともに、これらエミッタと端子Ｔ1 との間に定
電流源(8)が接続されて差動アンプ(3)が構成され、トラ
ンジスタＱ2 のベースがトランジスタＱ1 のエミッタに
接続され、トランジスタＱ3 のベースがトランジスタＱ
4 のエミッタに接続される。このトランジスタＱ4 はト
ランジスタＱ1 に対応するバランス用および交流バイパ
ス用で、そのベースおよびコレクタは接地され、そのエ
ミッタと端子Ｔ1 との間に定電流源(9)が接続される。
さらに、トランジスタＱ5 ，Ｑ6 により接地を基準電位
点とするカレントミラー回路(4)が構成され、その入力
側のトランスジスタＱ5 のコレクタがトランジスタＱ2
のコレクタに接続され、出力側のトランジスタＱ6 のコ
レクタがトランジスタＱ3 のコレクタに接続される。
点とするカレントミラー回路(4)が構成され、その入力
側のトランスジスタＱ5 のコレクタがトランジスタＱ2
のコレクタに接続され、出力側のトランジスタＱ6 のコ
レクタがトランジスタＱ3 のコレクタに接続される。
また、端子Ｔ1 と接地との間にダイオードＤ1 と抵抗器
Ｒ1 とダイオード接続されたトランジスタＱ7 とが直列
接続されるとともに、トランジスタＱ7 とトランジスタ
Ｑ8 とによりトランジスタＱ7 を入力側とし、かつ、接
地を基準電位点とするカレントミラー回路(5)が構成さ
れる。そして、トランジスタＱ3 ，Ｑ6 のコレクタがト
ランジスタＱ8 のコレクタに接続されるとともに、パワ
ーアンプ(1)の反転入力端に接続され、トランジスタＱ7
のコレクタがアンプ(1)の非反転入力端に接続される。
Ｒ1 とダイオード接続されたトランジスタＱ7 とが直列
接続されるとともに、トランジスタＱ7 とトランジスタ
Ｑ8 とによりトランジスタＱ7 を入力側とし、かつ、接
地を基準電位点とするカレントミラー回路(5)が構成さ
れる。そして、トランジスタＱ3 ，Ｑ6 のコレクタがト
ランジスタＱ8 のコレクタに接続されるとともに、パワ
ーアンプ(1)の反転入力端に接続され、トランジスタＱ7
のコレクタがアンプ(1)の非反転入力端に接続される。
さらに、アンプ(1)の出力端と反転入力端との間に負帰
還用の抵抗器Ｒ2 が接続されるともに、その出力端が出
力端子Ｔ2 に接続される。
還用の抵抗器Ｒ2 が接続されるともに、その出力端が出
力端子Ｔ2 に接続される。
なお、トランジスタＱ7 のエミッタ接合面積はトランジ
スタＱ8 のそれのｎ倍（ｎ＞０の任意の数）とされると
ともに、第１及び第２の抵抗器Ｒ2 及びＲ1 の値を
Ｒ２′及びＲ１′とすると、 Ｒ１′＝２Ｒ２′／ｎ ……（ｉ） とされる。
スタＱ8 のそれのｎ倍（ｎ＞０の任意の数）とされると
ともに、第１及び第２の抵抗器Ｒ2 及びＲ1 の値を
Ｒ２′及びＲ１′とすると、 Ｒ１′＝２Ｒ２′／ｎ ……（ｉ） とされる。
このような構成によれば、前段回路(2)からの信号はト
ランジスタＱ1 を通じてトランジスタＱ2 に供給され、
アンプ(3)により差動増幅されてトランジスタＱ2 ，Ｑ3
のコレクタに取り出される。そして、このとき、トラ
ンジスタＱ2 ，Ｑ3 のコレクタ電流のうち、直流成分は
互いに等しく、交流成分（信号成分）は互いに逆相であ
るとともに、カレントミラー回路(4)によりトランジス
タＱ6 のコレクタ電流はトランジスタＱ2 のコレクタ電
流に等しくなるので、トランジスタＱ3 ，Ｑ6 のコレク
タからは電流増幅された信号電流（交流成分）isだけが
取り出される。すなわち、第１図のＡ点には直流電流は
流れず、信号電流isだけが流れる。したがって、トラン
ジスタＱ1 〜Ｑ6 （Ａ点よりも前段側）は定電流源タイ
プの信号源とみなすことができる。
ランジスタＱ1 を通じてトランジスタＱ2 に供給され、
アンプ(3)により差動増幅されてトランジスタＱ2 ，Ｑ3
のコレクタに取り出される。そして、このとき、トラ
ンジスタＱ2 ，Ｑ3 のコレクタ電流のうち、直流成分は
互いに等しく、交流成分（信号成分）は互いに逆相であ
るとともに、カレントミラー回路(4)によりトランジス
タＱ6 のコレクタ電流はトランジスタＱ2 のコレクタ電
流に等しくなるので、トランジスタＱ3 ，Ｑ6 のコレク
タからは電流増幅された信号電流（交流成分）isだけが
取り出される。すなわち、第１図のＡ点には直流電流は
流れず、信号電流isだけが流れる。したがって、トラン
ジスタＱ1 〜Ｑ6 （Ａ点よりも前段側）は定電流源タイ
プの信号源とみなすことができる。
そして、この信号電流isがアンプ(1)に供給されるの
で、端子Ｔ2 にはパワー増幅された出力が取り出され
る。
で、端子Ｔ2 にはパワー増幅された出力が取り出され
る。
また、この場合、素子Ｄ1 ，Ｒ1 ，Ｑ7 に直流電流が流
れるが、この直流電流をｎＩとすれば、トランジスタＱ
7 ，Ｑ8 がカトレンミラー回路(5)を構成しているとと
もに、トランジスタＱ7 のエミッタ接合面積はトランジ
スタＱ8 のそれのｎ倍とされているので、トランジスタ
Ｑ8 のコレクタには直流電源Ｉが流れる。そして、Ａ点
には直流電流は流れないので、トランジスタＱ8 のコレ
クタを流れる直流電流Ｉは、抵抗器Ｒ2 から流れること
になる。
れるが、この直流電流をｎＩとすれば、トランジスタＱ
7 ，Ｑ8 がカトレンミラー回路(5)を構成しているとと
もに、トランジスタＱ7 のエミッタ接合面積はトランジ
スタＱ8 のそれのｎ倍とされているので、トランジスタ
Ｑ8 のコレクタには直流電源Ｉが流れる。そして、Ａ点
には直流電流は流れないので、トランジスタＱ8 のコレ
クタを流れる直流電流Ｉは、抵抗器Ｒ2 から流れること
になる。
さらに、ダイオードＤ1 と素子Ｒ1 ，Ｑ7 とにより端子
Ｔ1 の電源電圧Ｖccが分圧されて電圧Ｖｒが形成され、
この電圧Ｖｒがアンプ(1)の非反転入力端に供給される
とともに、アンプ(1)には抵抗器Ｒ2 により負帰還がか
かっているので、アンプ(1)の反転入力端の直流電位は
電圧Ｖｒとなる。
Ｔ1 の電源電圧Ｖccが分圧されて電圧Ｖｒが形成され、
この電圧Ｖｒがアンプ(1)の非反転入力端に供給される
とともに、アンプ(1)には抵抗器Ｒ2 により負帰還がか
かっているので、アンプ(1)の反転入力端の直流電位は
電圧Ｖｒとなる。
したがって、端子Ｔ2 の直流電位をＶｏとすれば、 Ｖｏ＝Ｖｒ＋ＩＲ２ ……（ii） となる。
また、電圧ＶｒはトランジスタＱ7 のベース・エミッタ
間電圧でもあり、このベース・エミッタ間電圧とダイオ
ードＤ1 の順方向電圧とはほぼ等しいとみなすことがで
きるので、 Ｖcc＝Ｖｒ＋ｎＩＲ1 ＋Ｖｒ ……（iii） となる。
間電圧でもあり、このベース・エミッタ間電圧とダイオ
ードＤ1 の順方向電圧とはほぼ等しいとみなすことがで
きるので、 Ｖcc＝Ｖｒ＋ｎＩＲ1 ＋Ｖｒ ……（iii） となる。
そして、（iii）式を変形すると、 ２Ｖｒ＝Ｖcc−ｎＩＲ１ ……（iv） となり、また、（ii）式を２倍とすると、 ２Ｖｏ＝２Ｖｒ＋２ＩＲ２ ……（ｖ） となるので、この（ｖ）式に（iv）式を代入すると、 ２Ｖｏ＝Ｖcc−ｎＩＲ1 ＋２ＩＲ２ ……（vi） となる。さらに、この（vi）式に（ｉ）式を代入する
と、 ２Ｖｏ＝Ｖcc−ｎＩ（２Ｒ2 ／ｎ）＋２ＩＲ２ ＝Ｖcc−２ＩＲ2 ＋２ＩＲ２ ∴Ｖｏ＝１／２Ｖcc となる。すなわち、端子Ｔ2 の直流電位Ｖｏは、電源電
圧Ｖccにかかわらずその 1／2 に保持される。
と、 ２Ｖｏ＝Ｖcc−ｎＩ（２Ｒ2 ／ｎ）＋２ＩＲ２ ＝Ｖcc−２ＩＲ2 ＋２ＩＲ２ ∴Ｖｏ＝１／２Ｖcc となる。すなわち、端子Ｔ2 の直流電位Ｖｏは、電源電
圧Ｖccにかかわらずその 1／2 に保持される。
こうして、この発明によれば、電源電圧Ｖccにかかわら
ずアンプ(1)の出力端の直流電位を 1／2 Ｖccに保持で
きる。また、差動アンプ(3)およびカレントミラー回路
(4)は電流動作であり、そのトランジスタＱ2 ，Ｑ3 ，
Ｑ4 ，Ｑ5 ，Ｑ6 の各部の電位は任意でよいので、前段
回路(2)からの信号の直流電位は任意であり、 1／2 Ｖc
cに制限されることがない。
ずアンプ(1)の出力端の直流電位を 1／2 Ｖccに保持で
きる。また、差動アンプ(3)およびカレントミラー回路
(4)は電流動作であり、そのトランジスタＱ2 ，Ｑ3 ，
Ｑ4 ，Ｑ5 ，Ｑ6 の各部の電位は任意でよいので、前段
回路(2)からの信号の直流電位は任意であり、 1／2 Ｖc
cに制限されることがない。
さらに、直流カット用のコンデンサを必要とすることも
なく、容易にＩＣ化ができるとともにそのメリットが大
きい。
なく、容易にＩＣ化ができるとともにそのメリットが大
きい。
この発明によれば、電源電圧Ｖccにかかわらずアンプ
(1)の出力端の直流電位を 1／2 Ｖccに保持できる。ま
た、差動アンプ(3)およびカレントミラー回路(4)は電流
動作であり、そのトランジスタＱ2 ，Ｑ3 ，Ｑ4 ，Ｑ
5 ，Ｑ6 の各部の電位は任意でよいので、前段回路(2)
からの信号の直流電位は任意であり、 1／2 Ｖccに制限
されることがない。
(1)の出力端の直流電位を 1／2 Ｖccに保持できる。ま
た、差動アンプ(3)およびカレントミラー回路(4)は電流
動作であり、そのトランジスタＱ2 ，Ｑ3 ，Ｑ4 ，Ｑ
5 ，Ｑ6 の各部の電位は任意でよいので、前段回路(2)
からの信号の直流電位は任意であり、 1／2 Ｖccに制限
されることがない。
さらに、直流カット用のコンデンサを必要とすることも
なく、容易にＩＣ化ができるとともにそのメリットが大
きい。
なく、容易にＩＣ化ができるとともにそのメリットが大
きい。
第１図はこの発明の一例の接続図、第２図、第３図はそ
の説明のための図である。 (1)はアンプ、(2)は前段回路である。
の説明のための図である。 (1)はアンプ、(2)は前段回路である。
Claims (1)
- 【請求項１】前段が直結とされた電流入力型のアンプ
と、 このアンプの出力端と反転入力端との間に接続されて上
記アンプに負帰還をかける第１の抵抗器と、 上記アンプの電源に対して直列接続された第２の抵抗
器、第１及び第２のダイオードと、 この第２のダイオードを有してカレントミラー回路を構
成する一方のトランジスタは他方のトランジスタのエミ
ッタ接合面積のｎ倍（ｎ＞０の任意の数）とされると共
に第１及び第２の抵抗器Ｒ2 及びＲ1 の値をＲ２′及び
Ｒ１′とすると Ｒ１′＝２Ｒ２′／ｎ となる様に選定され、 上記第２の抵抗器及び上記第１のダイオードの直列回路
と上記第２のダイオードとの接続点に得られる電圧が上
記アンプの非反転入力端に供給され、 上記他方のトランジスタのコレクタが上記アンプの反転
入力端に接続され、 このアンプの反転入力端に入力信号が供給され、 上記アンプの出力端の直流電位が上記電源の電圧の１／
２となるように上記第１の抵抗器及び第２の抵抗器の抵
抗比が選定された出力電位の補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60079984A JPH0654854B2 (ja) | 1985-04-15 | 1985-04-15 | 出力電位の補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60079984A JPH0654854B2 (ja) | 1985-04-15 | 1985-04-15 | 出力電位の補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61238112A JPS61238112A (ja) | 1986-10-23 |
| JPH0654854B2 true JPH0654854B2 (ja) | 1994-07-20 |
Family
ID=13705579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60079984A Expired - Fee Related JPH0654854B2 (ja) | 1985-04-15 | 1985-04-15 | 出力電位の補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0654854B2 (ja) |
-
1985
- 1985-04-15 JP JP60079984A patent/JPH0654854B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61238112A (ja) | 1986-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3914683A (en) | Current stabilizing arrangement with resistive-type current amplifier and a differential amplifier | |
| US4586000A (en) | Transformerless current balanced amplifier | |
| US4935703A (en) | Low bias, high slew rate operational amplifier | |
| US3903479A (en) | Transistor base biasing using semiconductor junctions | |
| JPS6155288B2 (ja) | ||
| JPS6212692B2 (ja) | ||
| KR920009548B1 (ko) | 전류원 장치 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4290026A (en) | Power amplifier whose bias voltage changes depending on power supply voltage | |
| JPH0654854B2 (ja) | 出力電位の補償回路 | |
| JPH0425724B2 (ja) | ||
| JPH0413692Y2 (ja) | ||
| JPS6216015Y2 (ja) | ||
| JPH0513051Y2 (ja) | ||
| JPH0828627B2 (ja) | 増幅回路 | |
| JPS6121857Y2 (ja) | ||
| JPS63314904A (ja) | 掛算検波器用広帯域増幅回路 | |
| JPS6252489B2 (ja) | ||
| JP2797621B2 (ja) | コンパレータ回路 | |
| JPS6148283B2 (ja) | ||
| JPS6033616Y2 (ja) | 増幅装置 | |
| JPS6228885B2 (ja) | ||
| JPS58208821A (ja) | 定電圧発生回路 | |
| JPH0666649B2 (ja) | ヒステリシスコンパレ−タ | |
| JPH01314410A (ja) | 利得可変増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |