JPH065510A - 半導体薄膜及びその製造方法 - Google Patents
半導体薄膜及びその製造方法Info
- Publication number
- JPH065510A JPH065510A JP4161395A JP16139592A JPH065510A JP H065510 A JPH065510 A JP H065510A JP 4161395 A JP4161395 A JP 4161395A JP 16139592 A JP16139592 A JP 16139592A JP H065510 A JPH065510 A JP H065510A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- semiconductor
- growth
- rigidity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 スレディング転位の運動を充分に抑制して高
品質の半導体薄膜を得る。 【構成】 Ｓｉ基板５表面の酸化膜を除去した後、温度
４００℃でＡｌＡｓのバッファ層８を厚さ１０原子層に
成長させ、ＧａＡｓ膜６を温度６００℃で約１μｍ／時
の成長速度で、１μｍの厚さ成長する。次に、Ｇｅの薄
膜７を温度４００℃で約２００ｎｍの厚さに成長し、再
びＧａＡｓ膜６を１μｍ成長する。このようにして半導
体薄膜が製造される。このようにして製造された半導体
薄膜においてはその転位密度が１０4 ／ｃｍ2 以下であ
り、ＧａＡｓ／Ｓｉの界面から発生したスレディング転
位はそのほとんどがＧｅ膜によってその上昇運動が阻止
される。
品質の半導体薄膜を得る。 【構成】 Ｓｉ基板５表面の酸化膜を除去した後、温度
４００℃でＡｌＡｓのバッファ層８を厚さ１０原子層に
成長させ、ＧａＡｓ膜６を温度６００℃で約１μｍ／時
の成長速度で、１μｍの厚さ成長する。次に、Ｇｅの薄
膜７を温度４００℃で約２００ｎｍの厚さに成長し、再
びＧａＡｓ膜６を１μｍ成長する。このようにして半導
体薄膜が製造される。このようにして製造された半導体
薄膜においてはその転位密度が１０4 ／ｃｍ2 以下であ
り、ＧａＡｓ／Ｓｉの界面から発生したスレディング転
位はそのほとんどがＧｅ膜によってその上昇運動が阻止
される。
Description
【０００１】
【産業上の利用分野】本発明は半導体薄膜及びその製造
方法に関し、特に、ヘテロエピタキシャル膜を備える半
導体薄膜及びその製造方法に関する。
方法に関し、特に、ヘテロエピタキシャル膜を備える半
導体薄膜及びその製造方法に関する。
【０００２】
【従来の技術】この種の半導体薄膜は、電子デバイス、
光デバイス、及び電子−光の混合デバイス等に用いられ
ている。ところで、一般に、基板（下地）と異なる物質
を基板上へ結晶成長させて半導体薄膜を形成する際、つ
まり、ヘテロエピタキシャル膜を成長させる際には、基
板を構成する結晶と基板上に成長させる物質を構成する
結晶との間に格子不整合が起こる。このような格子不整
合は、ミスフィットと呼ばれ、このミスフィットによっ
て、結晶界面で欠陥、すなわち、ミスフィット転位が発
生する。そして、このミスフィット転位の発生機構・性
質・相互作用等に関しては、種々の物質の組み合わせに
よる検討がなされいる。
光デバイス、及び電子−光の混合デバイス等に用いられ
ている。ところで、一般に、基板（下地）と異なる物質
を基板上へ結晶成長させて半導体薄膜を形成する際、つ
まり、ヘテロエピタキシャル膜を成長させる際には、基
板を構成する結晶と基板上に成長させる物質を構成する
結晶との間に格子不整合が起こる。このような格子不整
合は、ミスフィットと呼ばれ、このミスフィットによっ
て、結晶界面で欠陥、すなわち、ミスフィット転位が発
生する。そして、このミスフィット転位の発生機構・性
質・相互作用等に関しては、種々の物質の組み合わせに
よる検討がなされいる。
【０００３】一方、上述のミスフィット転位によって、
成長膜中へ新たな転位が伝播することが知られており、
この成長膜中へ伝播する転位は、スレディング転位と呼
ばれる。
成長膜中へ新たな転位が伝播することが知られており、
この成長膜中へ伝播する転位は、スレディング転位と呼
ばれる。
【０００４】以下、図３を参照して、このスレディング
転位の形成過程について説明する。図３（ａ）は、成長
初期を、（ｂ）は成長途中を、（ｃ）は成長終了を示し
ている。図３（ａ），（ｂ），および（ｃ）に示される
ように、基板１に成長層２が成長し、この成長層２中に
スレディング転位３が発生する。図３（ａ），（ｂ），
および（ｃ）から明らかなように、スレディング転位３
が、成長初期、成長途中、および成長終了のように、経
過するにつれて、成長層２中へ伝播しているのが分か
る。
転位の形成過程について説明する。図３（ａ）は、成長
初期を、（ｂ）は成長途中を、（ｃ）は成長終了を示し
ている。図３（ａ），（ｂ），および（ｃ）に示される
ように、基板１に成長層２が成長し、この成長層２中に
スレディング転位３が発生する。図３（ａ），（ｂ），
および（ｃ）から明らかなように、スレディング転位３
が、成長初期、成長途中、および成長終了のように、経
過するにつれて、成長層２中へ伝播しているのが分か
る。
【０００５】このスレディング転位は、成長膜中へ作製
した種々のタイプのデバイスの特性に悪影響を与える。
したがって、スレディング転移の形成を防止するため
に、各種の方法が提案されている。例えば、応用物理学
会誌（応用物理、１９９２年、６１巻第２号、第１２６
頁〜第１３３頁）には、Ｓｉ基板上へのＧａＡｓ膜ヘテ
ロエピタキシャル成長過程で発生するスレディング転位
の低減法が記載されている。
した種々のタイプのデバイスの特性に悪影響を与える。
したがって、スレディング転移の形成を防止するため
に、各種の方法が提案されている。例えば、応用物理学
会誌（応用物理、１９９２年、６１巻第２号、第１２６
頁〜第１３３頁）には、Ｓｉ基板上へのＧａＡｓ膜ヘテ
ロエピタキシャル成長過程で発生するスレディング転位
の低減法が記載されている。
【０００６】各種のヘテロエピタキシャル成長におい
て、特に、上述のＳｉ基板上に対するＧａＡｓ膜の成長
は、応用上極めて重要であり、成長膜の高品質化はその
応用に際して必須なものである。しかしながら、上記応
用物理学会誌の論文中でも述べられている如く、ＧａＡ
ｓ膜の結晶の質は現在なお充分でなく、特に転位密度の
低減が強く望まれている。
て、特に、上述のＳｉ基板上に対するＧａＡｓ膜の成長
は、応用上極めて重要であり、成長膜の高品質化はその
応用に際して必須なものである。しかしながら、上記応
用物理学会誌の論文中でも述べられている如く、ＧａＡ
ｓ膜の結晶の質は現在なお充分でなく、特に転位密度の
低減が強く望まれている。
【０００７】このため、成長膜中を成長層表面へ向かっ
て伝播するスレディング転位の運動を抑制する試みの一
つとして、成長膜とは異なる物質の薄膜を成長膜中へ導
入する方法が知られている。
て伝播するスレディング転位の運動を抑制する試みの一
つとして、成長膜とは異なる物質の薄膜を成長膜中へ導
入する方法が知られている。
【０００８】例えば、Ｓｉ上のＧａＡｓ膜の成長では、
ＧａＡｓとは格子定数がわずかに異なるＩｎx Ｇａ1-x
Ａｓ膜を交互に成長膜中へ挿入することが転位の上昇防
止に関して有効である。このような挿入は、いわゆる、
歪み超格子……ストレインドレイヤースーパーラティス
（ＳＬＳ）……の挿入と呼ばれている。この方法では、
図４（ａ）および（ｂ）に示す様に、スイーピング効果
とブロッキング効果の２つの効果によって、転位の成長
膜表面への伝播を阻止している。
ＧａＡｓとは格子定数がわずかに異なるＩｎx Ｇａ1-x
Ａｓ膜を交互に成長膜中へ挿入することが転位の上昇防
止に関して有効である。このような挿入は、いわゆる、
歪み超格子……ストレインドレイヤースーパーラティス
（ＳＬＳ）……の挿入と呼ばれている。この方法では、
図４（ａ）および（ｂ）に示す様に、スイーピング効果
とブロッキング効果の２つの効果によって、転位の成長
膜表面への伝播を阻止している。
【０００９】
【発明が解決しようとする課題】しかしながら、上記Ｓ
ＬＳの挿入によっても、現状では、ＧａＡｓ膜の表面へ
到達するスレディング転位の密度は、１０6 ／ｃｍ2 以
下にならない。この原因は、上記図４（ａ）および
（ｂ）に示すスイーピング効果およびブロッキング効果
の２つの効果がスレディング転位の運動抑制に充分に作
用していないためであると考えられる。
ＬＳの挿入によっても、現状では、ＧａＡｓ膜の表面へ
到達するスレディング転位の密度は、１０6 ／ｃｍ2 以
下にならない。この原因は、上記図４（ａ）および
（ｂ）に示すスイーピング効果およびブロッキング効果
の２つの効果がスレディング転位の運動抑制に充分に作
用していないためであると考えられる。
【００１０】したがって、本発明の目的は、スレディン
グ転位の運動を充分に抑制することができる半導体薄膜
の製造方法を提供することにある。
グ転位の運動を充分に抑制することができる半導体薄膜
の製造方法を提供することにある。
【００１１】本発明の他の目的は性能の良好な、つま
り、高品質の半導体薄膜を提供することにある。
り、高品質の半導体薄膜を提供することにある。
【００１２】
【課題を解決するための手段】本発明によれば、基板
と、該基板上に形成され第１の格子定数及び第１の剛性
率を有する半導体ヘテロエピタキシャル成長膜と、該半
導体ヘテロエピタキシャル成長膜に挿入されて所定方向
に延び第２の格子定数および第２の剛性率を有する単結
晶薄膜とを備え、前記第１の格子定数と前記第２の格子
定数との差が小さく、前記第２の剛性率は前記第１の剛
性率よりも大きいことを特徴とする半導体薄膜が得られ
るさらに、本発明によれば、基板上に第１の格子定数及
び第１の剛性率を有する半導体ヘテロエピタキシャル成
長膜を形成する第１の工程と、該半導体ヘテロエピタキ
シャル成長膜上に第１の格子定数との差が小さい第２の
格子定数を有するとともに前記第１の剛性率より大きい
第２の剛性率を有する単結晶薄膜を形成する第２の工程
と、該単結晶膜上に前記半導体ヘテロエピタキシャル成
長膜を再び形成する第３の工程とを備えることを特徴と
する半導体薄膜の製造方法が得られる。
と、該基板上に形成され第１の格子定数及び第１の剛性
率を有する半導体ヘテロエピタキシャル成長膜と、該半
導体ヘテロエピタキシャル成長膜に挿入されて所定方向
に延び第２の格子定数および第２の剛性率を有する単結
晶薄膜とを備え、前記第１の格子定数と前記第２の格子
定数との差が小さく、前記第２の剛性率は前記第１の剛
性率よりも大きいことを特徴とする半導体薄膜が得られ
るさらに、本発明によれば、基板上に第１の格子定数及
び第１の剛性率を有する半導体ヘテロエピタキシャル成
長膜を形成する第１の工程と、該半導体ヘテロエピタキ
シャル成長膜上に第１の格子定数との差が小さい第２の
格子定数を有するとともに前記第１の剛性率より大きい
第２の剛性率を有する単結晶薄膜を形成する第２の工程
と、該単結晶膜上に前記半導体ヘテロエピタキシャル成
長膜を再び形成する第３の工程とを備えることを特徴と
する半導体薄膜の製造方法が得られる。
【００１３】
【作用】前述したように、本発明では、半導体ヘテロエ
ピタキシャル成長膜中へ単結晶膜を実質的に挿入形成し
ており、この単結晶薄膜の格子定数は半導体ヘテロエピ
タキシャル成長膜の格子定数との差が小さい。また、単
結晶薄膜の剛性率は半導体ヘテロエピタキシャル成長膜
の剛性率よりも大きい。このように、半導体ヘテロエピ
タキシャル成長膜中へ成長膜の格子定数との差が小さい
格子定数を有し剛性率が成長膜の剛性率よりも大きい単
結晶薄膜を挿入することによって、スレディング転位の
運動を充分に抑制することができ、その結果、高品質の
半導体薄膜が得られる。
ピタキシャル成長膜中へ単結晶膜を実質的に挿入形成し
ており、この単結晶薄膜の格子定数は半導体ヘテロエピ
タキシャル成長膜の格子定数との差が小さい。また、単
結晶薄膜の剛性率は半導体ヘテロエピタキシャル成長膜
の剛性率よりも大きい。このように、半導体ヘテロエピ
タキシャル成長膜中へ成長膜の格子定数との差が小さい
格子定数を有し剛性率が成長膜の剛性率よりも大きい単
結晶薄膜を挿入することによって、スレディング転位の
運動を充分に抑制することができ、その結果、高品質の
半導体薄膜が得られる。
【００１４】
【実施例】ここで、再び図４を参照して、本発明の概要
についてまず説明する。
についてまず説明する。
【００１５】図４（ａ）及び（ｂ）に示すスイーピング
効果は、主に挿入膜と成長膜の格子定数の差によるミス
フィット応力によるものである。すなわち、挿入膜の剛
性率と厚さをそれぞれＧとｈ、ミスフィットをｆ、スレ
ティング転位のバーガースベクトルをｂとすれば、ミス
フィット応力εは、おおよそ（Ｇｆｂｈ）となる。
効果は、主に挿入膜と成長膜の格子定数の差によるミス
フィット応力によるものである。すなわち、挿入膜の剛
性率と厚さをそれぞれＧとｈ、ミスフィットをｆ、スレ
ティング転位のバーガースベクトルをｂとすれば、ミス
フィット応力εは、おおよそ（Ｇｆｂｈ）となる。
【００１６】一方、ブロッキング効果は、主に挿入膜の
剛性率Ｇに関係し、転位の持つ自己エネルギＥｄは、お
およそ剛性率Ｇに比例する。つまり、ＥｄはおおよそＧ
ｂ2で表される。従って、挿入膜により転位が、図４
（ｂ）に示すように、ブロックされる。
剛性率Ｇに関係し、転位の持つ自己エネルギＥｄは、お
およそ剛性率Ｇに比例する。つまり、ＥｄはおおよそＧ
ｂ2で表される。従って、挿入膜により転位が、図４
（ｂ）に示すように、ブロックされる。
【００１７】つまり、スイーピング及びブロッキングの
両効果を高めるためには、特に、ミスフィットｆと剛性
率Ｇが大きい物質を挿入膜として選択すれば良いことに
なる。
両効果を高めるためには、特に、ミスフィットｆと剛性
率Ｇが大きい物質を挿入膜として選択すれば良いことに
なる。
【００１８】しかしながら、上述したＧａＡｓ／Ｓｉの
組合わせでＳＬＳを挿入する場合には、この２つのパラ
メータが小さい、特に挿入膜の剛性率Ｇが小さいため、
上記２つの効果が充分に得られない。なお、ＧａＡｓの
硬度は７５０ｋｇ／ｍｍ2 であるが、ＩｎＡｓの硬度が
３７４ｋｇ／ｍｍ2 であるため、Ｉｎx Ｇａ1-x Ａｓの
硬度はこの２つの値の間に入る。
組合わせでＳＬＳを挿入する場合には、この２つのパラ
メータが小さい、特に挿入膜の剛性率Ｇが小さいため、
上記２つの効果が充分に得られない。なお、ＧａＡｓの
硬度は７５０ｋｇ／ｍｍ2 であるが、ＩｎＡｓの硬度が
３７４ｋｇ／ｍｍ2 であるため、Ｉｎx Ｇａ1-x Ａｓの
硬度はこの２つの値の間に入る。
【００１９】このようなＳＬＳの挿入の代わりに、剛性
率Ｇの大きなＳｉの薄膜をＧａＡｓ膜中へ挿入し、転位
の膜表面への伝播を抑制する方法が提案されている
（“Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．”１３９，
８６５（１９９２））。ここで、Ｓｉの硬度は１１００
ｋｇ／ｍｍ2 である。
率Ｇの大きなＳｉの薄膜をＧａＡｓ膜中へ挿入し、転位
の膜表面への伝播を抑制する方法が提案されている
（“Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．”１３９，
８６５（１９９２））。ここで、Ｓｉの硬度は１１００
ｋｇ／ｍｍ2 である。
【００２０】しかしながら、この方法によってもなお、
ＧａＡｓ膜の表面へ到達する転位の密度は、１０6 ／ｃ
ｍ2 以下には到っていない。この原因は、挿入できるＳ
ｉの厚さが１ｎｍ以下と制限されるため、この挿入層を
転位が容易に通過してしまうためである。なお、挿入膜
の厚さ制限は転位発生に関する所謂臨界膜厚に基づいて
いる。すなわち、臨界膜厚を越えると、新たに挿入膜か
ら転位の発生が始まり、このため臨界膜厚を越える厚さ
の挿入膜を挿入できない。
ＧａＡｓ膜の表面へ到達する転位の密度は、１０6 ／ｃ
ｍ2 以下には到っていない。この原因は、挿入できるＳ
ｉの厚さが１ｎｍ以下と制限されるため、この挿入層を
転位が容易に通過してしまうためである。なお、挿入膜
の厚さ制限は転位発生に関する所謂臨界膜厚に基づいて
いる。すなわち、臨界膜厚を越えると、新たに挿入膜か
ら転位の発生が始まり、このため臨界膜厚を越える厚さ
の挿入膜を挿入できない。
【００２１】従って、臨界膜厚が大きくとれ、かつ剛性
率Ｇの大きい物質を挿入膜として選べば、良好なスイー
ピング及びブロッキングの両効果が得られる。つまり、
転位の運動を充分に抑制することができ、挿入膜を通過
する転位の数を充分減少させることが可能となる。その
結果、膜表面に到達する転位数は大幅に低下することに
なる。
率Ｇの大きい物質を挿入膜として選べば、良好なスイー
ピング及びブロッキングの両効果が得られる。つまり、
転位の運動を充分に抑制することができ、挿入膜を通過
する転位の数を充分減少させることが可能となる。その
結果、膜表面に到達する転位数は大幅に低下することに
なる。
【００２２】Ｓｉ基板上のＧａＡｓ膜の成長を例にとる
と、挿入膜としてＧｅが適している。Ｇｅの場合には、
Ｓｉとのミスフィットｆが０．０７％と小さく、しかも
臨界膜厚は２００ｎｍと大きい．さらに、剛性率Ｇは９
００ｋｇ／ｍｍ2 とＧａＡｓの１．２倍である。従っ
て、Ｇｅ膜を挿入膜として用いた場合には、成長中に生
じる転位の上昇阻止膜として望ましい機能が得られる。
と、挿入膜としてＧｅが適している。Ｇｅの場合には、
Ｓｉとのミスフィットｆが０．０７％と小さく、しかも
臨界膜厚は２００ｎｍと大きい．さらに、剛性率Ｇは９
００ｋｇ／ｍｍ2 とＧａＡｓの１．２倍である。従っ
て、Ｇｅ膜を挿入膜として用いた場合には、成長中に生
じる転位の上昇阻止膜として望ましい機能が得られる。
【００２３】次に、本発明について実施例に基づいて具
体的に説明する。
体的に説明する。
【００２４】実施例１ 図１及び図２を参照して、（００１）面で〈１１０〉方
向に２°傾むいたＳｉ基板５を適当に化学洗浄し、分子
線結晶成長（ＭＢＥ）装置内へ入れた後、約９００℃で
１５分間加熱し、基板表面の酸化膜を除去した。しかる
後、温度４００℃でＡｌＡｓのバッファ層８を厚さ１０
原子層に成長させた。その後ＧａＡｓ膜６を温度６００
℃で約１μｍ／時の成長速度で、１μｍの厚さ成長し
た。次に、Ｇｅの薄膜７を温度４００℃で約２００ｎｍ
の厚さに成長し、再びＧａＡｓ膜６を１μｍ成長した。
このようにして図１に示す半導体薄膜（ヘテロエピタキ
シャル成長膜試料）が製造される。
向に２°傾むいたＳｉ基板５を適当に化学洗浄し、分子
線結晶成長（ＭＢＥ）装置内へ入れた後、約９００℃で
１５分間加熱し、基板表面の酸化膜を除去した。しかる
後、温度４００℃でＡｌＡｓのバッファ層８を厚さ１０
原子層に成長させた。その後ＧａＡｓ膜６を温度６００
℃で約１μｍ／時の成長速度で、１μｍの厚さ成長し
た。次に、Ｇｅの薄膜７を温度４００℃で約２００ｎｍ
の厚さに成長し、再びＧａＡｓ膜６を１μｍ成長した。
このようにして図１に示す半導体薄膜（ヘテロエピタキ
シャル成長膜試料）が製造される。
【００２５】このように成長したヘテロエピタキシャル
成長膜試料をＭＢＥ室より取り出し、エッチピット法を
用いてヘテロエピタキシャル成長膜表面の転位密度を評
価した。その評価の結果、転位密度は１０4 ／ｃｍ2 以
下であることを確めた。さらに、電子顕微鏡により、ス
レディング転位の形態を観察したところ、図２で示す観
察結果が得られた。この観察結果から明らかなように、
ＧａＡｓ／Ｓｉの界面から発生したスレディング転位は
そのほとんどがＧｅ膜によってその上昇運動が阻止され
る（つまり、スイーピング効果及びブロッキング効果に
よってスレディング転位の上昇運動が阻止される）。
成長膜試料をＭＢＥ室より取り出し、エッチピット法を
用いてヘテロエピタキシャル成長膜表面の転位密度を評
価した。その評価の結果、転位密度は１０4 ／ｃｍ2 以
下であることを確めた。さらに、電子顕微鏡により、ス
レディング転位の形態を観察したところ、図２で示す観
察結果が得られた。この観察結果から明らかなように、
ＧａＡｓ／Ｓｉの界面から発生したスレディング転位は
そのほとんどがＧｅ膜によってその上昇運動が阻止され
る（つまり、スイーピング効果及びブロッキング効果に
よってスレディング転位の上昇運動が阻止される）。
【００２６】実施例２ 上記実施例１と同様の面方位のＳｉ基板５を上記実施例
１と同様に処理して、このヘテロエピタキシャル成長膜
試料をＭＢＥ室より取り出し後、ヘテロエピタキシャル
成長膜試料を熱処理装置室内に入れて温度９００℃で時
間１０秒間熱処理を行った。そして、熱処理後のヘテロ
エピタキシャル成長膜試料をエッチピット法を用いてヘ
テロエピタキシャル成長膜表面の転位密度を評価した。
その評価の結果、スレディング転位の密度は実施例１に
おける転位密度よりもさらに転位密度が減少しているこ
とが確認された。
１と同様に処理して、このヘテロエピタキシャル成長膜
試料をＭＢＥ室より取り出し後、ヘテロエピタキシャル
成長膜試料を熱処理装置室内に入れて温度９００℃で時
間１０秒間熱処理を行った。そして、熱処理後のヘテロ
エピタキシャル成長膜試料をエッチピット法を用いてヘ
テロエピタキシャル成長膜表面の転位密度を評価した。
その評価の結果、スレディング転位の密度は実施例１に
おける転位密度よりもさらに転位密度が減少しているこ
とが確認された。
【００２７】ところで、上述の実施例１及び２で記載し
たように、Ｇｅ層７の厚さは最大で２００ｎｍが適当で
あり、２００ｎｍを越えると、Ｇｅ層からのスレディン
グ転位が発生してしまうことがわかった。さらに、Ｇｅ
層の挿入位置は成長層の厚さに応じて決定することが望
ましい。また、必要に応じて複数のＧｅ層を挿入するこ
とによってより効果があることが確認できた。
たように、Ｇｅ層７の厚さは最大で２００ｎｍが適当で
あり、２００ｎｍを越えると、Ｇｅ層からのスレディン
グ転位が発生してしまうことがわかった。さらに、Ｇｅ
層の挿入位置は成長層の厚さに応じて決定することが望
ましい。また、必要に応じて複数のＧｅ層を挿入するこ
とによってより効果があることが確認できた。
【００２８】挿入する物質（挿入層）はＧｅに限られ
ず、剛性率が高くミスフィットが小さい材料（つまり、
成長膜に対して剛性率が高くしかも格子定数が近似する
材料）であればよい。
ず、剛性率が高くミスフィットが小さい材料（つまり、
成長膜に対して剛性率が高くしかも格子定数が近似する
材料）であればよい。
【００２９】実施例２で説明したように、熱処理は転位
密度の低減に効果がある。熱処理条件（温度、時間）は
必要に応じて適宜設定されるが、短時間の熱処理の場合
には熱処理を繰り返すことによってさら転位密度低減の
効果があることがわかった。
密度の低減に効果がある。熱処理条件（温度、時間）は
必要に応じて適宜設定されるが、短時間の熱処理の場合
には熱処理を繰り返すことによってさら転位密度低減の
効果があることがわかった。
【００３０】実施例１及び２で説明したヘテロエピタキ
シャル成長に限られず、他の基板等を用いたヘテロエピ
タキシャル成長においても成長膜に対して剛性率が高く
しかもミスフィットの小さい材料を挿入膜として用いれ
ば、同様にスレディング転位の運動を充分に抑制するこ
とができる。
シャル成長に限られず、他の基板等を用いたヘテロエピ
タキシャル成長においても成長膜に対して剛性率が高く
しかもミスフィットの小さい材料を挿入膜として用いれ
ば、同様にスレディング転位の運動を充分に抑制するこ
とができる。
【００３１】
【発明の効果】以上説明したように本発明では、半導体
ヘテロエピタキシャル成長膜中へ成長膜の格子定数との
差が小さい格子定数を有し剛性率が成長膜の剛性率より
も大きい単結晶薄膜を挿入することによって、スレディ
ング転位の運動を充分に抑制することができ、その結
果、高品質の半導体薄膜が得られるという効果がある。
ヘテロエピタキシャル成長膜中へ成長膜の格子定数との
差が小さい格子定数を有し剛性率が成長膜の剛性率より
も大きい単結晶薄膜を挿入することによって、スレディ
ング転位の運動を充分に抑制することができ、その結
果、高品質の半導体薄膜が得られるという効果がある。
【図１】本発明による半導体薄膜の一実施例を模式的に
示す図である。
示す図である。
【図２】本発明による半導体薄膜の効果を説明するため
の図である。
の図である。
【図３】ヘテロエピタキシャル成長膜の成長中において
発生するスレディング転位を模式的に示す図である。
発生するスレディング転位を模式的に示す図である。
【図４】スレディング転位の上昇を阻止するスイーピン
グ効果及びブロッキング効果を示す図である。
グ効果及びブロッキング効果を示す図である。
５ Ｓｉ基板 ６ ＧａＡｓ膜 ７ Ｇｅ薄膜 ８ ＡｌＡｓバッファ層
Claims (4)
- 【請求項１】 基板と、該基板上に形成され第１の格子
定数及び第１の剛性率を有する半導体ヘテロエピタキシ
ャル成長膜と、該半導体ヘテロエピタキシャル成長膜に
挿入されて所定方向に延び第２の格子定数および第２の
剛性率を有する単結晶薄膜とを備え、前記第１の格子定
数と前記第２の格子定数との差が小さく、前記第２の剛
性率は前記第１の剛性率よりも大きいことを特徴とする
半導体薄膜。 - 【請求項２】 請求項１に記載された半導体薄膜におい
て、前記基板はＳｉからなり、前記半導体ヘテロエピタ
キシャル成長膜はＧａＡｓ膜であり、前記単結晶薄膜は
Ｇｅ層であることを特徴とする半導体薄膜。 - 【請求項３】 基板上に第１の格子定数及び第１の剛性
率を有する半導体ヘテロエピタキシャル成長膜を形成す
る第１の工程と、該半導体ヘテロエピタキシャル成長膜
上に第１の格子定数との差が小さい第２の格子定数を有
するとともに前記第１の剛性率より大きい第２の剛性率
を有する単結晶薄膜を形成する第２の工程と、該単結晶
膜上に前記半導体ヘテロエピタキシャル成長膜を再び形
成する第３の工程とを備えることを特徴とする半導体薄
膜の製造方法。 - 【請求項４】 請求項３に記載された半導体薄膜の製造
方法において、前記基板はＳｉからなり、前記半導体ヘ
テロエピタキシャル成長膜はＧａＡｓ膜であり、前記単
結晶薄膜はＧｅ層であることを特徴とする半導体薄膜の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4161395A JPH065510A (ja) | 1992-06-19 | 1992-06-19 | 半導体薄膜及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4161395A JPH065510A (ja) | 1992-06-19 | 1992-06-19 | 半導体薄膜及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065510A true JPH065510A (ja) | 1994-01-14 |
Family
ID=15734282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4161395A Pending JPH065510A (ja) | 1992-06-19 | 1992-06-19 | 半導体薄膜及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065510A (ja) |
-
1992
- 1992-06-19 JP JP4161395A patent/JPH065510A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6464780B1 (en) | Method for the production of a monocrystalline layer on a substrate with a non-adapted lattice and component containing one or several such layers | |
| JP3286921B2 (ja) | シリコン基板化合物半導体装置 | |
| US7288430B2 (en) | Method of fabricating heteroepitaxial microstructures | |
| KR101084709B1 (ko) | 질소화 갈륨 기판 제작 방법 | |
| JP4700324B2 (ja) | 半導体基板の製造方法 | |
| JP2742856B2 (ja) | 半導体薄膜の製造方法 | |
| JP2742854B2 (ja) | 半導体薄膜の製造方法 | |
| JPH04233219A (ja) | 半導体デバイスからなる製品の製造方法 | |
| JPH065510A (ja) | 半導体薄膜及びその製造方法 | |
| JP2742855B2 (ja) | 半導体薄膜の製造方法 | |
| JP2811535B2 (ja) | Ｉｉｉ−ｖ族化合物薄膜の製造方法 | |
| CN113196450A (zh) | 用于制造生长衬底的方法 | |
| JPH088184A (ja) | 半導体素子の製造方法 | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JP3364696B2 (ja) | Ｉｉｉ−ｖ族化合物薄膜の製造方法 | |
| JP2719868B2 (ja) | 半導体基体及びその製造方法 | |
| JPH01227424A (ja) | 化合物半導体基板 | |
| JP3458413B2 (ja) | 結晶成長方法 | |
| JP2025163888A (ja) | ＳｉＧｅ基板の作製方法 | |
| JPH0779087B2 (ja) | ＧａＡｓ（１１１）Ａ面基板の表面処理方法 | |
| JP2786561B2 (ja) | シリコン基板上に形成した化合物半導体層の低転位密度領域形成方法 | |
| KR100708942B1 (ko) | 반도체 웨이퍼 및 그 제조방법 | |
| JP2599576B2 (ja) | Ｉｉｉ−ｖ族の化合物半導体の二次元薄膜の成長方法 | |
| JPH0927451A (ja) | 化合物半導体基板の製造方法 | |
| JPH0897140A (ja) | 化合物半導体基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981014 |