JPH065523A

JPH065523A - 半導体薄膜の製造方法

Info

Publication number: JPH065523A
Application number: JP4159011A
Authority: JP
Inventors: Masao Tamura; 誠男田村; Toru Saito; 徹斉藤; Paamaa Jiyoisu; パーマージョイス; Tokuo Yodo; 徳男淀
Original assignee: Optoelectronics Technology Research Laboratory
Current assignee: Optoelectronics Technology Research Laboratory
Priority date: 1992-06-18
Filing date: 1992-06-18
Publication date: 1994-01-14
Anticipated expiration: 2013-04-22
Also published as: JP2742854B2

Abstract

(57)【要約】【目的】膜の表面に到達するスレディング転位の密度
を１０⁴／ｃｍ²以下に抑制する。【構成】（００１）面で〈１１０〉方向に２°傾むい
たＳｉ基板５を適当に化学洗浄し、分子線結晶成長（Ｍ
ＢＥ）装置内へ入れた後、約９００℃で１５分間加熱
し、基板表面の酸化膜を除去した。しかる後、ＡｌＡｓ
のバッファ膜８を１０原子層４００℃で成長した後、Ｇ
ａＡｓ膜６を６００℃で約１μｍ／時の成長速度で、１
μｍの厚さ成長した。その後、Ｓｉの薄膜７を約１ｎｍ
の厚さ２５０℃で成長し、再びＧａＡｓ膜６を１μｍ成
長した。この後、引続きＳｉ薄層７を１ｎｍ、前述した
のと同様に成長した後、ＧａＡｓ膜６の成長を１μｍ行
った。このように成長したヘテロエピタキシャル成長膜
の試料をＭＢＥ室より取り出し、短時間熱処理装置室内
に入れ、９００℃で１０秒間の熱処理を行った。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体薄膜の製造方法に
関し、特に、全てのヘテロエピタキシャル成長膜の成長
に対して適用可能な半導体薄膜の製造方法に関する。こ
の方法で製造された半導体薄膜は、あらゆる分野の電子
デバイス、光デバイス、電子−光の混合デバイスを作製
するのに適用される。

【０００２】

【従来の技術】一般に、基板とは異なる物質を基板上へ
結晶成長させる場合、次のことが起こる。すなわち、基
板を構成する結晶とその上に成長させる物質を構成する
結晶との間には、格子不整合がある。ここで、基板は下
地とも呼ばれる。このような結晶成長は、ヘテロエピタ
キシャル成長と呼ばれる。また、格子不整合は、この技
術分野では、ミスフィットと呼ばれている。この２つの
結晶間のミスフィットに基づいて、その界面で欠陥、す
なわち、転位が発生する。この転位は、ミスフィットが
原因であるので、ミスフィット転位と呼ばれる。このミ
スフィット転位の発生機構・性質・相互作用等に関して
は、古くから種々の組み合わせについて検討がなされて
きている。

【０００３】一方、このミスフィット転位が原動力とな
って、成長膜中へ新たな転位が伝播することも知られて
いる。この成長膜中へ伝播する転位は、スレディング転
位と呼ばれる。

【０００４】以下、図３を参照して、このスレディング
転位の形成過程について説明する。図３（ａ）は、成長
初期を、（ｂ）は成長途中を、（ｃ）は成長終了を示し
ている。図３（ａ），（ｂ），および（ｃ）に示される
ように、基板１に成長層２が成長し、この成長層２中に
スレディング転位３が発生している。図３（ａ），
（ｂ），および（ｃ）から明らかなように、スレディン
グ転位３が、成長初期、成長途中、および成長終了のよ
うに、経過するにつれて、成長層２中を伝播しているの
が分かる。

【０００５】スレディング転位は、成長膜中へ作製した
種々のタイプのデバイスの特性に悪影響を与える。した
がって、その形成を防止するために、これ迄各種の方法
が提案されてきている。例えば、最近の応用物理学会誌
（応用物理、１９９２年、６１巻第２号、第１２６頁〜
第１３３頁）には、これ迄試みられてきたＳｉ基板上へ
のＧａＡｓ膜のヘテロエピタキシャル成長中で発生する
スレディング転位の低減法がまとめられている。

【０００６】これらヘテロエピタキシャル成長の中で
も、上記Ｓｉ基板上のＧａＡｓ膜の成長は、応用上極め
て重要なものであり、成長膜の高品質化はその応用に際
して必須なものである。しかしながら、上記応用物理学
会誌の論文中でも述べられている如く、ＧａＡｓ膜の結
晶の質は現在なお充分でなく、かなでも転位密度の低減
が強く望まれている。

【０００７】本発明は、特に、このＧａＡｓ膜の結晶の
質の向上に関するものであり、スレディング転位の基板
表面への到達を抑制することを目的とする。

【０００８】図４に示すように、成長膜中を成長層表面
へ向かって伝播するスレディング転位の運動を抑制する
試みの一つとして、成長膜とは異なる物質の薄膜を成長
膜中へ挿入層４として挿入する方法が知られている。

【０００９】例えば、Ｓｉ基板上のＧａＡｓ膜の成長で
は、ＧａＡｓ膜とは格子定数がわずかに異なるＩｎ_xＧ
ａ_1-xＡｓ膜と交互に成長膜中へ挿入することが転位の
上昇防止に関して有効である。このような挿入層４の挿
入は、いわゆる、歪み超格子…ストレインドレイヤース
ーパーラティス（ＳＬＳ）…の挿入と呼ばれている。こ
の方法は、図４（ａ）および（ｂ）に示す様に、スイー
ピング効果とブロッキング効果の２つの効果によって、
転位の成長膜表面への伝播を阻止している。

【００１０】

【発明が解決しようとする課題】しかしながら、上記Ｓ
ＬＳの挿入によっても、現状では、ＧａＡｓ膜の表面へ
到達するスレディング転位の密度は、１０⁶／ｃｍ²以
下にならない。この原因は、上記図４（ａ）および
（ｂ）に示すスイーピング効果およびブロッキング効果
の２つの効果がスレディング転位の運動抑制に充分に作
用していないためであると考えられる。

【００１１】したがって、本発明の目的は、スレディン
グ転位の運動を充分に抑制することができる半導体薄膜
の製造方法を提供することにある。

【００１２】

【課題を解決するための手段】図４（ａ）および（ｂ）
に示すスイーピング効果およびブロッキング効果につい
て、もう少し詳しく考えてみる。スイーピング効果は、
主に挿入膜と成長膜の格子定数の差によるミスフィット
応力によるものである。すなわち、挿入膜の剛性率と厚
さをそれぞれＧとｈ、ミスフィットをｆ、スレティング
転位のバーガースベクトルをｂとすれば、ミスフィット
応力εは、下記の数式１によって表される。

【００１３】

【数１】

【００１４】一方、ブロッキング効果は、主に挿入膜の
剛性率Ｇに関係し、転位の持つ自己エネルギＥｄは、下
記の数式２の如く、剛性率Ｇにほぼ比例する。

【００１５】

【数２】

【００１６】このことから、挿入膜により転位が、図４
（ｂ）に示すように、ブロックされる。

【００１７】このように、スイーピング、ブロッキング
の両効果を高めるためには、上記数式１および数式２か
ら分かるように、特に、ミスフィットｆと剛性率Ｇが大
きい物質を挿入膜として選択すれば良い。

【００１８】しかしながら、前述したようなＧａＡｓ／
Ｓｉの組合せでＳＬＳを挿入する場合には、この２つの
パラメータが小さい、特に挿入膜の剛性率Ｇが小さいた
め、上記２つの効果が充分に得られない。なお、ＧａＡ
ｓの硬度は７５０ｋｇ／ｍｍ²であるが、ＩｎＡｓの硬
度が３７４ｋｇ／ｍｍ²であるため、Ｉｎ_xＧａ_1-xＡ
ｓの硬度はこの２つの値の間に入る。

【００１９】このようなＳＬＳの挿入の代わりに、最
近、剛性率Ｇの大きなＳｉの薄膜をＧａＡｓ膜中へ挿入
し、転位の膜表面への伝播を抑制する方法が提案されて
いる（米国電子化学協会誌“ＪｏｕｒｎａｌｏｆＥ
ｌｅｃｔｒｏｃｈｅｍｉｃａｌＳｏｃｉｅｔｙ”１３
９，８６５（１９９２））。ここで、Ｓｉの硬度は１１
００ｋｇ／ｍｍ²である。しかし、この方法によっても
なお、ＧａＡｓ膜の表面へ到達する転位の密度は、１０
⁶／ｃｍ²以下には到っていない。この原因は、やはり
前述した２つの効果が転位の運動抑制に充分に作用して
いないためと考えられる。

【００２０】本発明者らは、上記挿入膜を通過してＧｓ
Ａｓ膜の表面へ到達するスレディング転位を電子顕微鏡
により詳細に解析した。この解析の結果、（１１１）面
上を〈２１１〉方向へ運動するものが大部分を占めてい
ることがわかった。スレディング転位には、この他に
（１１１）面上を〈１１０〉方向へ運動するものもあ
る。しかし、これは挿入膜によりブロックされて、上方
へ伝播しないことも分かった。

【００２１】この上方へ到達した〈２１１〉方向の転位
を再び運動させ、エピタキシャル成長膜から外部へ逃が
すことができれば、エピタキシャル成長膜中の転位密度
は大幅に低下するはずである。これを可能とするために
は、膜の成長後、または挿入膜成長後、成長を中断して
成長温度より高い温度で試料を加熱し、転位の運動を促
進してやれば良い。

【００２２】図２に、この過程を膜の成長後の熱処理の
場合を例にとって示す。図２（ａ）は、成長後の膜中を
通過した〈２１１〉方向のスレディング転位の模式図で
ある。図２（ｂ），（ｂ´），（ｂ”）は、熱処理途中
の〈２１１〉方向の転位の挙動を示す図である。挿入膜
からの上記数式１による応力を受けて、挿入膜に沿って
転位は運動する。この場合、転位の運動形態は、図２
（ｂ），（ｂ´），（ｂ”）に示すように、３通りあ
る。

【００２３】熱処理後の転位３は、膜の側面から外部へ
逃げ出し、転位の最終形態は、図２（ｂ），（ｂ´），
（ｂ”）の各様式に従って、図２（ｃ），（ｃ´），
（ｃ”）の３通りとなる。

【００２４】ＧａＡｓ膜中の転位の運動速度は、８００
℃でほぼ０．１ｃｍ／秒、９００℃でほぼ１ｃｍ／秒で
ある。すなわち、８００℃においては１〜２分で、また
９００℃ならば約１０秒の熱処理時間で、直径４インチ
（約１０ｃｍ）程度のウエハの一端から一端迄、転位は
運動することが可能である。従って、上記図２（ｃ），
（ｃ´），（ｃ”）を実現することは容易である。

【００２５】従って、本発明による半導体薄膜の製造方
法は、第１の格子定数および第１の剛性率をもつ単結晶
薄膜を、第１の格子定数と異なる第２の格子定数および
第１の剛性率と異なる第２の剛性率をもつ半導体ヘテロ
エピタキシャル成長膜の間に挟んだ状態で、半導体ヘテ
ロエピタキシャル成長膜を所定の成長温度で成長する工
程と、この半導体ヘテロエピタキシャル成長膜の成長中
および成長後に、成長した半導体ヘテロエピタキシャル
成長膜に成長温度より高い温度で熱処理を施して半導体
薄膜を得る工程とを含む。

【００２６】上記半導体薄膜の製造方法において、単結
晶薄膜は、例えば、Ｓｉ薄膜であり、半導体ヘテロエピ
タキシャル成長膜は、例えば、ＧａＡｓ膜である。

【００２７】

【作用】前述したように、本発明は剛性率およびミスフ
ィットの大きな単結晶薄膜を半導体ヘテロエピタキシャ
ル成長膜中へ挿入し、挿入後結晶成長温度よりも高い温
度で熱処理を施すことによって得られる作用を膜中の転
位の運動の阻止に利用し、転位密度の低減を図るもので
ある。

【００２８】剛性率およびミスフィットの大きな物質は
膜中の転位の運動を抑制する作用を有し、また熱処理は
転位を膜中から膜外へはき出す作用を有する。これら２
つの作用が相まって、転位密度の低減に大きな効果が得
られる。尚、それぞれ独立の作用のみでは、効果が低減
する事は言うまでもない。

【００２９】

【実施例】次に、本発明の実施例について、図１および
図２を参照して説明する。

【００３０】実施例１（００１）面で〈１１０〉方向に２°傾むいたＳｉ基板
５を適当に化学洗浄し、分子線結晶成長（ＭＢＥ）装置
内へ入れた後、約９００℃で１５分間加熱し、基板表面
の酸化膜を除去した。しかる後、ＡｌＡｓのバッファ膜
８を１０原子層４００℃で成長した後、ＧａＡｓ膜６を
６００℃で約１μｍ／時の成長速度で、１μｍの厚さ成
長した。その後、Ｓｉの薄膜７を約１ｎｍの厚さ２５０
℃で成長し、再びＧａＡｓ膜６を１μｍ成長した。この
後、引続きＳｉ薄層７を１ｎｍ、前述したのと同様に成
長した後、ＧａＡｓ膜６の成長を１μｍ行った。このよ
うにして製造された結果を図１に示す。

【００３１】このように成長したヘテロエピタキシャル
成長膜試料をＭＢＥ室より取り出し、短時間熱処理装置
室内に入れ、９００℃で１０秒間の熱処理を行い、ヘテ
ロエピタキシャル成長膜の表面へ抜ける転位の数をエッ
チピット法で評価した。その評価の結果、転位密度がほ
ぼ１０⁴／ｃｍ²以下であることを確めた。また、電子
顕微鏡により、スレディング転位の形態を観察したとこ
ろ、図２（ｃ”）と同様であることを確認した。

【００３２】実施例２上記実施例１と同様の面方位のＳｉ基板５を上記実施例
１と同様に処理し、最初のＳｉ薄層７の成長終了後、直
ちにＡｓ圧下で８００℃、３０分の熱処理を行った。そ
の後、上記実施例１と同様の成長を繰り返した後、成長
膜をＭＢＥ室から取り出し、エッチビット法で転位密度
の評価を行った。この評価の結果、やはり転位密度がほ
ぼ１０⁴／ｃｍ²以下であることが分かった。また、電
子顕微鏡により、転位の形態を調べたところ、図２
（ｃ）と同様であることも分かった。

【００３３】上記実施例１および上記実施例２において
述べた成長において、Ｓｉ薄層７の厚さは最大１ｎｍが
適当であり、それ以上の厚さでは、Ｓｉ薄層から転位の
発生が生じ望ましくない。また、Ｓｉ薄層の成長温度
は、Ａｓ圧がない場合は、室温から５００℃の間が良
い。さらに、Ｓｉ薄層の成長温度は、Ａｓ圧下では、温
度の上限は７００℃迄は問題ないことが分かった。

【００３４】また、Ｓｉ薄層の挿入位置は、成長層の厚
さにより、適宜変更することが望ましい。例えば、全体
の膜厚をｄとした場合、基板表面から０．２ｄと０．６
ｄの位置に挿入したとき、最も効果が高いことが分っ
た。また、目的に応じて、複数本のＳｉ薄層を挿入すれ
ば、なお一層の効果が高められることも分かった。

【００３５】上記実施例１および実施例２の成長におい
て、挿入する物質は、Ｓｉ以外でも剛性率およびミスフ
ィットの高い材料ならば、転位密度の低減に対して効果
のあることはいうまでもない。

【００３６】上記実施例１および実施例２において説明
した如く、熱処理の適用は、成長中および成長後のいず
れにおいても効果がある。また、熱処理温度および熱処
理時間は、目的に応じて任意の条件を選択することがで
きる。特に、効果が著しいのは、８００〜９００℃の熱
処理温度において１０秒〜１０分の熱処理時間の範囲で
あった。また、短時間の熱処理を適用する場合は、それ
を複数回繰り返すと、一層の効果があることが分かっ
た。

【００３７】上記実施例１および実施例２は、最も一般
的な半導体のヘテロエピタキシャル成長膜の成長の例を
示している。他の系、例えば、Ｓｉ基板上のＧｅの成
長、またはＳｉ基板上のＩｎＰの成長などにおいても、
Ｓｉ挿入膜および熱処理の効果があることはいうまでも
ない。一般的に、Ｓｉ基板上のヘテロエピタキシャル成
長膜中の転位の膜表面への伝播抑制に対して大きな効果
を有することが分かった。

【００３８】上記ヘテロエピタキシャル成長膜中への挿
入膜と熱処理による転位抑制効果は、Ｓｉ基板以外のす
べての半導体基板上のヘテロエピタキシャル成長におい
て、例えば、ＩｎＰ／ＧａＡｓ、ＧａＡｓ／ＩｎＰ，Ｉ
ｎＡｓ／ＧａＡｓ、ＧａＡｓ／ＩｎＡｓなどの系におい
ても有効であることはいうまでもない。

【００３９】

【発明の効果】以上説明したように本発明は、半導体ヘ
テロエピタキシャル成長膜を、その膜中に格子定数およ
び剛性率の大きく異なる単結晶薄膜を挿入した状態で、
成長中および成長後、半導体ヘテロエピタキシャル成長
膜の成長温度よりも高い温度で熱処理を施すことによ
り、半導体ヘテロエピタキシャル成長膜の表面での転位
密度を１０⁴／ｃｍ²以下に抑制することができる。

【図面の簡単な説明】

【図１】本発明の一実施例による半導体薄膜の製造方法
で製造された半導体薄膜を示す模式図である。

【図２】スレディング転位の挿入膜による効果を示す模
式図である。

【図３】ヘテロエピタキシャル成長膜の成長中において
発生するスレディング転位の発生を示す模式図である。

【図４】スレディング転位の上昇を阻止する２つの効果
を示す模式図である。

【符号の説明】

１基板２成長膜３スレディング転位４挿入層５Ｓｉ６ＧａＡｓ７Ｓｉ薄層８ＡｌＡｓ

Claims

【特許請求の範囲】

【請求項１】第１の格子定数および第１の剛性率をも
つ単結晶薄膜を、前記第１の格子定数と異なる第２の格
子定数および前記第１の剛性率と異なる第２の剛性率を
もつ半導体ヘテロエピタキシャル成長膜の間に挟んだ状
態で、前記半導体ヘテロエピタキシャル成長膜を所定の
成長温度で成長する工程と、該半導体ヘテロエピタキシャル成長膜の成長中および成
長後に、前記成長した半導体ヘテロエピタキシャル成長
膜に前記成長温度よりも高い温度で熱処理を施す工程と
を含む半導体薄膜の製造方法。
【請求項２】Ｓｉ基板上に、Ｓｉ薄膜をＧａＡｓ膜の
間に挟んだ状態で、前記ＧａＡｓ膜を所定の成長温度で
成長する工程と、該ＧａＡｓ膜の成長中および成長後に、前記成長したＧ
ａＡｓ膜に前記成長温度よりも高い温度で熱処理を施す
工程とを含む半導体薄膜の製造方法。
【請求項３】前記Ｓｉ薄膜の厚さが１ｎｍ以下である
ことを特徴とする請求項２記載の半導体薄膜の製造方
法。
【請求項４】前記Ｓｉ薄膜を、前記成長したＧａＡｓ
膜全体の膜厚に対して、基板表面から０．２と０．６の
位置に挿入したことを特徴とする請求項２記載の半導体
薄膜の製造方法。
【請求項５】前記熱処理を施す工程が、８００〜９０
０℃の熱処理温度、１０秒〜１０分の熱処理時間である
ことを特徴とする請求項２記載の半導体薄膜の製造方
法。