JPH0655277U - 部品実装回路基板 - Google Patents

部品実装回路基板

Info

Publication number
JPH0655277U
JPH0655277U JP093893U JP9389392U JPH0655277U JP H0655277 U JPH0655277 U JP H0655277U JP 093893 U JP093893 U JP 093893U JP 9389392 U JP9389392 U JP 9389392U JP H0655277 U JPH0655277 U JP H0655277U
Authority
JP
Japan
Prior art keywords
circuit board
positioning marks
component
circuit
land electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP093893U
Other languages
English (en)
Inventor
秀雄 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP093893U priority Critical patent/JPH0655277U/ja
Publication of JPH0655277U publication Critical patent/JPH0655277U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 (修正有) 回路部品を回路基板上に搭載するときの位置決めを行
う位置決めマークを正確な位置に形成すると共に、ラン
ド電極へのリード端子の半田付けの障害とならないよう
にする。 【構成】 回路部品2を回路基板1上の所定の位置に正
確に搭載する目的で、回路部品2を搭載する位置を示す
ための位置決めマーク5、5が形成される。この位置決
めマーク5、5は、電極ランド4、4…と共に導体パタ
ーンとして印刷され、且つ最も外側の電極ランド4、4
…と一体に形成されている。これにより、位置決めマー
ク5、5が電極ランド4、4に対して正確な位置に形成
される。また、位置決めマーク5、5が電極ランド4、
4…と同じ導体膜からなるため、ランド電極4、4…に
リード端子3、3…を半田付けするときの障害とならな
い。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、絶縁基板に回路パターンが形成された回路基板の上に半導体集積回 路素子等の回路部品を搭載した部品実装回路基板に関する。
【0002】
【従来の技術】
図5及び図6に示すように、回路基板1は、アルミナ系、エポキシ系、あるい はシリコン樹脂系等の絶縁基板に導体材料、抵抗材料、誘電体材料及び絶縁材料 等を使用して厚膜印刷などの手法により、ランド電極4、4…を含む回路パター ンが形成される。このような回路基板1上には、例えば回路部品2が搭載される 。図5に示す例は、部品本体の両側から各々一列ずつリード端子3、3…を導出 したデュアルインラインパッケージタイプの回路部品2を搭載したものであり、 回路基板1上に2列にランド電極4、4…が形成されている。また、図6に示し た例は、接続端子アレイ6を用いたシングルインラインパッケージタイプの回路 部品2を搭載したものであり、回路基板1上には、前記接続端子アレイ6のリー ド電極7、7の間隔に合わせて、1列にランド電極4、4…が形成される。そし て、これらランド電極4、4…に予めクリーム半田を塗布しておき、回路部品2 を搭載し、前記リード端子3、3…やリード電極7、7…をランド電極4、4… の上に乗せる。その後、回路基板1をトンネル炉に送り、前記クリーム半田をリ フローし、ランド電極4、4…にリード端子3、3…やリード電極7、7…を半 田付けする。
【0003】 このようにして回路基板1に回路部品2を搭載する場合、回路部品2を回路基 板1上の所定の位置に正確に搭載する目的で、回路部品2を搭載する位置を示す ための位置決めマーク5’、5’が回路基板1に形成される。この位置決めマー ク5’、5’は、通常では回路基板1上に搭載すべき回路部品2の外形輪郭を示 す位置に形成される。 従来の回路基板1では、この位置決めマーク5’、5’は、絶縁性インクを回 路基板1上に印刷し、焼き付けたり、或は金属箔を回路基板1上に貼り着けたり することで形成していた。
【0004】
【考案が解決しようとしている課題】
今日の回路基板1は、高密度実装化が進み、回路基板1上に印刷される回路パ ターンは、ますます細密化されている。こうした状況の中で、外側のランド電極 4、4と位置決めマーク5’、5’との間隔が極めて狭くなっている。このため 、位置決めマーク5’、5’を回路基板1上に印刷或は貼り着けるときに、これ らが外側のランド電極4、4に重なってしまい、回路部品2との接続不良を来す おそれがある。そのため、位置決めマーク5’、5’を回路基板1上に印刷或は 貼り着けるに当たっては、極めて正確な印刷や貼り着け技術が必要となり、製品 のコスト低減の障害となっていた。
【0005】 また、前記の位置決めマーク5’、5’は、ランド電極4、4…と別に印刷ま たは貼り着けられるため、いかに高度な印刷や貼り着け技術をもってしても、実 際の生産工程においてランド電極4、4…との位置ずれが避け難い。このため、 位置決めマーク5’、5’を基準として、回路部品2を回路基板1に搭載したと き、回路部品2のリード端子3、3…やリード電極7、7…が、回路基板1のラ ンド電極4、4…からずれて搭載されてしまうこともあった。 本考案は、前記従来技術の課題に鑑み、回路部品を回路基板上に搭載する位置 を示す位置決めマークがランド電極に対して正確な位置に形成できると共に、ラ ンド電極へのリード端子等の半田付けの障害とならない部品実装回路基板を提供 することを目的とする。
【0006】
【課題を解決するための手段】
すなわち、前記目的を達成するため、本考案は、回路基板1の上に回路部品2 が搭載されると共に、回路基板1の上に形成されたランド電極4、4…に前記回 路部品2の接続用導体が半田付けされ、回路基板1上のランド電極4、4…の外 側に、回路部品2の少なくとも一部分の輪郭をもってその搭載位置を示す位置決 めマーク5が施された部品実装回路基板において、前記位置決めマーク5が、ラ ンド電極4、4…と共に印刷された導体パターンにより形成されていることを特 徴とする。 この場合に、位置決めマーク5は、ランド電極4、4と一体に形成されてもよ い。
【0007】
【作用】
前記本考案による部品実装回路基板では、位置決めマーク5が、ランド電極4 、4…と共に印刷された導体パターンにより形成されていることから、特に高度 な印刷技術を適用しなくても、これら位置決めマーク5とランド電極4、4…と の相対位置は、それらを印刷する度に変わらず、ほぼ印刷用の版の誤差と同等の 精度で印刷することが可能である。そのため、位置決めマーク5と電極ランド4 、4…とを分離して形成する場合は、それらの重なり合いが起こらない。また、 位置決めマーク5と電極ランド4、4…とを一体に形成する場合も、位置決めマ ーク5が電極ランド4、4…と同じ導体膜からなるため、電極ランド4、4…へ のリード端子やリード電極の半田付けの障害とはならない。
【0008】
【実施例】
以下、図面を参照しながら、本考案の実施例について、詳細に説明する。 まず、図1と図2の実施例について説明すると、既に述べた通り、回路基板1 は、アルミナ系、エポキシ系、あるいはシリコン樹脂系等の絶縁基板に導体材料 、抵抗材料、誘電体材料及び絶縁材料等を使用して厚膜印刷の手法により、ラン ド電極4、4…を含む回路パターンが形成される。このような回路基板1上には 、例えば回路部品2が搭載される。この実施例では、部品本体の両側から各々一 列ずつリード端子3、3…を導出したデュアルインラインパッケージタイプの回 路部品2を搭載しており、回路基板1上には、2列にランド電極4、4…が形成 される。
【0009】 さらに、回路基板1上には、回路部品2を回路基板1上の所定の位置に正確に 搭載する目的で、回路部品2を搭載する位置を示すための位置決めマーク5、5 が形成される。この実施例では、位置決めマーク5、5は、電極ランド4、4… と共に導体パターンとして印刷され、且つ最も外側の電極ランド4、4…と一体 に形成され、テスト端子としても利用することができる。また、この位置決めマ ーク5、5は、回路基板1上に搭載すべき回路部品2の外形輪郭を示す位置とし て、その輪郭の対角線上にある一対の角部と対応する位置に形成されている。な お、この位置決めマーク5、5の部分を、透明または半透明の保護膜で覆ってお くと、後述する半田付けの際に、高熱により、酸化されて変色することが防止さ れる。 もちろん、この位置決めマーク5、5は、全ての電極ランド4、4と分離して 形成してもよい。その場合は例えば、従来技術として示した図5の位置決めマー ク5’、5’と同様の形状が採用できる。
【0010】 既に述べた通り、回路部品2の回路基板1への搭載は次のようにして行われる 。すなわち、ランド電極4、4…に予めクリーム半田を塗布しておき、前記位置 決めマーク5、5を基準として、回路部品2を搭載し、前記リード端子3、3… をランド電極4、4…の上に乗せる。その後、回路基板1をトンネル炉に送り、 前記クリーム半田をリフローし、ランド電極4、4…にリード端子3、3…を半 田付けする。この際、位置決めマーク5、5と電極ランド4、4…とが正確な位 置で対応するため、ランド電極4、4…とリード端子3、3…とを正確に位置合 わせし、確実に半田付けすることができる。また、位置決めマーク5、5が、ラ ンド電極4、4…にリード端子3、3…を半田付けするときの障害とならない。
【0011】 次に、図3と図4の実施例について説明すると、この実施例は、接続端子アレ イ6を用いたシングルインラインパッケージタイプの回路部品2を搭載した例で ある。この場合、回路基板1上には、前記接続端子アレイ6のリード電極7、7 の間隔に合わせて、1列にランド電極4、4…が形成され、これに前記接続端子 アレイ6のリード電極7、7…が半田付けされる。
【0012】 この実施例でも、位置決めマーク5、5は、電極ランド4、4…と共に導体パ ターンとして印刷され、且つ最も外側の電極ランド4、4…と一体に形成されて いる。また、この位置決めマーク5、5は、回路基板1上に搭載すべき回路部品 2の両端部の位置を示すものとして、そのリードランド4、4…を挟んで対向す るよう形成されている。 もちろん、この位置決めマーク5、5も、電極ランド4、4と分離して形成し てもよい。その場合は例えば、従来技術として示した図6の位置決めマーク5’ 、5’と同様の形状が採用できる。
【0013】
【考案の効果】
以上説明した通り、本考案によれば、位置決めマーク5を、ランド電極4、4 …に対して、高精度で印刷することができると共に、位置決めマーク5が電極ラ ンド4、4…へのリード端子3、3…やリード電極7、7…の半田付けの障害と ならない。これにより、位置決めマーク5の印刷が簡略化できると共に、正確な 電子部品2の搭載が可能となり、品質の向上と共にコスト低減が図れる。
【図面の簡単な説明】
【図1】本考案の第一の実施例である部品搭載回路基板
の要部斜視図である。
【図2】同実施例である部品搭載回路基板の要部平面図
である。
【図3】本考案の第二の実施例である部品搭載回路基板
の要部斜視図である。
【図4】同実施例である部品搭載回路基板の要部平面図
である。
【図5】従来例である部品搭載回路基板の要部斜視図で
ある。
【図6】他の従来例である部品搭載回路基板の要部斜視
図である。
【符号の説明】
1 回路基板 2 回路部品 3 リード端子 4 ランド電極 5 位置決めマーク 6 リードアレイ 7 リード電極

Claims (2)

    【整理番号】 0040437−01 【実用新案登録請求の範囲】
  1. 【請求項1】 回路基板(1)の上に回路部品(2)が
    搭載されると共に、回路基板(1)の上に形成されたラ
    ンド電極(4)、(4)…に前記回路部品(2)の接続
    用導体が半田付けされ、回路基板(1)上のランド電極
    (4)、(4)…の外側に、回路部品(2)の少なくと
    も一部分の輪郭をもってその搭載位置を示す位置決めマ
    ーク(5)が形成された部品実装回路基板において、前
    記位置決めマーク(5)が、ランド電極(4)、(4)
    …と共に印刷された導体パターンにより形成されている
    ことを特徴とする部品実装回路基板。
  2. 【請求項2】 前記請求項1において、位置決めマーク
    (5)は、ランド電極(4)、(4)と一体に形成され
    ていることを特徴とする部品実装回路基板。
JP093893U 1992-12-29 1992-12-29 部品実装回路基板 Pending JPH0655277U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP093893U JPH0655277U (ja) 1992-12-29 1992-12-29 部品実装回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP093893U JPH0655277U (ja) 1992-12-29 1992-12-29 部品実装回路基板

Publications (1)

Publication Number Publication Date
JPH0655277U true JPH0655277U (ja) 1994-07-26

Family

ID=14095165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP093893U Pending JPH0655277U (ja) 1992-12-29 1992-12-29 部品実装回路基板

Country Status (1)

Country Link
JP (1) JPH0655277U (ja)

Similar Documents

Publication Publication Date Title
US6169253B1 (en) Solder resist window configurations for solder paste overprinting
US4697204A (en) Leadless chip carrier and process for fabrication of same
US6729532B2 (en) Component mounting method
JPS61288493A (ja) 回路基板の部品端子番号表示方法
JPH0219635B2 (ja)
JP2561642B2 (ja) プリント配線板用部品位置決めマークの形成法
JPH0563346A (ja) チツプ型電子部品を搭載した装置
US20070119911A1 (en) Method of forming a composite standoff on a circuit board
JP2725646B2 (ja) 半導体部品およびその実装方法
JPH05335438A (ja) リードレスチップキャリア
JPH0613741A (ja) 表面実装部品用回路基板
JPS5853890A (ja) 電子部品のはんだ付け方法
JPS58102597A (ja) 電子回路基板
JPH04373156A (ja) クリーム半田接続方法
JPH06326446A (ja) 基板の製造方法及び基板
JP2527326Y2 (ja) 回路基板装置
JPH0611531Y2 (ja) 回路基板装置
JPH0714673U (ja) 混成集積回路基板
JPH1167945A (ja) 電子回路モジュール
JP2554693Y2 (ja) プリント基板
JP2528436B2 (ja) 回路基板装置の製造方法
JPH04243187A (ja) プリント基板
JP2503565Y2 (ja) プリント配線基板の部品実装構造
JPH09135070A (ja) プリント基板
JPH09153673A (ja) 電子部品のハンダ接続方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980922