JPH065622A - 半導体装置のポリサイドゲート構造の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 段差のないポリサイドゲート構造と段差のあ
るポリサイドゲート構造を同時に形成して異なる構造の
ゲート電極を作る。 【構成】 基板１上に形成したゲート酸化膜２上にポリ
シリコン層３を形成し、更にその上にシリサイド層５を
形成する。このシリサイド層５に部分的にアニールを施
してアニールしたシリサイド部分５Ａとアニールをしな
かったシリサイド部分５Ｂを形成する。これを同一条件
でエッチングすることにより段差のないポリサイドゲー
ト構造１９と段差２３のあるポリサイドゲート構造２１
を同時に形成する。これに不純物注入を行うことにより
単一ゲート構造と疑似ＧＯＬＤ構造を同時に製造する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置のポリサイ
ドゲート構造の製造方法の改良に関する。

【０００２】

【従来の技術】一般に、ＤＲＡＭ等の半導体装置におけ
るゲート構造にあっては、ゲート形成後の高温プロセス
等に耐え得るように高融点のポリシリコンを単体で用い
た構造や、ポリシリコン上に抵抗値が低く且つ高融点の
金属シリサイドを重ねたいわゆるポリサイドゲート構造
が知られている。このポリサイドゲート構造は、集積度
の向上に伴ってポリシリコン単体では十分に対応できな
くなったために、ポリシリコンよりも抵抗値が低く且つ
高融点であるシリサイドを使用するための構造として開
発されたものである。

【０００３】このポリサイドゲート構造の製造方法を図
２に基づいて説明すると、まず、シリコン基板１上に薄
いゲート酸化膜２を形成し、更に、この酸化膜２の上に
ポリシリコン層３を成膜する（図２（Ａ））。次に、こ
のポリシリコン層３に対して必要な不純物イオン４をイ
オン注入により、或いは熱拡散法によりドーピングする
（図２（Ｂ））。その後、不純物イオンの注入されたポ
リシリコン層３上に高融点の金属シリサイド層５を成膜
する（図２（Ｃ））。このシリサイド膜５はポーラス構
造であるために、ここで熱処理を施してポーラスを埋め
て密な膜構造にする。その後、フォトリソグラフィプロ
セスを行い、残留するフォトレジスト６を保護膜として
反応性イオンエッチング（ＲＩＥ）処理を施してシリサ
イド層５とポリシリコン層３の不要部分を取り除き、パ
ターン形成を行う（図２（Ｄ）。そして、最後にパター
ン上の不要なフォトレジスト６を除去する（図２
（Ｅ））。

【０００４】このようにして形成されたポリサイドゲー
ト構造は、ゲートの抵抗値等において比較的良好な結果
を示すものであるが、半導体装置の更なる微細化及び高
密度化の傾向に応じて一層の高耐圧化及び高速化が要求
されている。このような要求に応じて、ゲート−ドレイ
ン間が低濃度不純物拡散層により重なった構造となるい
わゆるＧＯＬＤ構造（Ｇａｔｅ−Ｄｒａｉｎ Ｏｖｅｒ
ｌａｐｐｅｄ Ｄｅｖｉｃｅ）が、開発された。このＧ
ＯＬＤ構造は、例えば１９８７年１２月１１日電子情報
通信学会により発行された雑誌「電子情報通信学会技術
研究報告」のタイトル「シリコン材料デバイス」の３１
頁から３６頁に、サブタイトル「高耐圧・高速５Ｖ動作
サブミクロンデバイスＧＯＬＤ」として示されている。

【０００５】この種のＧＯＬＤ構造の特徴は、ゲート電
極内にエッチングストップの働きをする自然酸化膜を挟
み込んで２層構造にした点及びゲート側壁にＳＥＬＯＣ
Ｓ（Ｓｅｌｅｃｔｉｖｅ Ｏｘｉｄｅ Ｃｏａｔｉｎｇ
ｏｆ Ｓｉｌｉｃｏｎｇａｔｅ）酸化膜を形成してオ
ーバラップ長を制御するようにした点にある。このＧＯ
ＬＤ構造のゲートの製造方法を図３に基づいて説明する
と、まず、シリコン基板１上にゲート酸化膜２を形成
し、この酸化膜２上に第１のポリシリコン層７を形成す
る。そして、基板を大気中に開放することによりこの上
に非常に薄い自然酸化膜８を形成し、更にその上に第２
のポリシリコン層９を形成する（図３（Ａ））。

【０００６】その後、この第２のポリシリコン層９の上
にシリコン酸化膜１０を設け、エッチング処理を施すこ
とによりこれをパターニングする（図３（Ｂ））。そし
て、この酸化膜１０を保護膜として等方的にエッチング
を行い、自然酸化膜８でエッチングを終点させて不要な
部分の第２のポリシリコン層を除去する（図３
（Ｃ））。そして、酸化膜１０をマスクとして不純物イ
オンを第１のポリシリコン層７上から注入することによ
り低濃度不純物拡散層１１を基板表面に形成する（図３
（Ｄ））。その後、ＣＶＤ法によりＳｉＯ₂ 層を形成し
た後にエッチバックすることによりサイドスペーサ１２
を形成し、このエッチバック時にサイドスペーサ１２の
外側の第１のポリシリコン層７も除去する（図３
（Ｅ））。そして、ゲートのオーバラップ長Ｌ１を制御
するＳＥＬＯＣＳ酸化膜１３を形成し、その後、不純物
をイオン注入することにより高濃度不純物拡散層１４を
基板１の表面に形成し（図３（Ｆ））、全体を完成す
る。

【０００７】

【発明が解決しようとする課題】ところで、半導体装置
の高速化が要求され、ゲート電極が微細化されると、Ｐ
チャネル、Ｎチャネルの両トランジスタ間に特性の差が
生じ、これを解決するために同一基板上に異なる構造の
ゲート電極が必要となるが、上述したようなゲート電極
の製造方法では、この要求に十分に対応することができ
ないのみならず、工程自体も非常に複雑化するという問
題点を有していた。本発明は、以上のような問題点に着
目し、これを有効に解決すべく創案されたものであり、
その目的は段差のないポリサイドゲート構造と段差のあ
るポリサイドゲート構造を同時に形成して異なる構造の
ゲート電極を作ることができる半導体装置のポリサイド
ゲート構造の製造方法を提供することにある。

【０００８】

【課題を解決するための手段】本発明は、上記問題点を
解決するために、基板上に形成したゲート酸化膜上にポ
リサイドゲート構造を製造する方法において、前記ゲー
ト酸化膜上に形成したポリシリコン層上にシリサイド層
を形成した後に前記シリサイド層を部分的にアニールす
る工程と、フォトプロセス後にエッチングを行うことに
より、前記アニールをしたシリサイド部分では段差のな
いポリサイドゲート構造を、前記アニールをしなかった
シリサイド部分では段差のあるポリサイドゲート構造を
同時に形成する工程とを含むように構成したものであ
る。

【０００９】

【作用】本発明は、以上のように構成したので、ポリシ
リコン層上に形成されたシリサイド層の必要部分のみに
ランプ光等を照射することにより部分的にアニール処理
が施される。そして、パターン化されたフォトレジスト
を保護膜としてエッチング処理を施すことにより、アニ
ールをしたシリサイド部分ではサイドエッチがほとんど
生ぜずにフォトレジストのパターン通りのエッチングが
行われて段差のないポリサイドゲート構造が形成され、
アニールをしなかったシリサイド部分ではサイドエッチ
が激しく行われて段差が生ずることになり、段差のある
ポリサイドゲート構造が形成される。これに、不純物イ
オンを注入することによりポリシリコン層の張り出し部
分の影響により、低温度の不純物層と高温度の不純物層
が同時に形成されることになる。

【００１０】

【実施例】以下に、本発明に係る半導体装置のポリサイ
ドゲート構造の製造方法の一実施例を添付図面に基づい
て詳述する。図１は本発明に係る半導体装置のポリサイ
ドゲート構造の製造方法の一実施例を説明するための説
明図である。まず、図１（Ａ）に示すように、図２
（Ａ）乃至図２（Ｃ）に示す通常のポリサイドゲート構
造を製造する時と同様に、半導体ウエハ等の基板、例え
ばシリコン基板１上に薄くゲート酸化膜２を形成し、更
に、このゲート酸化膜２上にポリシリコン層３を成膜す
る。次に、このポリシリコン層３に対して必要な不純物
イオンをイオン注入、或いは熱拡散法によりドーピング
する。そして、不純物イオンの注入されたポリシリコン
層３の上に高融点の金属シリサイド層５を成膜する。こ
の時点で金属シリサイド層５はポーラス構造になってい
る。

【００１１】次に、図１（Ｂ）に示すように所望のパタ
ーンを有するマスクパターン１５を通して例えば赤外線
等を含むランプ光１６を上記シリサイド層５に照射し、
シリサイド層の必要部分のみをアニール処理する。これ
により、ランプ光１６を照射してアニールしたシリサイ
ド部分５Ａはポーラス構造から密な膜構造に改変され、
ランプ光１６が照射されずにアニールしなかったシリサ
イド部分５Ｂはポーラス構造のまま維持される。この場
合、後述するように段差のない単一ドレイン構造を形成
するシリサイド部分はアニール処理を施し、段差のある
ドレイン構造を形成するシリサイド部分はアニール処理
を施さないようにする。

【００１２】次に、図１（Ｃ）に示すようにシリサイト
層５の表面にフォトレジストを塗布し、これにマスクを
介して紫外線を照射するなどのフォトリソグラフィ工程
によりレジストパターン１７を形成する。その後、図１
（Ｄ）に示すように上記レジストパターン１７を保護膜
として、例えばＣｌ₂ ＋ＣＨＣｌ₂ ＋Ｎ₂ ガスをエッチ
ングガスとして反応性イオンエッチング等の気相エッチ
ングを施し、シリサイド層５とポリシリコン層３の不要
な部分を削除する。この場合、アニールしたシリサイド
部分５Ａにおいては、マスクパターン１５と下地層との
密着性が良好なことからサイドエッチは比較的少なく、
マスクパターン１５の通りにエッチングが行われて段差
のないポリサイド形状となり、これに対してランプ光１
６が当たらずにアニールしなかったシリサイド部分５Ｂ
においては、マスクパターン１５と下地層との密着性が
余り良好でないまま維持されているのでシリサイド部分
５Ｂに対しては激しくサイドエッチが施されて段差２３
のあるポリサイド形状となる。

【００１３】そして、エッチング処理が終了したならば
剥離液等を用いてレジストパターン１７を除去し、その
後、基板１の全面をアニール処理することにより２重構
造のポリサイドを低抵抗化する。その後、図１（Ｅ）に
示すように不純物イオン１８をイオン注入或いは熱拡散
法により全面に渡って注入する。これにより、段差のな
いポリサイドゲート構造１９の周辺部には高濃度不純物
拡散層２０のみよりなるドレイン（ソース）が形成さ
れ、ここに単一ドレイン構造のトランジスタができる。
一方、段差のあるポリサイドゲート構造２１において
は、ポリシリコン層３の張り出し部３Ａを通して注入さ
れた不純物イオンは濃度が小さく、しかも浅く分布し、
ここに低濃度不純物拡散層２２が形成され、その周辺部
では前述と同様に不純物が高濃度でしかも深く分布する
高濃度不純物拡散層２０が形成される。すなわち、この
段差２３のあるポリサイドゲート構造２１においては、
疑似ＧＯＬＤ構造（図３（Ｆ）参照）が形成されること
になる。

【００１４】このように、本実施例においては、ポリシ
リコン層３上に形成したシリサイド層５を選択的にすな
わち部分的にアニール処理することにより、同一基板上
に段差のあるポリサイドゲート構造と段差のないポリサ
イドゲート構造を同時に形成することが可能となる。そ
して、このような基板１に不純物イオンの注入を同一条
件で施すことにより、段差のないゲート構造１９の部分
には単一ドレイン構造を形成でき、段差のあるゲート構
造２１の部分には疑似ＧＯＬＤ構造を形成することが可
能となる。尚、上記実施例にあっては、マスクパターン
１５を通したランプ光１６によりアニール処理を行った
が、これに限定されず、例えばレーザ光を用いて必要部
分のみをアニール処理するようにしてもよい。

【００１５】

【発明の効果】以上説明したように、本発明のポリサイ
ドゲート構造の製造方法によれば、次のような優れた作
用効果を発揮することができる。シリサイド層を部分的
にアニールするという工程を加えるだけで、同一基板上
に段差のないポリサイドゲート構造と段差のあるポリサ
イドゲート構造を同時に形成することができる。また、
同一条件で不純物注入を行うことにより、段差のないゲ
ート構造部分には単一ドレイン構造を、段差のあるゲー
ト構造部分には疑似ＧＯＬＤ構造を形成することができ
る。従って、工程を複雑化することなく、同一基板上に
異なる構造のゲート電極を形成することができる。

【図面の簡単な説明】

【図１】本発明に係る半導体装置のポリサイドゲート構
造の製造方法の一実施例を説明するための説明図であ
る。

【図２】従来のポリサイドゲート構造の製造方法を説明
するための説明図である。

【図３】従来のポリサイドゲート構造の他の製造方法を
説明するための説明図である。

【符号の説明】

１…シリコン基板（基板）、２…ゲート酸化膜、３…ポ
リシリコン層、５…シリサイド層、５Ａ…アニールをし
たシリサイド部分、５Ｂ…アニールをしないシリサイド
部分、１５…マスクパターン、１６…ランプ光、１８…
不純物イオン、１９…段差のないポリサイドゲート構
造、２１…段差のあるポリサイドゲート構造、２３…段
差。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 基板上に形成したゲート酸化膜上にポリ
   サイドゲート構造を製造する方法において、前記ゲート
   酸化膜上に形成したポリシリコン層上にシリサイド層を
   形成した後に前記シリサイド層を部分的にアニールする
   工程と、フォトプロセス後にエッチングを行うことによ
   り、前記アニールをしたシリサイド部分では段差のない
   ポリサイドゲート構造を、前記アニールをしなかったシ
   リサイド部分では段差のあるポリサイドゲート構造を同
   時に形成する工程とを含むことを特徴とする半導体装置
   のポリサイドゲート構造の製造方法。