JPH0298143A

JPH0298143A - Ｌｄｄ構造ポリシリコン薄膜トランジスタの製造方法

Info

Publication number: JPH0298143A
Application number: JP25053488A
Authority: JP
Inventors: Mario Fuse; マリオ布施
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1988-10-04
Filing date: 1988-10-04
Publication date: 1990-04-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はＬ　Ｄ　Ｄ　（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　
Ｄｒａｉｎ−ｓｏｕｒｃｅ）構造のポリシリコン薄膜ｉ
−ランジスタの製造方法に係り、時に大面積基板上に該
トランジスタを同時に多数形成するのに適した製造方法
に関する。

〔従来の技術〕

従来、単結晶シリコン基板中に形成するＭＯＳＦＥＴに
おいては、ドレイン電界の低減を実現するために少なく
ともドレイン領域近傍に低濃度に不純物をドープした領
域を形成するＬＤＤ構造が知られている（例えば、ｌｌ
１Ｅ［！　Ｔｒａｎｓ、ＥＩｅｃＬｒｏｎ　Ｄｅｖ９ε
Ｄ−２９，ｐｐ５９０〜５９６．１９８２年参照）。

第２図にこのＬＤＤ構造のＭＯＳ　Ｆ　ＥＴの製造工程
を示す。

（１１単結晶シリコン基板２１上に例えば周知のロコス
法により、フィールド酸化膜２２、ゲート酸化膜２２′
を形成後、例えばＣＶＤ法でポリシリコン膜２３′を堆
積する。続いてＣＶＤＳｉＯ２膜２４′を堆積する（第
２図（ａ）参照）。

（２）次に反応性イオンエツチング（ｔＥ）によって、
ＣＶＤ５　ｉ　Ｏ２膜２４′と多結晶シリコン膜２３′
をバターニングしてゲート電極２３を形成する（第２図
（ｂ）参照）。

（３）続いて、ゲート電極２３をマスクとしてセルファ
ラインによりシリコン基板２１の表面にｎ型不純物イオ
ンを注入してｎ−層２７′を形成する（第２図（ｃ）参
照）。

（４）　　さらにシリコン基板２１の全面にＣＶＤ５ｉ
０２膜２８′を堆積する（第２図（ｄ）参照）。

（５）　　このＣＶＤＳｉＯ２膜２８′をＲＩＥにより
エツチングして、サイドウオール・スペーサー２８を形
成する（第２図（ｅ）参照）。

（６）次いで、全面にｎ型不純物イオンを高濃度に注入
して、ソース領域２５、ドレイン領域２６を形成する。

なお２９は保護膜である（第２図（ｆ）参照）。

この方法をポリシリコン薄膜トランジスタに適用するこ
とは容易であり、素子間分離法は、ロコス法を用いずに
直接シリコン・アイランド状にバターニングしてもよい
。

しかし、このような従来のＬＤＤ構造ＭＯ３ＦＥＴの製
造工程では、サイドウオール・スペーサー２８を形成す
る工程は不可欠であり、工程数が長くなるという問題点
がある。

さらに、大面積にわたりＲＩＥのエツチング速度を一様
に保つことは技術的に不可能に近く、ＬＤＤ構造ポリシ
リコン薄膜トランジスタを大面積基板上に多数同時に配
置形成することは困難であった。

また、ＬＤＤ構造ＭＩＳＦＥＴの製造工程を簡略化した
製造方法として、ＲＩＥを用いず、従ってサイドウオー
ル・スペーサーを用いずにソース・ドレイン領域を形成
する際の有機樹脂膜の被膜の厚さの相違を利用して、Ｌ
ＤＤ構造ＭＯ３ＦＥＴを形成する方法が提案されている
（例えば特開昭６１−２６７３６８号公報参照）。

この製造方法を第３図によって説明する。

（１）絶縁膜３２を形成したＰ型のシリコン基板３１上
にゲート電極３３を形成する（第３図（ａ）参照）。

（２）次にゲート電極３３を含むシリコン基板３１全面
にイオン注入に対して成る程度の抵抗を有する有機樹脂
膜３４を裾を有する山型に被覆する。

この結果有機樹脂膜３４とシリコン基板３１までの厚み
は、ゲート電極近傍（厚さＡ）と裾の部分（厚さＢ）と
では大きな差ができる（第３図（ｂ）参照）。

（３）続いて、ｎ型不純物のリン（ヱ）をイオン注入す
る。これにより有機樹脂膜３４の厚みに応じて低濃度の
ｎ−型領域３７と高濃度のｎ゛型領領域３５３６が同時
に形成される。従って、ソース領域３５、ドレイン領域
３６のゲート電極側近傍にｎ〜型領領域３７有するＬＤ
Ｄ構造のＭｒＳＦＥＴが得られる（第３図（ｃ）参照）
。

〔発明が解決しようとする課題〕

ところが、第３図の製造方法では、ゲート電極３３の近
傍（側壁部）の有機樹脂膜３４は不純物のドーピング濃
度制御膜として作用するため、ここに被覆する有機樹脂
膜等の材料特性で低濃度のｎ−型領域３７の厚みが決ま
ってしまい、その濃度プロファイルが独立に制御出来な
いという問題点がある。

さらに有機樹脂膜３４がゲート電極３３をなだらかに山
型に被覆するために熱工程が必要となることや有機樹脂
膜を粘度の低いものを用いることなどの問題点も存在す
る。

従って本発明はｐＪ略化した製造工程で、ゲート電極近
傍の絶縁膜の形状に影古されない、大面積基板上に多数
のＬＤＤ構造ポリシリコン薄膜トランジスタを同時に形
成することのできる製造方法を提供するものである。

〔課題を解決するための手段および作用〕本発明は、前
記目的を達成するため、従来の方法により絶縁性基板上
にポリシリコン膜、ゲート絶縁膜、ゲート電極を形成し
た後、ゲート絶縁膜とゲート電極上に絶縁膜を形成し、
この絶縁膜上から高濃度に不純物イオンを注入する第１
のイオン注入工程により、ソース・ドレイン領域を形成
する。次に絶縁膜を除去して、低濃度に不純物イオンを
注入する第２のイオン注入工程により低濃度層（ｎ−層
）を形成するものである。

この製造方法によれば、ゲート絶縁膜とゲート電極上に
形成する絶縁膜は、ゲート電極側壁近くで厚く被覆され
るため、注入イオンがゲート電極下およびその近傍のポ
リシリコン膜表面に、到達する確率は極端に減少する。

そのためゲート電極下、および側壁下の領域にはほとん
どイオン注入が起こらない。従って、該絶縁膜を除去後
、低濃度にイオン注入を行い低濃度層（ｎ−層）を形成
する。この方法によれば低濃度層（ｎ−層）のドーピン
グ濃度及び深さの制御が独立して行える。

〔実施例〕

本発明の実施例を第１図によって説明する。

第１図は本発明のＬＤＤ構造ポリシリコン薄膜トランジ
スタの製造工程説明図である。

第１図において、１はポリシリコン膜、２はＳｉＯ２膜
、３はゲート電極、４はフ第１・レジスト、５はソース
領域、６はドレイン領域、７はｎ−型低濃度領域を示す
。

（１１まず、図示省略した石英基板上に、減圧ＣＶＤ法
を用いて、ポリシリコン膜１を約１０００人堆積後、さ
らに減圧ＣＶＤ法によって、ゲート絶縁膜として５ｉ０
ｘ膜２を約１０００人堆積する（第１図（ａ）参照）。

（２）次にその場ドープ（ｉｎ−ｓｉＬｕ　ｄｏｐｉｎ
ｇ）により、リン（工）をドープしたポリシリコン膜全
約４０００人堆積し、フォトリソグラフィー法とドライ
エツチングによりパターニングしてゲート電極３を形成
する（第１図（ｂ）参照）。

（３）続いて、フォトレジスト４を約３０００人の厚さ
で全面に塗布し、９０℃で３０分間ソフト・ベータする
（第１図（Ｃ）参照）。

（４）その後、約１６０〜１８０ＫｅＶで、Ｐ゛イ、ｔ
　７ヲ２　Ｘ　１０　”ｃｍ−”ドーズのイオン注入を
行い、ｎ・型のソース領域５、ドレイン領域６を形成す
る。イオン注入の際、加速されるイオンは、ゲート電極
３、フォトレジスト４を突き抜けてポリシリコン膜表面
に注入されるが、ゲート電極３の側壁近くのフォトレジ
スト４の厚みａは、他の部分の厚みｂに比較して厚い。

そのため注入イオンが、ゲート絶縁膜やその側壁近くの
フォトレジストを突き抜けてポリシリコン膜ｌに到達す
る確率は極端に減少し、該部分下の領域にはほとんど注
入は起こらない（第１図（ｄ）参照）。

（５）次にフォトレジスト４を酸素アッシング等で除去
した後、再びＰ０イオンを約８０〜９０ＫｅＶでＩ　Ｘ
　１０　”ｃｔｍ−２ドーズのイオン注入を行い、ゲー
ト電極下を除（電極近傍下のポリシリコン膜１の表面に
ｎ−型領域７を形成する（第１図（ｅ）参照）。

その後の工程は通常のＩＣプロセスと同じく、層間絶縁
膜の堆積とコンタクト・ホールの形成、アルミニウムの
メタライゼーション等により目的のＬＤＤ構造ポリシリ
コン薄膜トランジスタを得ることができる。

なお、本実施例では、ポリシリコン層１を減圧ＣＶＤ法
を用いて形成した例について述べたが、本発明はこれに
限られず、レーザ・ビーム、イオン・ビーム、電子ビー
ム等を用いたビーム・アニールによる再結晶化膜等を用
いてもよい。

またゲート絶縁膜も本実施例の減圧ＣＶＤ法の地熱酸化
膜も用いることができることは勿論である。

さらに、ゲート電極材料は、イオン注入したドーパント
の活性化のための高温アニールや、レジスト除去のため
の酸素アッシングに耐えるものであれば、本実施例のポ
リシリコンの他シリサイドでもよいし、タングステン（
Ｗ）等の金属でもよい。

第１のイオン注入工程で用いるフォトレジストの厚さは
、本実施例では約０．３μｍとしたが、０゜２〜０．８
μｍ程度の範囲で選択することが出来る。

そして、第３図の従来例で示した製造方法ではゲート電
極側壁部のフォトレジスト膜は、不純物のドーピング濃
度制御膜として用いるため、ゲート電極をなだらかに被
覆する必要があり、そのための熱工程が不可決である。

しかし、本発明では該部分のフォトレジスト膜は第１の
イオン注入工程のイオンストンバーとして作用するため
、ゲート電極を含む基板を均一膜厚で被覆するものであ
ればよい。

さらに、ゲート電極を均一膜厚で被覆するものであれば
何でもよく、フォトレジスト膜に限らず広く一般ニ減圧
ＣＶＤＳｉＯｔＭｊ、常圧ＣＶＤ５ｉ０２膜等の堆積膜
、スピン・オン・グラス（ＳＯＧ）の塗布膜やポリイミ
ド膜を用いることもできる。

〔発明の効果〕

本発明ではゲート絶縁膜とゲート電極上に絶縁膜を形成
する絶縁膜形成工程と、前記絶縁膜の上から高濃度にイ
オンを注入する第１のイオン注入工程と、前記絶縁膜を
除去する除去工程と、前記絶縁膜除去後、低濃度にイオ
ンを注入する第２のイオン注入工程によりＬＤＤ構造ポ
リシリコン薄膜トランジスタを製造することができ、従
来のようにサイドウオールを事前に形成する必要が°な
い。

このため本発明によればレジスト塗布の如き絶縁１１！
形成とその除去という簡単な工程によって大面＋ｉ基板
上に多数の、ドレイン電極近傍での電界の緩和を図るこ
とのできるＬＤＤ構造のポリシリコン薄膜トランジスタ
を得ることができる。

【図面の簡単な説明】

第１図は本発明の実施例の製造方法説明図、第２図、第
３図は従来例の製造方法説明図である。 ■−ポリシリコン膜、２−３　ｉ　Ｏ２ｐｌｉ　（ゲート絶縁膜）、３−ゲー
ト電極、　　　　４−フォトレジスト、５−ソース領域
、　　　　６−　Ｆレイン領域、？−ｎ−型低濃型頭濃度領域願人　　冨士ゼｌコックス株式会社代理人弁理士
　　　山　谷　晧　榮第１図第２図

Claims

【特許請求の範囲】

（１）絶縁性基板上にポリシリコン薄膜と、ゲート絶縁
膜と、ゲート電極を具備するＬＤＤ構造ポリシリコン薄
膜トランジスタの製造方法において、前記ゲート絶縁膜
と前記ゲート電極上に絶縁膜を形成する絶縁膜形成工程
と、前記絶縁膜の上から高濃度にイオンを注入する第１
のイオン注入工程と、前記絶縁膜を除去する除去工程と
、前記絶縁膜除去後、低濃度にイオンを注入する第２の
イオン注入工程とを具備するＬＤＤ構造ポリシリコン薄
膜トランジスタの製造方法。