JPH0656381B2

JPH0656381B2 - 超音波の電気的焦点合わせ装置

Info

Publication number: JPH0656381B2
Application number: JP60152152A
Authority: JP
Inventors: ランニユゼルオリヴイエ
Original assignee: セージェーエールウルトラソニック
Priority date: 1984-07-10
Filing date: 1985-07-10
Publication date: 1994-07-27
Anticipated expiration: 2009-07-27
Also published as: EP0169123A1; JPS6135350A; DE3568886D1; EP0169123B1; FR2567670A1; FR2567670B1; US4779242A; ATE41543T1

Description

【発明の詳細な説明】産業上の利用分野本発明は、超音波を電気的に焦点合わせする装置に関す
る。

従来の技術超音波装置は特に医学および工業制御の分野において利
用されている。この装置の一般的な機能は超音波が送受
される媒質の物理定数を測定することである。超音波を
送信する目的で、超音波装置は圧電励振プローブに接続
された電気信号発信器を有している。一方、超音波を受
信する目的で、超音波装置は受信器に接続された圧電プ
ローブを有している。従来、送受切換器は送信と受信と
の合い間に切換わる送受両用の１つの可逆プローブを利
用していた。

プローブから媒質中に伝播する機械的圧力波は球面波で
ある。その結果、測定される各点に加えられる励振エネ
ルギー量はその点とプローブとの距離の２乗に比例して
減少する。同様の現象が受信時にも生じる。媒質の各点
から後方に散乱する信号もまた球面波として進行する。
送信時において媒質の各点に供給される励振力を増すた
めに、また受信時において各点から受け取る信号のエネ
ルギを増すために、圧電素子アレイを含むプローブを用
いることが知られている。所望の効果を達成するために
は、圧電素子アレイの各素子に印加する各電気信号間に
時間遅れを生じさせることも必要である。これらの時間
遅れによって超音波は注目する点に焦点合わせされ、時
間遅れは各素子に直列に接続された複数の遅延線を用い
る従来の方法によって得られる。各遅延線の時間遅れ
は、送信波を焦点合わせしようとする媒質中の点の位
置、あるいはそこから送信される波を受信しようとする
ところの媒質中の点の位置によって予め設定されている
値に固定される。各素子は１つの遅延線に接続され、遅
延線の数は素子の数に対応している。

さらに、媒質中の様々な領域に向けて超音波装置を使用
できることが望まれている。これらの領域は相対的な角
度変位の両端の方向の間に含まれる。この場合、時間の
遅れが可変であって、最大の時間遅れがこれらの両端方
向に対応するような遅延線を設けるとよい。例えば、素
子アレイから直角な方向に関して相対的な角度変位が45
゜、媒質中の伝播速度が1500m/s、観測点とアレイとの
距離がほぼ100mmであると仮定すると、観測点に再び現
れる波はアレイ上の異なる素子間に時間遅れの偏差を生
じさせることは明らかである。特にこの偏差は、長さ22
mmのアレイの両端の素子間において約10μｓの最大遅延
時間差が生じる程のものである。

発明が解決しようとする問題点アレイの軸に垂直な線に関して同様に対称に媒質のあら
ゆる点を走査させるために、アレイの両端に位置する素
子に対応する各遅延線の各時間遅れは同一でなければな
らない。しかしながら、遅延線の構造には多くの工学
的、技術的な問題が付随している。遅延線の本数および
特にそれら遅延線に固有の時間遅れの存続期間を減少さ
せることが必要である。

本発明の目的は、遅延線の時間遅れが素子アレイの最大
遅延時間差より短い、すなわちすべての遅延線の時間遅
れの総量が従来の遅延線の時間遅れの総量よりかなり小
さい焦点合わせ装置を提供することにある。

問題点を解決するための手段本発明による超音波の電気的焦点合わせ装置は、超音波
が圧電素子アレイと媒質中に位置する焦点との間を１方
向および／または他の方向に伝播し、超音波に対応する
電気信号が各圧電素子ごとに互いに異なった時間遅れで
伝達され、これらの時間遅れは各圧電素子ごとに圧電素
子と焦点との相対的位置関係に依存しており、圧電素子
に接続された遅延回路を備えた時間遅れを発生する手段
を有している。本発明の特徴により、前記時間遅れの発
生手段は、複数のレベルに階層状に配置された単位回路
から構成されており、前記圧電素子の各々は、前記階層
状配置の第１のレベルに位置する対応する１つの単位回
路のみに接続されており、前記階層状配置の第１のレベ
ル及びそれに続くレベルの各々の単位回路は、当該レベ
ルの次のレベルの単位回路に接続されており、各該単位
回路は集中ユニットに直接線と並行に接続されている遅
延線を有しており、前記単位回路内の該遅延線の時間遅
れが、当該単位回路に接続されている２つの圧電素子間
に存在するあるいは前記階層状配置において当該単位回
路に接続されている前のレベルの２つの単位回路間に存
在する相対的時間遅れの関数であり、前記単位回路の各
々は、当該単位回路に接続されている２つの圧電素子間
のあるいは前記階層状配置において当該単位回路に接続
されている前のレベルの２つの単位回路間の相対的時間
遅れを反転するスイッチング回路を具備していることを
特徴としている。

実施例第１図は従来の超音波装置を示している。この装置は、
ｎ個の素子Ciのアレイを備えた圧電プローブ１を有して
いる。超音波２は媒質３の点Ｐからプローブ１に向かっ
て進行する。超音波２は球面波である。この圧力波は素
子Ciによって検出され、電気信号列Si(t)に変換され
る。素子は遅延線５と全く同じ遅延線の列からなる遅延
アレイ４に接続される。多重指令Ｍは各遅延線に特定の
時間遅れTiを持たせる。続いて、各素子にそれぞれの時
刻に受信された波２は遅延線のアレイ全体から同時に抽
出される。

時間遅れTiは次のように表される。

ただし、ｄｉは素子Ｃｉから点Ｐまでの距離、ｃは媒質
３における波２の伝播速度である。多入力加算器６は、
それぞれ時間遅れを受けた信号Si(t)を入力し、１つの
信号Ｓ（ｔ）を出力するためにそれらの信号Si(t)を結
合する。この信号Si(t)は点Ｐから放出された波を表し
ている。

第１図（ａ）において、超音波装置は受信器として用い
られている。発信するときには、加算器６の代わりに電
流分配点（単に電気的接続点）に置き換えられ、信号Ｓ
（ｔ）とは反対の方向からこの収集点に達する信号Ｅ
（ｔ）が遅延線５のアレイ４を駆動する。様々な遅延線
の時間遅れの分布がそれまでの分布と全く等しければ、
プローブ１から放射された音波は点Ｐ上に焦点を結ぶ。
その結果、時間遅れの見地からして、送信状態にあるの
か受信状態にあるのかを見分けることができない。本発
明による焦点合わせ装置は送信もまた可能であるけれど
も、説明をより明快にするために、受信状態の配置を例
として次に記載する。同様に、可逆プローブの使用は本
質的なものではなくて、実際経済的なものでしかない。

本発明の特徴は、遅延手段４が単位回路の階層的組合せ
に置き換えられることにある。第１図（ｂ）は単位回路
を示し、第１図（ｃ）は階層の配列のしかたを示してい
る。第１図（ｂ）の単位回路７は基本的に直接線９と平
行して集中ユニット10に接続される遅延線８を有してい
る。送信に適用するときには、集中ユニットは１つの電
気的接続点となる。一方、受信時には集中ユニット10は
２つの接続線８および９から出力される信号を加え合わ
せる加算器となる。単位回路７は２つの入力と１つの出
力を有している。単位回路７の直接線９はセンサ（素
子）Ciから発する信号Si(t)を入力し、遅延線８はセン
サCi+₁から発する信号Si+₁(t)を入力する。本発明で
は、各信号Si(t)およびSi+₁(t)にそれぞれ時間遅れTiお
よびTi+₁を割り当てる代わりに、１つの信号に時間遅れ
Ti₊₁−Ｔｉを割り当てることが可能である。これらの２
つの信号を加算した後、加算結果は時間遅れＴｉを有し
ていることになる。加算される信号において、信号Si
(t)は実際時間遅れＴｉを、信号Si₊₁(t)は効果上時間遅
れＴｉ₊₁（Ｔｉ₊₁−Ｔｉ＋Ｔｉ）をそれぞれ受ける。負
の時間遅れを生じさせる方法はまだ見出されていないの
で、Ｔｉ₊₁がＴｉより大きいときのみ、可能となる。

第１図（ｂ）に示されるように、単位回路７から出力さ
れる信号は時間遅れＴｉが割り当てられる。同様に第１
図（Ｃ）において、回路７に隣接する回路11は信号Ｓｉ
₊₂（ｔ）およびＳｉ₊₃（ｔ）を入力する。回路11の各信
号が最終的な結果の達成に寄与するために、回路11の出
力に時間遅れＴｉ₊₂があてがわれなければならない。回
路７から出力された信号を回路11から出力された信号と
より近い位相関係とすることによって、これら２つの信
号は第３の単位回路13に入力することができる。この回
路13もまた遅延線15と並列な直接線14を有している。遅
延線15の時間遅れは、Ｔｉ₊₂−Ｔｉに等しいはずであ
る。回路13から出力された信号に当てがわれた時間遅れ
はＴｉであり、その結果すべて信号に当がわれた時間遅
れがそれぞれＴｉ，Ｔｉ₊₁，Ｔｉ₊₂およびＴｉ₊₃とな
る。

第１図（ｂ）に示す単位回路の構成は、次の３点を特徴
としている。第１の点として、回路の階層構成は第１図
（Ｃ）に示す構造に従って、ピラミッド状に結ばれて延
びることができる。第２の点として、最大可変時間遅れ
を有する遅延線の構成に係わる複雑さを考慮すると、回
路７を隣接する各素子に接続し、同様に回路13を隣接す
る各単位回路に接続することが有効である。実際、２つ
の隣接する素子に到達する波２によって生じる相対的遅
延時間は短いものである。このために、２つの隣接する
素子ＣｉおよびＣｉ₊₁は１つの単位回路に接続される。
遅延線８は、結局は多少短いものとなる最大の時間遅れ
を受け入れ得るものでなければならない。また、このた
めに、２つの隣接する回路７および11は同様の１つの回
路13に接続される。このように、２つの単位回路は、そ
れぞれ階層レベルにおいてそれぞれ発生した信号ができ
る限り短い相対的時間遅れを有するとき、隣接している
ものと見なされる。注目すべき第３の点として、時間遅
れＴｉはすべての素子に受信された信号に適用される。
全ての信号に同一の作用を及ぼす優れた焦点合わせに寄
与することはできないので、上記の遅延線なしで済ます
ことが可能である。

Ｔｉ₊₁が絶対的にＴｉより大きい値をとらねばならない
ことに伴う上記の拘束は、すなわち点Ｐが端部の素子Ｃ
ｎを通り素子アレイに垂直な線（破線Ｎ）の右側にのみ
位置し得ることを示している。実際、この場合には、素
子の添字の数が大きいほど早く波２を受信する（すなわ
ち、素子Ｃｎが最も早く波を受ける）。従って、時間遅
れＴｎは時間遅れＴｎ_−１より長く、このように時間遅
れＴ₁に到るまで同様の関係が成立する。素子Ｃｉの左
に位置する点に波を焦点合わせすることを可能とするた
めには、時間遅れＴｉ₊₁−Ｔｉが負の時間遅れとなるよ
うな遅延線を構成できることが必要となる。一見解決で
きそうにないこの問題は（第２図（ａ）に示すように）
単位回路７にスイッチング回路16を付加することによっ
て解決される。スイッチング回路16は、２つの信号Ｓｉ
(t)あるいはＳｉ₊₁(t)のどちらかが時間遅れＴｉ₊₁−Ｔ
ｉを受けのように選択することができる。実際、Ｔｉ₊₁
−Ｔｉが負ならば、Ｔｉ₊₁−Ｔｉの絶対値だけ他の信号
を遅延させることによって所望の結果が得られる。従っ
て、スイッチング回路16は２つの入力17および18と２つ
の出力19および20を有している。この回路はスイッチン
グ信号Ａを入力するための制御入力21をも有している。
一例として、スイッチング回路16は４つのアナログゲー
ト22ないし25を有し、ゲートのペア22および24で信号Si
を、ペア23および25で信号Si₊₁をそれぞれ入力する。命
令Ａあるいはインバータ26を通して得られる相補信号
が各アナログゲートの確認入力に出力され、一方では信
号Si(t)およびSi₊₁(t)が、他方では信号Si₊₁(t)およびS
i(t)が各ゲートの出力を経て、それぞれ回路16の出力19
および20に伝送される。このため、これら２つの出力の
うち一方のみを所望の大きさだけ遅延させることができ
る。

それにもかかわらず、信号の分布Si(t)：Si+₁(t)に関し
て、遅延線の位置が重要であることを指摘しなければな
らない。第１図（ｂ）の線図がスイッチング回路16によ
って入力を反転した後に再考されるならば、時間遅れTi
+₁-Tiが負であるという事実により、信号Si(t)がこの場
合Ti-Ti+₁に等しい量だけ遅延し、加算器10を通した回
路７の出力に与えられる時間遅れは必然的にもはやTiで
はなく、Ti+₁となる。このことは、入力信号を受けたと
きに２つの単位回路７および11から出力される信号を回
路13（第１図（Ｃ）参照）内で正確に結合されることが
できるので、重要である。実際には、遅延線によって課
される遅延が可変であるので、時間遅れTiがTi+₁に変化
することは問題ではない。

従って、それをTi+₂-Tiの代わりにTi+₁-Ti+₃に等しくす
ることは難しいことではない。すでに述べた従来の多重
信号とあらゆる点において比較できる制御信号Ｍは、本
発明に従って遅延線を制御する。本発明は従来技術に比
べて各遅延線に与えられた値を置き換えて改良したもの
である。

第２図(b)を見ると、本発明に従う遅延手段で得られる
時間の遅れの蓄積になされた技術的な進歩をうかがうこ
とができる。階層構造は複数のステージを有している。
第１のステージ30は、２つの隣接する素子によって信号
が出力される毎に、それらの信号を単位回路内で結合す
る。第２のステージ31はステージ30の隣接する２つの回
路から出力された信号を結合する。第３のステージ32は
ステージ31の隣接する２つの回路から出力された信号を
結合する。第２図(b)の回路は、各単位回路において直
線線34と並列な遅延線33を有しており、これらの線は一
方では集中ユニット35とスイッチング回路36に接続され
ている。１つのステージと他のステージとの間の違い
は、ステージの遅延線の最大時間遅れの差分が互いに等
しくないということである。実際に、遅延線33の最大時
間遅れは、プローブが隣接する２つの素子（すなわち添
字の数が１だけ異なる素子）間において最大の相対的角
度変位を有するときに生じる相対的時間遅れによって与
えられる。ここで、ΔＴをこの最大時間遅れとすると、
第２のステージの遅延線37の最大時間遅れは、添字の数
が２だけ異なる２つの素子間、例えばC_iとＣ_i+2の間に
存在すべき時間遅れである。その結果、遅延線37の最大
時間遅れは値ΔＴの２倍に等しい。外挿法によって、第
３のステージの遅延線38の最大時間遅れは４ΔＴとな
る。図示の例では、所望の相対的角度変化のすべての配
列を達成し得るために、最大値ΔＴを有する可変時間遅
れを伴う４本の遅延線、最大時間遅れが２ΔＴである２
本の可変遅延線、および最大時間遅れが４ΔＴである１
本の可変遅延線を備える必要がある。従って全部で12Δ
Ｔだけ準備しなければならない。一方、添字１の素子と
添字８の素子との間に存在し得る時間遅れは７ΔＴとな
り得るので、従来はそれぞれ７ΔＴの最大時間遅れを有
する８本の可変遅延線、すなわち総計56ΔＴの時間遅れ
を構成する必要があった。このため、本発明は設定され
た時間遅れの量的削減を達成することになる。計算によ
れば、この削減は1/2log₂（ｎ）に等しいことが示され
る。ここで、ｎは素子数である。本発明によると、質的
には１本の遅延線の最大可変時間遅れは４ΔＴとなる。
これに対して、従来は７ΔＴであった。事実上、遅延線
の製作はより長い時間遅れの設定に比べて技術的に難し
くなる。その結果、本発明は量的削減に質的改良を加え
たものである。この質的改良は各単位回路の前段のスイ
ッチングデバイス36、39および40の存在によって説明さ
れる。

第３図(a)は本発明に基づく単位回路41のアナログ設計
例を示している。この回路41はスイッチング回路44の各
入力に接続される２つの入力42および43と、一方はアナ
ログ遅延線45に、他方は直接線46にそれぞれ接続される
出力を有している。遅延線45は例えば集中定数型からな
っている。加算器47はこれら２つの線から出力される信
号を集中させ、出力48は結合した信号を出力する。遅延
線45にはＰ個の中間タップが備えられており、入力に送
られる信号を最小時間遅れＰ倍まで遅延できるようにな
っている。さらに、直接的な接続27は、遅延線45に導入
される信号が線46上の信号に関して相対的時間遅れ０で
あるときにはこの信号をとり入れる。この最小時間遅れ
をδＴを示すと、δＴのＰ倍は線45すなわち回路42の最
大時間遅れである値ΔＴとなる。マルチプレクサ49は多
重命令Ｍを入力し、遅延線45の特定のタップを選択して
これを加算器47の入力に接続する。ここで用いられるマ
ルチプレクサ49は前述した従来のものと同様の機能を有
している。しかしながら、遅延線によって生じる時間遅
れは短いものであり、従って選択されるべき中間タップ
の数は小さいので、本発明における複雑さはより低いも
のとなる。

本発明の命令Ｍは従来の命令とは明らかに異なってい
る。しかしながら、焦点合わせ動作に関する多重命令Ｍ
に含まれる多重の命令の数は実質的に従来必要であった
命令の数に等しい。第２図(b)を参照するとわかるよう
に、８素子の場合には７本の遅延線がプログラムされ
る。結局、各多重指令毎に遅延線に７つの多重化した命
令がアドレスされる。同様に８素子の配列において、従
来は８本の遅延線が必要であり、８つの命令がアドレス
されていた。本発明では、アドレスされる命令の数は素
子数より１つ少ない数に相当している。その他の点に関
しては、命令Ｍのプログラミングは従来と同様になされ
る。このプログラミング動作は、波を焦点合わせしよう
とする空間上の点に関して各素子Ｃ_i対応する時間遅れ
Ｔ_iを算出し、階層的配列に基づいて各単位回路に時間
遅れT_i+1-T_i、T_i+2-T_i等が設定されるように系統立てる
ことにある。さらにすべての多重命令を含むこの点に関
する多重命令が設定される。同様にして、各スイッチン
グ回路にアドレスされるスイッチンク命令Ａが設定され
る。これらすべての命令はメモリに記憶される。この動
作は媒質中を走査する点の数に相当する回数だけ繰り返
される。各点に関する命令のシーケンスは実験で要求さ
れるときに遅延手段にアドレスされる。

第３図(b)は本発明に基づく単位回路50のデジタル設計
例を示す。この回路50の前段において、素子Ｃ_iおよび
Ｃ_i+1から出力される信号S_i(t)およびS_i+1(t)がそれぞ
れＡ／Ｄ変換器51および52に入力する。これらの変換器
は回路50内に含まれる中間レジスタ53および54に接続さ
れる。スイッチングユニット55は直線線56あるいはシフ
トレジスタアレイ57にこれら中間レジスタの内容を選択
的に出力する。アレイ57は信号S_i(t)のサンプル値を符
号化するビット数に相当する数のレジスタを有してい
る。例えば、これらの信号がｑビットに符号化されるな
らば、ｑ個のシフトレジスタを有する。各シフトレジス
タはｐ個の貯蔵部を有し、アレイ57は変換器51および52
を制御するサンプリング周波数ｆ_echに同期する。直接
線上の信号に関する遅延線57上の信号の相対的時間遅れ
が０であるとき、直接接続28は遅延線57に導かれた信号
を遅延することなしに取り入れる。各サンプリングパル
スにおいて、レジスタの１つに貯蔵部Ｒ_jの内容がこの
レジスタの次の貯蔵部Ｒ_j+1に伝達される。媒質の点Ｐ
に対応する多重命令Ｍを入力したマルチプレクサ58はレ
ジスタの対応する貯蔵部の内容を引出す。加算器59は直
接線56と遅延線57から量子化された信号を受けとる。加
算器59のデジタル出力はｑ＋１ビットに符号化されてい
る。回路50が階層構造のうちの高いステージに位置する
ときには、回路50は前段の単位回路から出力される量子
化信号を受け、もはやＡ／Ｄ変換器の後段には接続され
ない。

超音波アンテナが素子の直線状アレイの形状に構成され
ている超音波装置を利用する場合がある。ｎ素子（例え
ばｎ＝100）を含むアンテナにおいて、実質的にアンテ
ナに垂直な方向あるいは垂直線からわずかに傾いている
方向に超音波ビームを形成するために、隣接する素子の
小グループ（例えば８ないし16素子）を選択することが
できる。このタイプのプローブに大きな相対的角度変位
を持たせることはない。直線状アレイ上への投射が常に
隣接素子グループの中央の素子を有する部分に含まれる
ように、焦点合わせに反する処置が施される。この走査
モードにおいて、素子グループの中心に関して対称であ
る２つの素子に実質的に等しい時間遅れがあてがわれな
ければならない。結局、これらの素子は可能な限り低い
相対的時間遅れを有することになる。隣接する素子に受
け入れられることを考えると、素子グループの中心に関
して対称の素子を結合する必要がある。

第４図はこのタイプの８素子構造を示している。単位回
路60は直線状アレイ61の２つの素子ＣＢ₁とＣＢ₈から信
号を入力する。第２の回路62は素子ＣＢ₂とＣＢ₇から、
第３の回路63は素子ＣＢ₃とＣＢ₆から、第４の回路64は
素子ＣＢ₄とＣＢ₅からそれぞれ信号を入力する。従っ
て、これらの単位回路の遅延線の時間遅れＴ_1-8、
Ｔ_2-7、Ｔ_3-6およびＴ_4-5は最小時間遅れである。実
際、点Ｐは素子アレイの中心線65からわずかしか離れて
いない。結局、最大時間遅れが最も高い値を有する遅延
線は時間遅れＴ_1-8を生じた遅延線である。この時間遅
れＴ_1-8は、波が点Ｐから一方では素子ＣＢ₁に、他方で
は素子ＣＢ₈に進行するときの波の行路差に相当してい
る。他のらゆる遅延線の場合には、相対的な時間遅れは
より短いものである。この場合にも、前述した最も長い
時間遅れＴ_1-8はこの例で最も長い時間遅れＴ_4-8よりか
なり短く、Ｔ_4-8は実際Ｔ_1-8より５倍も長い。

回路60および62ないし64は２つの単位回路66および67に
接続される。これら２つの回路は最終的な単位回路68に
接続される。小さな相対的角度変位θが用いられること
を考慮すると、単位回路のそれぞれに含まれるスイッチ
ング回路（ＡＩＧ）なしで済ますことは可能である。こ
れらスイッチング回路の存在は使用するプローブの走査
能力に依存している。実際、直線状アレイ61上への投射
が中央の素子（ＣＢ₄、ＣＢ₅）の１つを越えない点Ｐを
微小角θは示している。媒質３が＋θと−θの間を走査
されると、適切な長さの他の素子が使用され、素子アレ
イから反対側の素子は排除される。１つの素子から次の
素子へと連続して、２素子間の時間遅れが符号の変化を
受けることは明らかである。これはスイッチング回路の
存在を正当化している。

本明細書において、調査されるべき媒質の走査は使用す
る素子ＣＢ_iの選択に帰する。この機能を行なうマルチ
プレクサは公知のものである。このマルチプレクサを変
更することなしに本明細書に記載されている発明を実施
するときには、第１のステージの出力に相対的時間遅れ
の活用を果すことになる。第１のステージの単位回路は
隣接する素子ＣＢ_i（ＣＢ_i−ＣＢ_i+1）から信号を入力
する。第２のステージ(66-67)には単位回路60-62および
63-64から出力される信号が導入される。これらの単位
回路は、隣接する素子グループの中心に関して互いに対
称に位置している素子から出力される信号を受ける。

受信機能から送信機能への装置の転換のためのスイッチ
ング回路の改装は困難ではない。唯一必要であること
は、互いの回路間あるいは回路と素子間に設置されたス
イッチング装置の第２のセットを構成することである。
この第２のセットは遅延線から信号を入力し、これらを
圧電素子に出力する。このセットは前記のスイッチング
装置とは反対向きであるが、同じ設計がなされている。

【図面の簡単な説明】

第１図(a)は従来の超音波装置の構成図、第１図(b)は本発明による時間遅れ手段の単位回路の構
成図、第１図(c)は本発明による単位回路の階級的配置を示す
図、第２図(a)は単位回路の変形例を示す構成図、第２図(b)は本発明による遅延手段の構成を示す概略図
であり、時間遅れ量を表示している、第３図(a)は単位回路のアナログ設計例、第３図(b)は単位回路のデジタル設計例、第４図は本発明の適用例である。（主な参照番号）１……圧電プローブ、２……超音波３……媒質、４……遅延手段５，８，15,33,37,38,45,57……遅延線６，47,59……加算器７，11,13,41,50,60,62〜64,66〜68……単位回路９，14,34,46,56……直接線 10,35……集中ユニット 16,36,39,40,44,55……スイッチング回路 17,18,42,43……入力 19,20,48……出力 21……制御入力 22〜25……アナログゲート 26……インバータ 30〜33……ステージ 49……マルチプレクサ 51,52……Ａ／Ｄ変換器 53,54……中間レジスタ 57……シフトレジスタアレイ 61……素子アレイ 65……中心線

Claims

【特許請求の範囲】

【請求項１】超音波が圧電素子アレイと媒質中に位置す
る焦点との間を１方向および／または他の方向に伝播
し、超音波に対応する電気信号が各圧電素子ごとに互い
に異なった時間遅れで伝達され、これらの時間遅れは各
圧電素子ごとに圧電素子と焦点との相対的位置関係に依
存しており、圧電素子に接続された遅延回路を備えた時
間遅れを発生する手段を有している、超音波の電気的焦
点合わせ装置であって、前記時間遅れ発生手段は、複数
のレベルに階層状に配置された単位回路から構成されて
おり、前記圧電素子の各々は、前記階層状配置の第１の
レベルに位置する対応する１つの単位回路のみに接続さ
れており、前記階層状配置の第１のレベル及びそれに続
くレベルの各々の単位回路は、当該レベルの次のレベル
の単位回路に接続されており、各該単位回路は集中ユニ
ットに直接線と並行に接続されている遅延線を有してお
り、前記単位回路内の該遅延線の時間遅れが、当該単位
回路に接続されている２つの圧電素子間に存在するある
いは前記階層状配置において当該単位回路に接続されて
いる前のレベルの２つの単位回路間に存在する相対的時
間遅れの関数であり、前記単位回路の各々は、当該単位
回路に接続されている２つの圧電素子間のあるいは前記
階層状配置において当該単位回路に接続されている前の
レベルの２つの単位回路間の相対的時間遅れを反転する
スイッチング回路を具備していることを特徴とする超音
波の電気的焦点合わせ装置。
【請求項２】１つの単位回路に接続された２つの圧電素
子あるいは２つの単位回路は互いに隣接していることを
特徴とする特許請求の範囲第１項に記載の焦点合わせ装
置。
【請求項３】送信時に前記圧電素子から前記焦点へ超音
波を伝播させる手段を有していることを特徴とする特許
請求の範囲第２項記載の焦点合わせ装置。
【請求項４】前記集中ユニットは電気的接続点であるこ
とを特徴とする特許請求の範囲第３項記載の焦点合わせ
装置。
【請求項５】受信時に前記焦点から前記圧電素子に超音
波を進行させる手段を有していることを特徴とする特許
請求の範囲第３項記載の焦点合わせ装置。
【請求項６】前記圧電素子は可逆的な圧電素子であるこ
とを特徴とする特許請求の範囲第５項記載の焦点合わせ
装置。
【請求項７】前記集中ユニットは加算器であることを特
徴とする特許請求の範囲第５項記載の焦点合わせ装置。
【請求項８】前記単位回路の階層の段数が前記圧電素子
の数の２を底とする対数に等しいことを特徴とする特許
請求の範囲第７項記載の焦点合わせ装置。
【請求項９】前記圧電素子は、２つ以上の単位回路には
直接接続されていないことを特徴とする特許請求の範囲
第１項記載の焦点合わせ装置。
【請求項１０】同一の単位回路に接続された前記２つの
圧電素子は、圧電素子のグループの中央に関して対称に
位置し、該グループの一部をなすことを特徴とする特許
請求の範囲第１項記載の焦点合わせ装置。
【請求項１１】同一の単位回路に接続された前記２つの
単位回路は、圧電素子のグループの中央に関して対称に
位置し、該グループの一部をなす圧電素子から信号を受
信することを特徴とする特許請求の範囲第１項記載の焦
点合わせ装置。
【請求項１２】１つの単位回路の前記遅延線の時間遅れ
は、前記階層状配置において同一レベルの他の単位回路
の前記遅延線の時間遅れと異なることができることを特
徴とする特許請求の範囲第１項記載の焦点合わせ装置。