JPH0656392B2 - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JPH0656392B2 JPH0656392B2 JP30909986A JP30909986A JPH0656392B2 JP H0656392 B2 JPH0656392 B2 JP H0656392B2 JP 30909986 A JP30909986 A JP 30909986A JP 30909986 A JP30909986 A JP 30909986A JP H0656392 B2 JPH0656392 B2 JP H0656392B2
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- signal
- output
- comparator
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はデイジタルストレージオツシロスコープ等に用
いられるＡ／Ｄ変換装置に関する。
いられるＡ／Ｄ変換装置に関する。
（従来技術および問題点） たとえばデイジタルストレージオツシロスコープにおい
て、入力信号の周波数が高くなるにともなつて、入力信
号をＡ／Ｄ変換するＡ／Ｄ変換器には変換速度の高いも
のを必要とする。
て、入力信号の周波数が高くなるにともなつて、入力信
号をＡ／Ｄ変換するＡ／Ｄ変換器には変換速度の高いも
のを必要とする。
しかし高速用のサンプルホールド回路の実現が困難であ
つたりする問題点があつた。
つたりする問題点があつた。
本考案は上記の問題点を解決して高速の変換にも、低速
の変換にも対応することができるＡ／Ｄ変換装置を提供
することを目的とする。
の変換にも対応することができるＡ／Ｄ変換装置を提供
することを目的とする。
（問題点を解決するための手段） サンプルホールド回路と、Ｄ／Ａ変換器と、Ｄ／Ａ変換
器による変換アナログ信号を一方の入力とする比較器
と、入力信号をサンプルホールド回路に導くと共にサン
プルホールド回路の出力を比較器の他方の入力とする第
１位置かまたは入力信号を直接比較器の他方の入力とす
る第２位置かの何れか一方を選択する信号切替手段と、
入力信号の一周期毎に変換時期指定信号を出力する変換
時期指定手段と、変換時期指定手段からの変換時期指定
信号をストローブ信号として比較器の出力を取り込み保
持する保持手段と、Ｄ／Ａ変換器に逐次比較方式にとも
なつてデイジタルデータを与え、低速変換が指示されて
いるときは信号切替手段に第１位置を選択せしめると共
に比較器の出力にともなつてデイジタル変換を行ない、
かつ高速変換が指示されているときは信号切替手段に第
２位置を選択せしめると共に保持手段の保持出力にとも
なつて変換時期指定信号毎に１ビツトのデイジタルデー
タに変換を行ない、全ビツトの変換終了后変換時期指定
手段からの変換時期指定信号発生時を変更させる変換制
御手段とを備えて、低速変時と高速変換時とのホールド
の方式を異ならしめるようにした。
器による変換アナログ信号を一方の入力とする比較器
と、入力信号をサンプルホールド回路に導くと共にサン
プルホールド回路の出力を比較器の他方の入力とする第
１位置かまたは入力信号を直接比較器の他方の入力とす
る第２位置かの何れか一方を選択する信号切替手段と、
入力信号の一周期毎に変換時期指定信号を出力する変換
時期指定手段と、変換時期指定手段からの変換時期指定
信号をストローブ信号として比較器の出力を取り込み保
持する保持手段と、Ｄ／Ａ変換器に逐次比較方式にとも
なつてデイジタルデータを与え、低速変換が指示されて
いるときは信号切替手段に第１位置を選択せしめると共
に比較器の出力にともなつてデイジタル変換を行ない、
かつ高速変換が指示されているときは信号切替手段に第
２位置を選択せしめると共に保持手段の保持出力にとも
なつて変換時期指定信号毎に１ビツトのデイジタルデー
タに変換を行ない、全ビツトの変換終了后変換時期指定
手段からの変換時期指定信号発生時を変更させる変換制
御手段とを備えて、低速変時と高速変換時とのホールド
の方式を異ならしめるようにした。
（作用） そこで低速変換が指示なされているときは信号切替手段
は第１位置が選択され、入力信号はサンプルホールド回
路に導かれ、サンプルホールド回路の出力は比較器の一
方の入力として供給される。
は第１位置が選択され、入力信号はサンプルホールド回
路に導かれ、サンプルホールド回路の出力は比較器の一
方の入力として供給される。
一方、Ｄ／Ａ変換器の入力として逐次比較方式にともな
つてデイジタルデータが与えられて、このデイジタルデ
ータをアナログ信号に変換した変換アナログ信号レベル
とサンプルホールド回路からの出力信号レベルとが比較
器で比較され、比較器からの比較出力にともなつて、変
換制御手段により入力信号がデイジタルデータに変換さ
れる。
つてデイジタルデータが与えられて、このデイジタルデ
ータをアナログ信号に変換した変換アナログ信号レベル
とサンプルホールド回路からの出力信号レベルとが比較
器で比較され、比較器からの比較出力にともなつて、変
換制御手段により入力信号がデイジタルデータに変換さ
れる。
また一方、高速変換が指示されるときは信号切替手段は
第２位置が選択され、入力信号が直接比較器の一方の入
力として供給される。一方、Ｄ／Ａ変換器の入力として
逐次比較方式にともなつてデイジタルデータが与えられ
て、このデイジタルデータをアナログ信号に変換した変
換アナログ信号レベルと入力信号レベルとが比較器で比
較される。また一方、入力信号の周期毎に変換時期指定
手段から出力される変換時期指定信号をストローブ信号
として比較器の比較出力が保持手段により取り込まれ、
保持される。保持手段からの保持出力にともなつて変換
時期指定信号毎に１ビツトのデイジタルデータに変換制
御手段により変換され、全ビツトの変換終了後、変換時
期指定手段からの変換時期指定信号発生時が変換制御手
段により変更させられる。
第２位置が選択され、入力信号が直接比較器の一方の入
力として供給される。一方、Ｄ／Ａ変換器の入力として
逐次比較方式にともなつてデイジタルデータが与えられ
て、このデイジタルデータをアナログ信号に変換した変
換アナログ信号レベルと入力信号レベルとが比較器で比
較される。また一方、入力信号の周期毎に変換時期指定
手段から出力される変換時期指定信号をストローブ信号
として比較器の比較出力が保持手段により取り込まれ、
保持される。保持手段からの保持出力にともなつて変換
時期指定信号毎に１ビツトのデイジタルデータに変換制
御手段により変換され、全ビツトの変換終了後、変換時
期指定手段からの変換時期指定信号発生時が変換制御手
段により変更させられる。
したがつて、高速変換指示時は入力信号はその１周期毎
に１ビツトづつデイジタルデータに変換され、たとえば
８ビツトのデイジタルデータに変換する場合は８周期期
間で入力信号の所定レベルがデイジタルデータに変換さ
れることになり、変換速度の高速のものを必要とさせ
ず、高速の変換にも低速の変換にも対応できる。
に１ビツトづつデイジタルデータに変換され、たとえば
８ビツトのデイジタルデータに変換する場合は８周期期
間で入力信号の所定レベルがデイジタルデータに変換さ
れることになり、変換速度の高速のものを必要とさせ
ず、高速の変換にも低速の変換にも対応できる。
また、高速変換が指示されているとき、Ｄ／Ａ変換器へ
与えるデイジタルデータを順次変化させ、保持回路の出
力が反転したときにＤ／Ａ変換器へ与えているデイジタ
ルデータを変換デイジタルデータとして変換制御手段か
ら出力するようにしてもよい。この場合は入力信号の一
周期毎に入力信号レベルとＤ／Ａ変換器で変換されたア
ナログレベルと比較されることになり、保持回路の出力
が反転した後、次の変換時期が指示されることになる。
与えるデイジタルデータを順次変化させ、保持回路の出
力が反転したときにＤ／Ａ変換器へ与えているデイジタ
ルデータを変換デイジタルデータとして変換制御手段か
ら出力するようにしてもよい。この場合は入力信号の一
周期毎に入力信号レベルとＤ／Ａ変換器で変換されたア
ナログレベルと比較されることになり、保持回路の出力
が反転した後、次の変換時期が指示されることになる。
（発明の実施例） 以下、本発明を実施例により説明する。
第１図は本発明の一実施例の構成を示すブロツク図であ
り、オツシロスコープに適用した場合の例である。
り、オツシロスコープに適用した場合の例である。
入力信号は信号切替スイツチ１に供給し、信号切替スイ
ツチ１と連動して動作する信号切替スイツチ３との切替
えにより、入力信号をサンプルホールド回路２に供給す
るか、バイパスするかを選択する。信号切替スイツチ３
を介して出力される入力信号レベルまたはサンプルホー
ルド回路２からの出力信号レベルは比較器４に供給し、
Ｄ／Ａ変換器５からの出力アナログ信号レベルと比較す
る。比較器４の比較出力はＤフリツプフロツプ６にデー
タとして供給し、比較器４の出力の反転を検出する。
ツチ１と連動して動作する信号切替スイツチ３との切替
えにより、入力信号をサンプルホールド回路２に供給す
るか、バイパスするかを選択する。信号切替スイツチ３
を介して出力される入力信号レベルまたはサンプルホー
ルド回路２からの出力信号レベルは比較器４に供給し、
Ｄ／Ａ変換器５からの出力アナログ信号レベルと比較す
る。比較器４の比較出力はＤフリツプフロツプ６にデー
タとして供給し、比較器４の出力の反転を検出する。
入力信号はトリガ回路７に供給し、トリガレベル設定器
７Ａの設定レベルと入力信号レベルとを比較し、掃引開
始、本実施例におけるＡ／Ｄ変換の開始を指示するトリ
ガ信号を出力する。トリガ回路７から出力された掃引開
始のトリガ信号は掃引回路８に供給して、掃引回路８に
おいて高速変換時の等価サンプリング行なう場合の基準
となる鋸歯状波を発生する。掃引回路８から出力された
鋸歯状波は比較器１０に供給し、比較器１０においてこ
の鋸歯状波レベルとＤ／Ａ変換器９から出力されるアナ
ログ信号レベルとを比較する。比較器１０の比較出力は
Ｄフリツプフロツプ６のクロツク信号として供給する。
ここでＤ／Ａ変換器９には、トリガ位置より所定時間間
隔で後述する制御回路１１より測定範囲内にわたつて順
次増加するデイジタルデータが供給され、等価サンプリ
ングを行なうためのトリガ位置より一定間隔のストロー
ブ信号をＤ／Ａ変換器９より出力させる。
７Ａの設定レベルと入力信号レベルとを比較し、掃引開
始、本実施例におけるＡ／Ｄ変換の開始を指示するトリ
ガ信号を出力する。トリガ回路７から出力された掃引開
始のトリガ信号は掃引回路８に供給して、掃引回路８に
おいて高速変換時の等価サンプリング行なう場合の基準
となる鋸歯状波を発生する。掃引回路８から出力された
鋸歯状波は比較器１０に供給し、比較器１０においてこ
の鋸歯状波レベルとＤ／Ａ変換器９から出力されるアナ
ログ信号レベルとを比較する。比較器１０の比較出力は
Ｄフリツプフロツプ６のクロツク信号として供給する。
ここでＤ／Ａ変換器９には、トリガ位置より所定時間間
隔で後述する制御回路１１より測定範囲内にわたつて順
次増加するデイジタルデータが供給され、等価サンプリ
ングを行なうためのトリガ位置より一定間隔のストロー
ブ信号をＤ／Ａ変換器９より出力させる。
変換制御回路（以下、制御回路と記す）１１は逐次比較
レジスタを備えた制御回路であり、破線で示す如く外部
からのスイツチ１２の出力により起動、またはトリガ信
号により起動し、スイツチ１２による変換速度指示が低
速変換指示のときは信号切替スイツチ１および３を第１
図に示す接点位置に切替えて、入力信号をサンプルホー
ルド回路２に導くと共に、サンプリングをサンプルホー
ルド回路２に供給し、比較器４の出力を受けて逐次比較
アルゴリズムに従つてＤ／Ａ変換器５にデイジタルデー
タを出力する。また、スイツチ１２による変換指示が高
速変換指示のときは、制御回路１１は信号切替スイツチ
１および３を第１図に示す状態から切替えて、サンプル
ホールド回路２を切り離し、比較器１０の出力をストロ
ーブ信号として比較器４の出力をＤフリツプフロツプ６
に取り込み、取り込んだ比較器４の出力が反転したとき
にデータを変化させる逐次比較アルゴリズムに従う変換
を行なうように構成してある。なお、掃引回路８の１掃
引について１回サンプルするためのタイミングを知らせ
るために、掃引回路８からスイープゲート信号を制御回
路１１に供給する。
レジスタを備えた制御回路であり、破線で示す如く外部
からのスイツチ１２の出力により起動、またはトリガ信
号により起動し、スイツチ１２による変換速度指示が低
速変換指示のときは信号切替スイツチ１および３を第１
図に示す接点位置に切替えて、入力信号をサンプルホー
ルド回路２に導くと共に、サンプリングをサンプルホー
ルド回路２に供給し、比較器４の出力を受けて逐次比較
アルゴリズムに従つてＤ／Ａ変換器５にデイジタルデー
タを出力する。また、スイツチ１２による変換指示が高
速変換指示のときは、制御回路１１は信号切替スイツチ
１および３を第１図に示す状態から切替えて、サンプル
ホールド回路２を切り離し、比較器１０の出力をストロ
ーブ信号として比較器４の出力をＤフリツプフロツプ６
に取り込み、取り込んだ比較器４の出力が反転したとき
にデータを変化させる逐次比較アルゴリズムに従う変換
を行なうように構成してある。なお、掃引回路８の１掃
引について１回サンプルするためのタイミングを知らせ
るために、掃引回路８からスイープゲート信号を制御回
路１１に供給する。
上記の如く構成した本実施例において第２図および第３
図に示すフローチヤートにしたがつてその作用を説明す
る。
図に示すフローチヤートにしたがつてその作用を説明す
る。
まず、低速変換が指示されているときは、第２図に示す
フローチヤートの如く作用する。
フローチヤートの如く作用する。
外部スイツチ１２により変換指示がなされ、その変換指
示が低速指示のときは、信号切替スイツチ１および３が
第１図に示す状態に切替えられ、指定された周期のサン
プリングパルスが制御回路１１から出力されて、サンプ
ルホールド回路２が選択され、動作する（ステツプ
ａ）。サンプルホールド回路２においてサンプリングさ
れ、ホールドされた入力信号は比較器４に供給される。
一方制御回路１１からはＤ／Ａ変換器５にデイジタルデ
ータが供給されており、Ｄ／Ａ変換器５で変換されたア
ナログ信号レベルと信号切替スイツチ３を介して出力さ
れたサンプルホールド出力レベルとが比較器４で比較さ
れ、比較器４の出力は制御回路１１に取り込まれて、比
較器４の出力の状態にともなつて次にＤ／Ａ変換器５に
異なるデイジタルデータが与えられる逐次比較アルゴリ
ズムにしたがつて入力信号がデイジタルデータに変換さ
れ（ステツプｂ）、変換されたデイジタルデータは制御
回路１１から出力される（ステツプｃ）。上記の動作が
全データにわたつて終るまで行なわれる（ステツプ
ｄ）。
示が低速指示のときは、信号切替スイツチ１および３が
第１図に示す状態に切替えられ、指定された周期のサン
プリングパルスが制御回路１１から出力されて、サンプ
ルホールド回路２が選択され、動作する（ステツプ
ａ）。サンプルホールド回路２においてサンプリングさ
れ、ホールドされた入力信号は比較器４に供給される。
一方制御回路１１からはＤ／Ａ変換器５にデイジタルデ
ータが供給されており、Ｄ／Ａ変換器５で変換されたア
ナログ信号レベルと信号切替スイツチ３を介して出力さ
れたサンプルホールド出力レベルとが比較器４で比較さ
れ、比較器４の出力は制御回路１１に取り込まれて、比
較器４の出力の状態にともなつて次にＤ／Ａ変換器５に
異なるデイジタルデータが与えられる逐次比較アルゴリ
ズムにしたがつて入力信号がデイジタルデータに変換さ
れ（ステツプｂ）、変換されたデイジタルデータは制御
回路１１から出力される（ステツプｃ）。上記の動作が
全データにわたつて終るまで行なわれる（ステツプ
ｄ）。
つぎに高速変換が指定されている場合においては、トリ
ガレベルが設定されると制御回路１１が動作し、信号切
替スイツチ１および３は第１図の状態から切替えられ
て、サンプルホールド回路２は切り離された状態となる
（ステツプｅ）。つぎに制御回路１１からＤ／Ａ変換器
９にデイジタルデータが供給される（ステツプｆ）。一
方、トリガ回路７からのトリガ信号により掃引回路８か
ら第４図に示す如き鋸歯状波が出力される。この鋸歯状
波出力のレベルとＤ／Ａ変換器９からの出力とは比較器
１０にて比較される。したがつて、第４図に示す如くＤ
／Ａ変換器９からのアナログ信号出力は、その縦軸に対
応し、Ｄ／Ａ変換器９に与えられるデイジタルデータｙ
i（ｉ＝１、…、ｎ）はｙi+1−ｙi＝Δｙに設定して、
等間隔としてある。ここで鋸歯状波は直線性がよく設定
してある。したがつて比較器１０の出力はトリガ点
［０］からｙiに対する時間軸上の位置ｘiまでのパルス
となる。
ガレベルが設定されると制御回路１１が動作し、信号切
替スイツチ１および３は第１図の状態から切替えられ
て、サンプルホールド回路２は切り離された状態となる
（ステツプｅ）。つぎに制御回路１１からＤ／Ａ変換器
９にデイジタルデータが供給される（ステツプｆ）。一
方、トリガ回路７からのトリガ信号により掃引回路８か
ら第４図に示す如き鋸歯状波が出力される。この鋸歯状
波出力のレベルとＤ／Ａ変換器９からの出力とは比較器
１０にて比較される。したがつて、第４図に示す如くＤ
／Ａ変換器９からのアナログ信号出力は、その縦軸に対
応し、Ｄ／Ａ変換器９に与えられるデイジタルデータｙ
i（ｉ＝１、…、ｎ）はｙi+1−ｙi＝Δｙに設定して、
等間隔としてある。ここで鋸歯状波は直線性がよく設定
してある。したがつて比較器１０の出力はトリガ点
［０］からｙiに対する時間軸上の位置ｘiまでのパルス
となる。
ステツプｆのこの状態に続いて制御回路１１から逐次比
較アルゴリズムにしたがつてデイジタルデータがＤ／Ａ
変換器５に供給される（ステツプｇ）。
較アルゴリズムにしたがつてデイジタルデータがＤ／Ａ
変換器５に供給される（ステツプｇ）。
続いてスイープゲート信号により制御回路１１は一掃引
が終了したことを判別し、一掃引が終了したと判別され
たときは（ステツプｈ）、Ｄ／Ａ変換器５に供給された
デイジタルデータはＤ／Ａ変換器５にてアナログ信号に
変換されて、そのレベルが入力信号レベルと比較され、
その比較出力は比較器１０の出力の立下りにおいてＤフ
リツプフロツプ６に読み取られ、その読み取つた出力す
なわちＤフリツプフロツプ６のＱ出力は制御回路１１に
読み込まれて（ステツプｉ）、ついでＤ／Ａ変換器５に
次のデイジタルデータが供給される。たとえば８ビツト
のデイジタルデータに変換する場合は入力信号の８回の
トリガが行なわれる毎に実行され、８ビツトのデイジタ
ルデータに変換される（ステツプｊ・ｋ）。この状態は
第５図に示す如くである。第５図におおいて、ｔ１…ｔ
９…がトリガ点であり、値ｐiがｔ１…ｔ８にて８ビツ
トのデータへの変換が終ると、次に制御回路１１から新
たなトリガ点［０］からｙi+1に対する時間軸上の位置
ｘi+1までのパルスとなり次の値ｐi+1が同様に８ビツト
のデイジタルデータに変換され、全データの変換が終了
するまで実行される（ステツプｌ）。
が終了したことを判別し、一掃引が終了したと判別され
たときは（ステツプｈ）、Ｄ／Ａ変換器５に供給された
デイジタルデータはＤ／Ａ変換器５にてアナログ信号に
変換されて、そのレベルが入力信号レベルと比較され、
その比較出力は比較器１０の出力の立下りにおいてＤフ
リツプフロツプ６に読み取られ、その読み取つた出力す
なわちＤフリツプフロツプ６のＱ出力は制御回路１１に
読み込まれて（ステツプｉ）、ついでＤ／Ａ変換器５に
次のデイジタルデータが供給される。たとえば８ビツト
のデイジタルデータに変換する場合は入力信号の８回の
トリガが行なわれる毎に実行され、８ビツトのデイジタ
ルデータに変換される（ステツプｊ・ｋ）。この状態は
第５図に示す如くである。第５図におおいて、ｔ１…ｔ
９…がトリガ点であり、値ｐiがｔ１…ｔ８にて８ビツ
トのデータへの変換が終ると、次に制御回路１１から新
たなトリガ点［０］からｙi+1に対する時間軸上の位置
ｘi+1までのパルスとなり次の値ｐi+1が同様に８ビツト
のデイジタルデータに変換され、全データの変換が終了
するまで実行される（ステツプｌ）。
なお、以上説明した本発明の一実施例においては制御回
路１１に逐次比較レジスタを備えて、逐次比較のアルゴ
リズムにしたがつて変換を行なう場合を例示したが、高
速変換指示がされているときは、制御回路１１によりＤ
／Ａ変換器５に順次増加するデイジタルデータを与え、
Ｄフリツプフロツプ６のＱ出力が反転したときにおける
Ｄ／Ａ変換器５へ供給しているデイジタルデータをデイ
ジタルデータとして出力し、次いでＤ／Ａ変換器９へ供
給するデイジタルデータを増加するようにしてもよい。
路１１に逐次比較レジスタを備えて、逐次比較のアルゴ
リズムにしたがつて変換を行なう場合を例示したが、高
速変換指示がされているときは、制御回路１１によりＤ
／Ａ変換器５に順次増加するデイジタルデータを与え、
Ｄフリツプフロツプ６のＱ出力が反転したときにおける
Ｄ／Ａ変換器５へ供給しているデイジタルデータをデイ
ジタルデータとして出力し、次いでＤ／Ａ変換器９へ供
給するデイジタルデータを増加するようにしてもよい。
（発明の効果） 以上説明した如く本発明によれば、Ａ／Ｄ変換におい
て、低速変換のときは通常の場合と同じくサンプルホー
ルド回路で入力信号をサンプルホールドし、その出力を
Ａ／Ｄ変換することによりデイジタルデータを得、高速
変換のときはサンプルホールド回路を通さずに入力信号
を制御回路から出力されたデイジタルデータと比較し、
比較出力をデイジタル的にサンプルホールドするように
したため、広い範囲の周波数の信号をＡ／Ｄ変換するこ
とができ、特別に高速で動作をすることが必要な構成要
素を必要としない。
て、低速変換のときは通常の場合と同じくサンプルホー
ルド回路で入力信号をサンプルホールドし、その出力を
Ａ／Ｄ変換することによりデイジタルデータを得、高速
変換のときはサンプルホールド回路を通さずに入力信号
を制御回路から出力されたデイジタルデータと比較し、
比較出力をデイジタル的にサンプルホールドするように
したため、広い範囲の周波数の信号をＡ／Ｄ変換するこ
とができ、特別に高速で動作をすることが必要な構成要
素を必要としない。
第１図は本発明の一実施例の構成を示すブロツク図。 第２図は本発明の一実施例における低速変換のときの作
用を説明するフローチヤート。 第３図は本発明の一実施例における高速変換のときの作
用を説明するフローチヤート。 第４図および第５図は本発明の一実施例における高速変
換のときの作用説明に供する線図。 １および３……信号切替スイツチ、２……サンプルホー
ルド回路、４および１０……比較器、５および９……Ｄ
／Ａ変換器、６……Ｄフリツプフロツプ、７……トリガ
回路、８……掃引回路、１１……制御回路。
用を説明するフローチヤート。 第３図は本発明の一実施例における高速変換のときの作
用を説明するフローチヤート。 第４図および第５図は本発明の一実施例における高速変
換のときの作用説明に供する線図。 １および３……信号切替スイツチ、２……サンプルホー
ルド回路、４および１０……比較器、５および９……Ｄ
／Ａ変換器、６……Ｄフリツプフロツプ、７……トリガ
回路、８……掃引回路、１１……制御回路。
Claims (2)
- 【請求項１】サンプルホールド回路と、Ｄ／Ａ変換器
と、Ｄ／Ａ変換器による変換アナログ信号を一方の入力
とする比較器と、入力信号をサンプルホールド回路に導
くと共にサンプルホールド回路の出力を比較器の他方の
入力とする第１位置かまたは入力信号を直接比較器の他
方の入力とする第２位置かの何れか一方を選択する信号
切替手段と、入力信号の一周期毎に変換時期指定信号を
出力する変換時期指定手段と、変換時期指定手段からの
変換時期指定信号をストローブ信号として比較器の出力
を取り込み保持する保持手段と、Ｄ／Ａ変換器に逐次比
較方式にともなってデイジタルデータを与え、低速変換
が指示されているときは信号切替手段に第１位置を選択
せしめると共に比較器の出力にともなってデイジタル変
換を行ない、かつ高速変換が指示されているときは信号
切替手段に第２位置を選択せしめると共に保持手段の保
持出力にともなつて変換時期指定信号毎に１ビツトのデ
イジタルデータに変換を行ない、全ビツトの変換終了后
変換時期指定手段からの変換時期指定信号発生時を変更
させる変換制御手段とを備えたＡ／Ｄ変換装置。 - 【請求項２】サンプルホールド回路と、Ｄ／Ａ変換器
と、Ｄ／Ａ変換器による変換アナログ信号を一方の入力
とする比較器と、入力信号をサンプルホールド回路に導
くと共にサンプルホールド回路の出力を比較器の他方の
入力とする第１位置または入力信号を直接比較器の他方
の入力とする第２位置かの何れか一方を選択する信号切
替手段と、入力信号の一周期毎に変換時期指定信号を出
力する変換時期指定手段と、変換時期指定手段からの変
換時期指定信号をストローブ信号として比較器の出力を
取り込み保持する保持手段と、低速変換が指示されてい
るときは信号切替手段に第１位置を選択せしめると共に
Ｄ／Ａ変換器に逐次比較方式にともなつてデイジタルデ
ータを与え、比較器の出力にともなつてデイジタルデー
タ変換を行ない、かつ高速変換が指示されているときは
信号切替手段に第２位置を選択せしめると共にＤ／Ａ変
換器に順次変化するデイジタルデータを与え、保持手段
の保持出力が反転したときにＤ／Ａ変換器に与えていた
デイジタルデータを変換データ出力とし、次いで変換時
期指定手段からの変換時期指定信号発生時を変更させる
変換制御手段とを備えたことを特徴とするＡ／Ｄ変換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30909986A JPH0656392B2 (ja) | 1986-12-27 | 1986-12-27 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30909986A JPH0656392B2 (ja) | 1986-12-27 | 1986-12-27 | Ａ／ｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63165766A JPS63165766A (ja) | 1988-07-09 |
| JPH0656392B2 true JPH0656392B2 (ja) | 1994-07-27 |
Family
ID=17988875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30909986A Expired - Lifetime JPH0656392B2 (ja) | 1986-12-27 | 1986-12-27 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0656392B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2611950B2 (ja) * | 1987-02-03 | 1997-05-21 | 日本電信電話株式会社 | 繰り返しパルスのレベル測定回路 |
-
1986
- 1986-12-27 JP JP30909986A patent/JPH0656392B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63165766A (ja) | 1988-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60198466A (ja) | デジタル波形記憶装置 | |
| JP4017805B2 (ja) | アナログ信号をマルチビットデジタル表現に変換する方法およびアナログ／デジタルコンバータ | |
| US8836563B2 (en) | Analog to digital converter (ADC) with comparator function for analog signals | |
| JPH0645936A (ja) | アナログ・デジタル変換方式 | |
| JPS63165766A (ja) | Ａ／ｄ変換装置 | |
| CA2410422A1 (en) | Method and apparatus of producing a digital depiction of a signal | |
| JPH0664517B2 (ja) | ホールド型アナログ入力データの取込方式 | |
| JPS6047677B2 (ja) | 並列形サンプルホ−ルド回路 | |
| JPH0927750A (ja) | アナログデジタル変換器 | |
| JPH11251903A (ja) | Ａｄ／ｄａ変換兼用回路 | |
| JPS58159023A (ja) | アナログ・デジタル変換回路 | |
| SU1478139A1 (ru) | Устройство дл измерени электрических параметров в трехфазной сети | |
| JPH0640271B2 (ja) | 電子楽器の音源回路 | |
| JPH0733174Y2 (ja) | デジタルデータのピーク検出・読み出し回路 | |
| JPS6029028A (ja) | 高速アナログ・デジタル変換回路 | |
| JPH0537376A (ja) | Ａｄ変換器 | |
| JPH07273652A (ja) | Ａ／ｄ変換回路 | |
| JPH05175851A (ja) | デジタル／アナログ変換器 | |
| JP2554471Y2 (ja) | デジタルオシロスコープ | |
| JP2725424B2 (ja) | アナログディジタル変換器 | |
| CN120601887A (zh) | 低功耗单斜式adc电路及其控制方法 | |
| SU1571761A1 (ru) | Аналого-цифровой преобразователь | |
| JPH10190458A (ja) | Ａ／ｄ変換器の試験方法 | |
| CN1468376A (zh) | 射频功率测量 | |
| JPS61261894A (ja) | サンプル・ホ−ルド装置 |