JPH0656862B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0656862B2 JPH0656862B2 JP62074647A JP7464787A JPH0656862B2 JP H0656862 B2 JPH0656862 B2 JP H0656862B2 JP 62074647 A JP62074647 A JP 62074647A JP 7464787 A JP7464787 A JP 7464787A JP H0656862 B2 JPH0656862 B2 JP H0656862B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- conductor wiring
- semiconductor
- semiconductor element
- transparent substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
Landscapes
- Die Bonding (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関し、特にメモリーモ
ジュール、ＬＥＤアレー、イメージセンサー等の高密度
なマルチチップ実装に関するものである。
ジュール、ＬＥＤアレー、イメージセンサー等の高密度
なマルチチップ実装に関するものである。
従来の技術 従来の技術を第２図とともに説明する。
まず第２図ａに示す様に、ガラス等よりなる配線基板２
１の導体配線２２を有した面の、第１の半導体チップが
搭載される領域に、光硬化性の接続樹脂２３を塗布す
る。次に第２図ｂのごとく、Ａｕ等よりなる突起電極２
５を有した、第１の半導体チップ２４を、突起電極２５
と導体配線２２が一致する様に配線基板２１に加圧ツー
ル２６により加圧する。
１の導体配線２２を有した面の、第１の半導体チップが
搭載される領域に、光硬化性の接続樹脂２３を塗布す
る。次に第２図ｂのごとく、Ａｕ等よりなる突起電極２
５を有した、第１の半導体チップ２４を、突起電極２５
と導体配線２２が一致する様に配線基板２１に加圧ツー
ル２６により加圧する。
次に半導体チップ２４を加圧した状態で配線基板２１の
裏面より第１の半導体チップより十分広い領域に光照射
２７し、接続樹脂２３を硬化し、第２図ｃに示す様に、
第１の半導体チップ２４を配線基板２１に固着するとと
もに半導体チップ２４の突起電極２５と導体配線２２を
電気的に接続する。次に第２図ｄに示す様に、第１の半
導体チップ２４の接続と同様の方法で第２の半導体チッ
プ２８を配線基板２１に接続しマルチチップの実装を行
うものである。
裏面より第１の半導体チップより十分広い領域に光照射
２７し、接続樹脂２３を硬化し、第２図ｃに示す様に、
第１の半導体チップ２４を配線基板２１に固着するとと
もに半導体チップ２４の突起電極２５と導体配線２２を
電気的に接続する。次に第２図ｄに示す様に、第１の半
導体チップ２４の接続と同様の方法で第２の半導体チッ
プ２８を配線基板２１に接続しマルチチップの実装を行
うものである。
発明が解決しようとする問題点 前述した従来の技術では、接続樹脂の硬化時に、半導体
チップより十分広い領域に光照射するため、次に示す問
題点がある。
チップより十分広い領域に光照射するため、次に示す問
題点がある。
(1)半導体チップの周囲にはみ出した接続樹脂も硬化さ
れる為、隣接する半導体チップとのギャップ（第２図ｄ
の２９）を１mm〜２mm以上にする必要が、半導体チップ
の実装密度が低い。
れる為、隣接する半導体チップとのギャップ（第２図ｄ
の２９）を１mm〜２mm以上にする必要が、半導体チップ
の実装密度が低い。
(2)(1)の理由により配線基板が大きくなり、コストの高
いものとなる。
いものとなる。
(3)第１の半導体チップからはみ出た接続樹脂が、隣接
する半導体チップと接続する導体配線に達した場合はそ
の部分まで硬化される為、そこに接続された半導体チッ
プの接続部は接触抵抗が高く、信頼性が低い。
する半導体チップと接続する導体配線に達した場合はそ
の部分まで硬化される為、そこに接続された半導体チッ
プの接続部は接触抵抗が高く、信頼性が低い。
(4)ＬＥＤプリンターのＬＥＤアレー等では、半導体チ
ップ間を、数十ミクロン以下にする必要があり、適用が
困難である。
ップ間を、数十ミクロン以下にする必要があり、適用が
困難である。
問題点を解決するための手段 本発明は前記問題点を解決するために、接続樹脂に光照
射する時にマスクを用い、半導体チップの周囲にはみ出
した樹脂は硬化しないようにしたものである。
射する時にマスクを用い、半導体チップの周囲にはみ出
した樹脂は硬化しないようにしたものである。
すなわち、本発明の半導体装置の製造方法は、第１の主
面に導体配線を有した絶縁性透明基板の半導体素子を設
置する領域に光硬化性絶縁樹脂を塗布する工程と、前記
導体配線と前記半導体素子の電極を一致させかつ前記電
極が前記導体配線に接触するように前記半導体素子を前
記絶縁性透明基板に加圧する工程と、前記半導体素子と
前記絶縁性透明基板に加圧した状態で、前記絶縁性透明
基板の第２の主面より、マスクを用いて前記半導体素子
の面積以下の領域に光照射し、前記光硬化性絶縁樹脂を
硬化し、前記半導体素子を前記絶縁性透明基板に固着す
ると共に、前記半導体素子の電極と前記導体配線を電気
的に接続する工程を備えてなるものである。
面に導体配線を有した絶縁性透明基板の半導体素子を設
置する領域に光硬化性絶縁樹脂を塗布する工程と、前記
導体配線と前記半導体素子の電極を一致させかつ前記電
極が前記導体配線に接触するように前記半導体素子を前
記絶縁性透明基板に加圧する工程と、前記半導体素子と
前記絶縁性透明基板に加圧した状態で、前記絶縁性透明
基板の第２の主面より、マスクを用いて前記半導体素子
の面積以下の領域に光照射し、前記光硬化性絶縁樹脂を
硬化し、前記半導体素子を前記絶縁性透明基板に固着す
ると共に、前記半導体素子の電極と前記導体配線を電気
的に接続する工程を備えてなるものである。
作 用 本発明においては、半導体素子の周囲にはみ出した樹脂
は硬化しないため、隣接する半導体素子を非常に狭い間
隔で配線基板に接続できる。
は硬化しないため、隣接する半導体素子を非常に狭い間
隔で配線基板に接続できる。
実 施 例 本発明の一実施例を第１図とともに説明する。
まず、第１図ａに示す様に、ガラス、エポキシ、アクリ
ル等よりなる配線基板１の導体配線２を有する面の後に
半導体チップが搭載される領域に光硬化性の接続樹脂３
を塗布する。導体配線２は、ＩＴＯ，Ｃｒ−Ａｕ，Ａｌ
等よりなり、厚みは０．１μｍ〜１０μｍ程度である。
接続樹脂３は、アクリル、エポキシ、シリコーン等であ
り導体配線２が、ＩＴＯ以外の場合は不透明である為、
光硬化と常温硬化または加熱硬化の併用タイプを用い
る。接続樹脂３の塗布の方法は、ディスペンス、印刷等
を用いる。この時、接続樹脂３が隣接する半導体チップ
を接続する導体配線2′に達してもかまわない。また、
本実施例では、接続する半導体チップ毎に接続樹脂３を
塗布する方法であるが、最初に配線基板１内の半導体チ
ップを搭載する領域全部に塗布する方法でもよい。
ル等よりなる配線基板１の導体配線２を有する面の後に
半導体チップが搭載される領域に光硬化性の接続樹脂３
を塗布する。導体配線２は、ＩＴＯ，Ｃｒ−Ａｕ，Ａｌ
等よりなり、厚みは０．１μｍ〜１０μｍ程度である。
接続樹脂３は、アクリル、エポキシ、シリコーン等であ
り導体配線２が、ＩＴＯ以外の場合は不透明である為、
光硬化と常温硬化または加熱硬化の併用タイプを用い
る。接続樹脂３の塗布の方法は、ディスペンス、印刷等
を用いる。この時、接続樹脂３が隣接する半導体チップ
を接続する導体配線2′に達してもかまわない。また、
本実施例では、接続する半導体チップ毎に接続樹脂３を
塗布する方法であるが、最初に配線基板１内の半導体チ
ップを搭載する領域全部に塗布する方法でもよい。
次に第１図ｂに示す様に、突起電極５を有した第１の半
導体チップ４を突起電極５と導体配線２が一致する様に
配線基板１に設置し、加圧ツール６に印加する。突起電
極５は、１０μｍ□〜５０μｍ□程度であり、厚みは１
μｍ〜３０μｍ程度である。材質はＡｕ，Ｃｕ，Ａｌ等
を用いる。半導体チップ４の加圧力は５〜１５０ｇ／電
極である。半導体チップ４の加圧時に、導体配線２上に
あった接続樹脂３は周囲に押し出され、突起電極５と導
体配線２は電気的に接触する。また、第１の半導体チッ
プ４の周囲にはみ出した接続樹脂３は隣接する半導体チ
ップの搭載領域にまで達する。
導体チップ４を突起電極５と導体配線２が一致する様に
配線基板１に設置し、加圧ツール６に印加する。突起電
極５は、１０μｍ□〜５０μｍ□程度であり、厚みは１
μｍ〜３０μｍ程度である。材質はＡｕ，Ｃｕ，Ａｌ等
を用いる。半導体チップ４の加圧力は５〜１５０ｇ／電
極である。半導体チップ４の加圧時に、導体配線２上に
あった接続樹脂３は周囲に押し出され、突起電極５と導
体配線２は電気的に接触する。また、第１の半導体チッ
プ４の周囲にはみ出した接続樹脂３は隣接する半導体チ
ップの搭載領域にまで達する。
次に、配線基板１の半導体チップを設置しない面に、第
１の半導体チップ４の周囲にはみ出した接続樹脂３に、
後に照射する光があたらない様なしゃへい部を有したマ
スク７を設置した後、たとえば紫外光８を照射し、第１
の半導体チップ４の接続樹脂３を硬化し、第１の半導体
チップ４を配線基板１に固着するとともに第１の半導体
チップ４の突起電極５と導体配線２を電気的に接続す
る。この時、第１の半導体チップ４の周囲にはみ出した
接続樹脂３は、マスク７により光を遮閉される為、硬化
されない。マスク７は、Ｎｉやステンレス等の金属枚あ
るいはフォトマスク等を用いる。光照射の時間は、０．
５秒〜５秒程度である。また導体配線がＣｒ−Ａｕ等の
不透明な場合は、光と常温硬化の併用タイプを用いるこ
とにより完全に硬化する。
１の半導体チップ４の周囲にはみ出した接続樹脂３に、
後に照射する光があたらない様なしゃへい部を有したマ
スク７を設置した後、たとえば紫外光８を照射し、第１
の半導体チップ４の接続樹脂３を硬化し、第１の半導体
チップ４を配線基板１に固着するとともに第１の半導体
チップ４の突起電極５と導体配線２を電気的に接続す
る。この時、第１の半導体チップ４の周囲にはみ出した
接続樹脂３は、マスク７により光を遮閉される為、硬化
されない。マスク７は、Ｎｉやステンレス等の金属枚あ
るいはフォトマスク等を用いる。光照射の時間は、０．
５秒〜５秒程度である。また導体配線がＣｒ−Ａｕ等の
不透明な場合は、光と常温硬化の併用タイプを用いるこ
とにより完全に硬化する。
次に第１図ｄに示す様に、第２の半導体チップ９を、第
１の半導体チップと同様の方法で接続する。この時、第
１の半導体チップ４の周囲にはみ出た接続樹脂３は硬化
していない為、第１の半導体チップ４と第２の半導体チ
ップ９の間隔は従来のように広くする必要がなく、半導
体チップの外形寸法に制約されるだけであり、５μｍ程
度まで小さくすることができる。
１の半導体チップと同様の方法で接続する。この時、第
１の半導体チップ４の周囲にはみ出た接続樹脂３は硬化
していない為、第１の半導体チップ４と第２の半導体チ
ップ９の間隔は従来のように広くする必要がなく、半導
体チップの外形寸法に制約されるだけであり、５μｍ程
度まで小さくすることができる。
発明の効果 本発明では、半導体チップの周囲にはみ出した接続樹脂
は、マスクにより光を遮閉し、硬化しない方法であるた
め、次に示す効果がある。
は、マスクにより光を遮閉し、硬化しない方法であるた
め、次に示す効果がある。
(1)隣接する半導体チップとの間隔を数μｍ程度まで小
さくすることができる為実装密度が高い。
さくすることができる為実装密度が高い。
(2)(1)の理由により、配線基板を小さくすることができ
コストが安い。
コストが安い。
(3)隣接する半導体チップの間隔を狭くすることができ
る為、半導体チップ間の導体配線長を短くすることがで
き、信号のスピードが速い。したがって、メモリーモジ
ュールやコンピュータ用のモジュールに有効である。
る為、半導体チップ間の導体配線長を短くすることがで
き、信号のスピードが速い。したがって、メモリーモジ
ュールやコンピュータ用のモジュールに有効である。
(4)半導体チップの間隔を数十ミクロン以下にする必要
のあるＬＥＤプリンターのＬＥＤアレー等への適用が可
能となり、適用範囲が広い。
のあるＬＥＤプリンターのＬＥＤアレー等への適用が可
能となり、適用範囲が広い。
第１図は本発明の一実施例方法を示す工程断面図、第２
図は従来の方法を示す工程断面図である。 １……配線基板、２，２′……導体配線、３……接続樹
脂、４，９……半導体チップ、５，１０……突起電極、
６……加圧ツール、７……マスク、８……光照射。
図は従来の方法を示す工程断面図である。 １……配線基板、２，２′……導体配線、３……接続樹
脂、４，９……半導体チップ、５，１０……突起電極、
６……加圧ツール、７……マスク、８……光照射。
Claims (1)
- 【請求項１】第１の主面に導体配線を有した絶縁性透明
基板の半導体素子を設置する領域に光硬化性絶縁樹脂を
塗布する工程と、前記導体配線と前記半導体素子の電極
を一致させかつ前記電極が前記導体配線に接触する様に
前記半導体素子を前記絶縁性透明基板に加圧する工程
と、前記半導体素子と前記絶縁性透明基板に加圧した状
態で、前記絶縁性透明基板の第２の主面より、マスクを
用いて前記半導体素子の面積以下の領域に光照射し、前
記光硬化性絶縁樹脂を硬化し、前記半導体素子を前記絶
縁性透明基板に固着すると共に、前記半導体素子の電極
と前記導体配線を電気的に接続する工程を備えてなる半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62074647A JPH0656862B2 (ja) | 1987-03-27 | 1987-03-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62074647A JPH0656862B2 (ja) | 1987-03-27 | 1987-03-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63240036A JPS63240036A (ja) | 1988-10-05 |
| JPH0656862B2 true JPH0656862B2 (ja) | 1994-07-27 |
Family
ID=13553224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62074647A Expired - Fee Related JPH0656862B2 (ja) | 1987-03-27 | 1987-03-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0656862B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2794847B2 (ja) * | 1989-11-16 | 1998-09-10 | 松下電器産業株式会社 | フリップチップのボンディング装置およびボンディング方法 |
| JP2015061008A (ja) * | 2013-09-20 | 2015-03-30 | パナソニック株式会社 | ボンディング装置 |
-
1987
- 1987-03-27 JP JP62074647A patent/JPH0656862B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63240036A (ja) | 1988-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05144817A (ja) | 電子部品実装接続体およびその製造方法 | |
| KR0183635B1 (ko) | 피이크형 유전성 댐을 갖는 장치 및 그 제조방법 | |
| JP2744476B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0656862B2 (ja) | 半導体装置の製造方法 | |
| JP2663649B2 (ja) | マルチチップ実装方法 | |
| JPS62281360A (ja) | 半導体装置の製造方法 | |
| JPH05102343A (ja) | 半導体装置の実装構造及び半導体装置の実装方法 | |
| JP2532496B2 (ja) | 半導体装置の実装方法 | |
| JP3227777B2 (ja) | 回路基板の接続方法 | |
| JPH012331A (ja) | 半導体装置の製造方法 | |
| JPH01160029A (ja) | 半導体装置 | |
| JPH084101B2 (ja) | 半導体装置の製造方法 | |
| JP2574559B2 (ja) | イメージセンサの製造方法 | |
| JPH0682708B2 (ja) | 半導体装置の製造方法 | |
| JP3999222B2 (ja) | フリップチップ実装方法およびフリップチップ実装構造 | |
| JP3238256B2 (ja) | 半導体装置、イメージセンサ装置及びそれらの製造方法 | |
| JPH0671027B2 (ja) | 半導体素子の実装方法 | |
| JPH06120464A (ja) | 半導体装置 | |
| JP2523641B2 (ja) | 半導体装置 | |
| JPS62252946A (ja) | 半導体装置の製造方法 | |
| JP3031134B2 (ja) | 電極の接続方法 | |
| JP2567866B2 (ja) | 半導体装置 | |
| JP2819747B2 (ja) | 半導体装置及びその実装構造及びその実装方法 | |
| JP2596633B2 (ja) | 半導体素子の実装方法 | |
| JPH01160030A (ja) | 半導体素子の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |